JP2012060159A - 配線基板、半導体装置、及び配線基板の製造方法 - Google Patents
配線基板、半導体装置、及び配線基板の製造方法 Download PDFInfo
- Publication number
- JP2012060159A JP2012060159A JP2011266280A JP2011266280A JP2012060159A JP 2012060159 A JP2012060159 A JP 2012060159A JP 2011266280 A JP2011266280 A JP 2011266280A JP 2011266280 A JP2011266280 A JP 2011266280A JP 2012060159 A JP2012060159 A JP 2012060159A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- layer
- insulating layer
- wiring board
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 232
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 72
- 239000002184 metal Substances 0.000 claims abstract description 305
- 229910052751 metal Inorganic materials 0.000 claims abstract description 305
- 239000000758 substrate Substances 0.000 claims description 50
- 238000000034 method Methods 0.000 claims description 48
- 239000000463 material Substances 0.000 claims description 24
- 229910052759 nickel Inorganic materials 0.000 claims description 21
- 238000009713 electroplating Methods 0.000 claims description 20
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 229910045601 alloy Inorganic materials 0.000 claims description 15
- 239000000956 alloy Substances 0.000 claims description 15
- 229910003271 Ni-Fe Inorganic materials 0.000 claims description 13
- 229910052742 iron Inorganic materials 0.000 claims description 13
- 229910052802 copper Inorganic materials 0.000 claims description 12
- 230000003014 reinforcing effect Effects 0.000 claims description 9
- 229910017709 Ni Co Inorganic materials 0.000 claims description 6
- 229910003267 Ni-Co Inorganic materials 0.000 claims description 6
- 229910003262 Ni‐Co Inorganic materials 0.000 claims description 6
- 238000010030 laminating Methods 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims 3
- 238000009413 insulation Methods 0.000 abstract description 6
- 239000004020 conductor Substances 0.000 abstract 1
- 230000000116 mitigating effect Effects 0.000 abstract 1
- 230000002787 reinforcement Effects 0.000 abstract 1
- 239000011347 resin Substances 0.000 description 23
- 229920005989 resin Polymers 0.000 description 23
- 230000001681 protective effect Effects 0.000 description 19
- 238000007789 sealing Methods 0.000 description 14
- 229910000679 solder Inorganic materials 0.000 description 13
- 230000008569 process Effects 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 9
- 239000003822 epoxy resin Substances 0.000 description 7
- 229920000647 polyepoxide Polymers 0.000 description 7
- 230000002265 prevention Effects 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 5
- 239000009719 polyimide resin Substances 0.000 description 5
- 238000003475 lamination Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- -1 for example Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012779 reinforcing material Substances 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】積層された絶縁層18,26,32,38に設けられ、半導体チップ14,15と電気的に接続される配線パターン21と、絶縁層26,32間に設けられた補強用の金属層27とを備え、絶縁層26に金属層27と接触すると共に金属層27の下方に配置された配線パターン21と電気的に接続される第1のビア28と、絶縁層32に金属層27と接触すると共に、金属層27の上方に配置された配線パターン21と電気的に接続される第2のビア33とを設け、金属層27が薄板状部分と、薄板状部分と電気的に分離された第1、第2のビアとの接続部分とからなり、第1のビアと接続部分とが、同一の導体金属で一体に形成され、搭載される半導体チップと対向する絶縁層部分に熱膨張係数緩和部材を設けた。
【選択図】図35
Description
図2は、本発明の第1の実施の形態に係る半導体装置の断面図である。
絶縁層18としては、例えば、エポキシ系樹脂やポリイミド系樹脂等を用いることができる。保護膜20上における絶縁層18の厚さは、例えば、30μm〜50μmとすることができる。
図29は、本発明の第2の実施の形態に係る半導体装置の断面図である。図29において、第1の実施の形態の半導体装置10と同一構成部分には同一符号を付す。
図34は、本発明の第3の実施の形態に係る半導体装置の断面図である。図34において、Bは配線基板106の第1及び第2の半導体チップ14,15が実装される領域(以下、「実装領域B」とする)を示している。また、図34において、第2の実施の形態の半導体装置95と同一構成部分には同一符号を付す。
図35は、本発明の第4の実施の形態に係る半導体装置の断面図である。図35において、Cは金属層27の第1及び第2の半導体チップ14,15と対向する領域(以下、「対向領域C」とする)を示している。また、図35において、第1の実施の形態の半導体装置10と同一構成部分には同一符号を付す。
図39は、本発明の第5の実施の形態に係る半導体装置の断面図である。図39において、第2の実施の形態の半導体装置95と同一構成部分には同一符号を付す。
図44は、本発明の第6の実施の形態に係る半導体装置の断面図である。図44において、第3の実施の形態の半導体装置105と同一構成部分には同一符号を付す。
11,96,106,111,116,126 配線基板
12 外部接続端子
14 第1の半導体チップ
15 第2の半導体チップ
16 封止樹脂
18,26,32,38 絶縁層
18A,53A,59A 上面
18B,53B,59B 下面
18C,20A,26A,32A,38A,38B,75A,80A,89A,97A,114A 開口部
19 パッド
19A 面
20,49 保護膜
21 配線パターン
22,39,41 ビア
24,35,36,43,46 配線
27,97,107 金属層
28 第1のビア
33 第2のビア
44,47 接続部
51 拡散防止膜
53,59 チップ本体
54,61 電極パッド
56 スタッドバンプ
57 はんだ
58 アンダーフィル樹脂
62 接着材
63 ワイヤ
71 支持板
72,77,82,84,87 導電金属
74,79,83,86 シード層
75,80,89,114 レジスト膜
97A,117A 貫通孔
99,119 レジストパターン
99A,119A 第1のパターン
99B,119B 第2のパターン
112,117 熱膨張係数緩和部材
A,D 領域
B 実装領域
C 対向領域
E 半導体装置形成領域
Claims (24)
- 積層された絶縁層と、該積層された絶縁層に設けられた配線パターンと、前記積層された絶縁層間に設けられた補強用の金属層とを備えた配線基板であって、
前記金属層の直下に位置する前記絶縁層に、前記金属層と接触すると共に、前記金属層の下方に配置された前記配線パターンと電気的に接続される第1のビアを設け、
前記金属層の直上に位置する前記絶縁層に、前記金属層と接触すると共に、前記金属層の上方に配置された前記配線パターンと電気的に接続される第2のビアを設け、
前記金属層が、薄板状部分と、該薄板状部分と電気的に分離された前記第1のビア及び前記第2のビアとの接続部分とからなり、
前記第1のビアと前記接続部分とが、同一の導電金属で一体に形成されており、
搭載される半導体チップと対向する前記絶縁層部分に、前記半導体チップと熱膨張係数が略等しい熱膨張係数緩和部材を設けたことを特徴とする配線基板。 - 前記金属層の前記薄板状部分及び前記接続部分と前記第1のビアは、
前記金属層の直下に位置する前記絶縁層の上面と、前記金属層の直下に位置する前記絶縁層に設けられた、前記金属層の下方に配置された前記配線パターンを露出させる一の開口部の表面とを覆う一のシード層と、
該一のシード層の上に形成され、前記一の開口部を充填する導電金属とからなり、
前記第2のビアは、
前記金属層の直上に位置する前記絶縁層の上面と、前記金属層の直上に位置する前記絶縁層に設けられた、前記金属層の前記接続部分を露出させる他の開口部の表面とを覆う他のシード層と、
該他のシード層の上に形成され、前記他の開口部を充填する導電金属とからなることを特徴とする請求項1記載の配線基板。 - 前記第2のビアは、前記第1のビアと対向するように配置させたことを特徴とする請求項1または2記載の配線基板。
- 前記金属層に、該金属層を貫通する第1の貫通孔を複数設けたことを特徴とする請求項1ないし3のうち、いずれか一項記載の配線基板。
- 前記金属層の直上に位置する前記絶縁層が前記第1の貫通孔内に充填され、前記金属層の直下に位置する前記絶縁層と密着していることを特徴とする請求項4記載の配線基板。
- 前記熱膨張係数緩和部材は、前記金属層と接触するように設けたことを特徴とする請求項1ないし5のうち、いずれか一項記載の配線基板。
- 前記熱膨張係数緩和部材に、該熱膨張係数緩和部材を貫通すると共に、前記第1の貫通孔と対向する第2の貫通孔を設けたことを特徴とする請求項1ないし6のうち、いずれか一項記載の配線基板。
- 前記金属層及び前記第1のビアの材料は、Cu、Ni、Co、Fe、Ni−Co合金またはNi−Fe合金を含み、前記第2のビアの材料は、Cuを含むことを特徴とする請求項1ないし7のうち、いずれか一項記載の配線基板。
- 前記金属層の厚さが、10μm〜30μmであることを特徴とする請求項1ないし8のうち、いずれか一項記載の配線基板。
- 前記熱膨張係数緩和部材がNi、Co、FeまたはNi−Fe合金からなることを特徴とする請求項1ないし9のうち、いずれか一項記載の配線基板。
- 積層された絶縁層と、該積層された絶縁層に設けられた配線パターンと、前記積層された絶縁層間に設けられた補強用の金属層とを有する配線基板と、
前記配線基板上に配設され、前記配線パターンと電気的に接続される半導体チップとを備えた半導体装置であって、
前記金属層の直下に位置する前記絶縁層に、前記金属層と接触すると共に、前記金属層の下方に配置された前記配線パターンと電気的に接続される第1のビアを設け、
前記金属層の直上に位置する前記絶縁層に、前記金属層と接触すると共に、前記金属層の上方に配置された前記配線パターンと電気的に接続される第2のビアを設け、
前記金属層が、薄板状部分と、該薄板状部分と電気的に分離された前記第1のビア及び前記第2のビアとの接続部分とからなり、
前記第1のビアと前記接続部分とが、同一の導電金属で一体に形成されており、
搭載される半導体チップと対向する前記絶縁層部分に、前記半導体チップと熱膨張係数が略等しい熱膨張係数緩和部材を設けたことを特徴とする半導体装置。 - 前記金属層の前記薄板状部分及び前記接続部分と前記第1のビアは、
前記金属層の直下に位置する前記絶縁層の上面と、前記金属層の直下に位置する前記絶縁層に設けられた、前記金属層の下方に配置された前記配線パターンを露出させる一の開口部の表面とを覆う一のシード層と、
該一のシード層の上に形成され、前記一の開口部を充填する導電金属とからなり、
前記第2のビアは、
前記金属層の直上に位置する前記絶縁層の上面と、前記金属層の直上に位置する前記絶縁層に設けられた、前記金属層の前記接続部分を露出させる他の開口部の表面とを覆う他のシード層と、
該他のシード層の上に形成され、前記他の開口部を充填する導電金属とからなることを特徴とする請求項11記載の半導体装置。 - 前記第2のビアは、前記第1のビアと対向するように配置させたことを特徴とする請求項11または12記載の半導体装置。
- 前記金属層を貫通する第1の貫通孔が複数設けられ、前記金属層の直上に位置する前記絶縁層が前記第1の貫通孔内に充填され、前記金属層の直下に位置する前記絶縁層と密着していることを特徴とする請求項11ないし13のうち、いずれか一項記載の半導体装置。
- 前記金属層及び前記第1のビアの材料は、Cu、Ni、Co、Fe、Ni−Co合金またはNi−Fe合金を含み、前記第2のビアの材料は、Cuを含むことを特徴とする請求項11ないし14のうち、いずれか一項記載の半導体装置。
- 前記金属層の厚さが、10μm〜30μmであることを特徴とする請求項11ないし15のうち、いずれか一項記載の半導体装置。
- 前記熱膨張係数緩和部材がNi、Co、FeまたはNi−Fe合金からなることを特徴とする請求項11ないし16のうち、いずれか一項記載の半導体装置。
- 積層された絶縁層に設けられた配線パターンと、前記積層された絶縁層間に設けられた補強用の金属層と、該金属層の直下に位置する前記絶縁層に設けられ、前記金属層及び金属層の下方に配置された前記配線パターンと電気的に接続される第1のビアと、前記金属層の直上に位置する前記絶縁層に設けられ、前記金属層及び金属層の上方に配置された前記配線パターンと電気的に接続される第2のビアとを備え、前記金属層が、薄板状部分と、該薄板状部分と電気的に分離された前記第1のビア及び前記第2のビアとの接続部分とからなり、前記第1のビアと前記接続部分とが、同一の導電金属で一体に形成されており、
搭載される半導体チップと対向する前記絶縁層部分に、前記半導体チップと熱膨張係数が略等しい熱膨張係数緩和部材を設けた配線基板の製造方法であって、
支持板上に絶縁層と配線層とを積層する積層工程と、
電解めっき法により前記第1のビア及び金属層を同時に形成する第1のビア及び金属層形成工程と、
前記積層工程後に前記支持板を除去する工程とを含むことを特徴とする配線基板の製造方法。 - 前記金属層の前記薄板状部分及び前記接続部分と前記第1のビアは、
前記金属層の直下に位置する前記絶縁層の上面と、前記金属層の直下に位置する前記絶縁層に設けられた、前記金属層の下方に配置された前記配線パターンを露出させる一の開口部の表面とを覆う一のシード層と、
該一のシード層の上に形成され、前記一の開口部を充填する導電金属とからなり、
前記第2のビアは、
前記金属層の直上に位置する前記絶縁層の上面と、前記金属層の直上に位置する前記絶縁層に設けられた、前記金属層の前記接続部分を露出させる他の開口部の表面とを覆う他のシード層と、
該他のシード層の上に形成され、前記他の開口部を充填する導電金属とからなることを特徴とする請求項18記載の配線基板の製造方法。 - 前記第1のビア及び金属層形成工程後に、前記第1のビアと対向するように前記第2のビアを形成する第2のビア形成工程をさらに含むことを特徴とする請求項18または19記載の配線基板の製造方法。
- 前記金属層を貫通する第1の貫通孔が複数設けられ、前記金属層の直上に位置する前記絶縁層が前記第1の貫通孔内に充填され、前記金属層の直下に位置する前記絶縁層と密着していることを特徴とする請求項18ないし20のうち、いずれか一項記載の配線基板の製造方法。
- 前記金属層及び前記第1のビアの材料は、Cu、Ni、Co、Fe、Ni−Co合金またはNi−Fe合金を含み、前記第2のビアの材料は、Cuを含むことを特徴とする請求項18ないし21のうち、いずれか一項記載の配線基板の製造方法。
- 前記金属層の厚さが、10μm〜30μmであることを特徴とする請求項18ないし22のうち、いずれか一項記載の配線基板の製造方法。
- 前記熱膨張係数緩和部材がNi、Co、FeまたはNi−Fe合金からなることを特徴とする請求項18ないし23のうち、いずれか一項記載の配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011266280A JP5357239B2 (ja) | 2011-12-05 | 2011-12-05 | 配線基板、半導体装置、及び配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011266280A JP5357239B2 (ja) | 2011-12-05 | 2011-12-05 | 配線基板、半導体装置、及び配線基板の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005338323A Division JP4955259B2 (ja) | 2005-11-24 | 2005-11-24 | 配線基板、半導体装置、及び配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012060159A true JP2012060159A (ja) | 2012-03-22 |
JP5357239B2 JP5357239B2 (ja) | 2013-12-04 |
Family
ID=46056794
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011266280A Expired - Fee Related JP5357239B2 (ja) | 2011-12-05 | 2011-12-05 | 配線基板、半導体装置、及び配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5357239B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013254918A (ja) * | 2012-06-08 | 2013-12-19 | Shinko Electric Ind Co Ltd | 半導体パッケージ及びその製造方法 |
JP2014130992A (ja) * | 2012-12-31 | 2014-07-10 | Samsung Electro-Mechanics Co Ltd | 印刷回路基板及び印刷回路基板の製造方法 |
JP2015170809A (ja) * | 2014-03-10 | 2015-09-28 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
JP2015204379A (ja) * | 2014-04-14 | 2015-11-16 | イビデン株式会社 | プリント配線板 |
KR20160004553A (ko) * | 2014-07-03 | 2016-01-13 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
KR20160024802A (ko) * | 2014-08-25 | 2016-03-07 | 신꼬오덴기 고교 가부시키가이샤 | 전자 부품 장치 및 그 제조 방법 |
TWI693865B (zh) * | 2015-04-23 | 2020-05-11 | 韓商愛思開海力士有限公司 | 具有支撐圖案之印刷電路板及其製造方法 |
CN116281945A (zh) * | 2023-03-29 | 2023-06-23 | 福州大学 | 基于过热蒸汽快速炭化工艺的硬碳材料前驱体制备方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002110717A (ja) * | 2000-10-02 | 2002-04-12 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
JP2003046022A (ja) * | 2001-05-22 | 2003-02-14 | Hitachi Ltd | 電子装置 |
JP2003347742A (ja) * | 2002-05-27 | 2003-12-05 | Hitachi Ltd | 多層回路基板とその製造法及び多層回路用基板並びに電子装置 |
JP2004179575A (ja) * | 2002-11-29 | 2004-06-24 | Ngk Spark Plug Co Ltd | 配線基板用コア基板及びその製造方法、並びにそれを用いたビルドアップ配線基板 |
JP2004253738A (ja) * | 2003-02-21 | 2004-09-09 | Toshiba Corp | パッケージ基板及びフリップチップ型半導体装置 |
JP2004265967A (ja) * | 2003-02-28 | 2004-09-24 | Nec Toppan Circuit Solutions Inc | 多層プリント配線板及びその製造方法並びに半導体装置 |
JP2005093945A (ja) * | 2003-09-19 | 2005-04-07 | Ngk Spark Plug Co Ltd | セラミック配線基板の製造方法 |
-
2011
- 2011-12-05 JP JP2011266280A patent/JP5357239B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002110717A (ja) * | 2000-10-02 | 2002-04-12 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
JP2003046022A (ja) * | 2001-05-22 | 2003-02-14 | Hitachi Ltd | 電子装置 |
JP2003347742A (ja) * | 2002-05-27 | 2003-12-05 | Hitachi Ltd | 多層回路基板とその製造法及び多層回路用基板並びに電子装置 |
JP2004179575A (ja) * | 2002-11-29 | 2004-06-24 | Ngk Spark Plug Co Ltd | 配線基板用コア基板及びその製造方法、並びにそれを用いたビルドアップ配線基板 |
JP2004253738A (ja) * | 2003-02-21 | 2004-09-09 | Toshiba Corp | パッケージ基板及びフリップチップ型半導体装置 |
JP2004265967A (ja) * | 2003-02-28 | 2004-09-24 | Nec Toppan Circuit Solutions Inc | 多層プリント配線板及びその製造方法並びに半導体装置 |
JP2005093945A (ja) * | 2003-09-19 | 2005-04-07 | Ngk Spark Plug Co Ltd | セラミック配線基板の製造方法 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013254918A (ja) * | 2012-06-08 | 2013-12-19 | Shinko Electric Ind Co Ltd | 半導体パッケージ及びその製造方法 |
JP2014130992A (ja) * | 2012-12-31 | 2014-07-10 | Samsung Electro-Mechanics Co Ltd | 印刷回路基板及び印刷回路基板の製造方法 |
JP2015170809A (ja) * | 2014-03-10 | 2015-09-28 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
JP2015204379A (ja) * | 2014-04-14 | 2015-11-16 | イビデン株式会社 | プリント配線板 |
KR20160004553A (ko) * | 2014-07-03 | 2016-01-13 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
KR102281470B1 (ko) * | 2014-07-03 | 2021-07-27 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
JP2016046418A (ja) * | 2014-08-25 | 2016-04-04 | 新光電気工業株式会社 | 電子部品装置及びその製造方法 |
US10098228B2 (en) | 2014-08-25 | 2018-10-09 | Shinko Electric Industries Co., Ltd. | Electronic component device and method for manufacturing the same |
US20190029113A1 (en) * | 2014-08-25 | 2019-01-24 | Shinko Electric Industries Co., Ltd. | Electronic component device and method for manufacturing the same |
US10383228B2 (en) | 2014-08-25 | 2019-08-13 | Shinko Electric Industries Co., Ltd. | Electronic component device and method for manufacturing the same |
KR20160024802A (ko) * | 2014-08-25 | 2016-03-07 | 신꼬오덴기 고교 가부시키가이샤 | 전자 부품 장치 및 그 제조 방법 |
KR102331611B1 (ko) * | 2014-08-25 | 2021-11-30 | 신꼬오덴기 고교 가부시키가이샤 | 전자 부품 장치 및 그 제조 방법 |
TWI693865B (zh) * | 2015-04-23 | 2020-05-11 | 韓商愛思開海力士有限公司 | 具有支撐圖案之印刷電路板及其製造方法 |
CN116281945A (zh) * | 2023-03-29 | 2023-06-23 | 福州大学 | 基于过热蒸汽快速炭化工艺的硬碳材料前驱体制备方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5357239B2 (ja) | 2013-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5340789B2 (ja) | 電子装置及びその製造方法 | |
JP4361826B2 (ja) | 半導体装置 | |
JP5535494B2 (ja) | 半導体装置 | |
JP5224784B2 (ja) | 配線基板及びその製造方法 | |
TWI395274B (zh) | 製造電路基材的方法及製造電子部件封裝結構的方法 | |
JP5193898B2 (ja) | 半導体装置及び電子装置 | |
JP4551321B2 (ja) | 電子部品実装構造及びその製造方法 | |
JP5357239B2 (ja) | 配線基板、半導体装置、及び配線基板の製造方法 | |
JP5460388B2 (ja) | 半導体装置及びその製造方法 | |
TWI443791B (zh) | 佈線基板之製造方法、半導體裝置之製造方法及佈線基板 | |
JP5188426B2 (ja) | 半導体装置及びその製造方法、電子装置 | |
US8564116B2 (en) | Semiconductor device with reinforcement plate and method of forming same | |
JP2006222164A (ja) | 半導体装置及びその製造方法 | |
JP2006019368A (ja) | インターポーザ及びその製造方法並びに半導体装置 | |
US9209146B2 (en) | Electronic device packages having bumps and methods of manufacturing the same | |
JP2006165252A (ja) | チップ内蔵基板の製造方法 | |
JP5147755B2 (ja) | 半導体装置及びその製造方法 | |
JP2017163027A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP2011071315A (ja) | 配線基板及び配線基板の製造方法 | |
JP2011014944A (ja) | 電子部品実装構造体の製造方法 | |
JP4955259B2 (ja) | 配線基板、半導体装置、及び配線基板の製造方法 | |
JP2008091719A (ja) | 半導体装置 | |
JP2011187912A (ja) | 電子素子内蔵型印刷回路基板及びその製造方法 | |
JP5693763B2 (ja) | 半導体装置及びその製造方法 | |
TWI658557B (zh) | 線路載板及其製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130827 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130829 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5357239 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |