JP2016046418A - 電子部品装置及びその製造方法 - Google Patents

電子部品装置及びその製造方法 Download PDF

Info

Publication number
JP2016046418A
JP2016046418A JP2014170410A JP2014170410A JP2016046418A JP 2016046418 A JP2016046418 A JP 2016046418A JP 2014170410 A JP2014170410 A JP 2014170410A JP 2014170410 A JP2014170410 A JP 2014170410A JP 2016046418 A JP2016046418 A JP 2016046418A
Authority
JP
Japan
Prior art keywords
layer
electronic component
wiring board
wiring
component device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014170410A
Other languages
English (en)
Other versions
JP6358431B2 (ja
JP2016046418A5 (ja
Inventor
経塚　正宏
Masahiro Kyozuka
正宏 経塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2014170410A priority Critical patent/JP6358431B2/ja
Priority to US14/833,578 priority patent/US10098228B2/en
Priority to KR1020150119249A priority patent/KR102331611B1/ko
Publication of JP2016046418A publication Critical patent/JP2016046418A/ja
Publication of JP2016046418A5 publication Critical patent/JP2016046418A5/ja
Application granted granted Critical
Publication of JP6358431B2 publication Critical patent/JP6358431B2/ja
Priority to US16/116,156 priority patent/US10383228B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10242—Metallic cylinders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Geometry (AREA)

Abstract

【課題】さらなる薄型化及び小型化を図ることができ、かつ薄型化しても反りの発生が防止される電子部品装置を提供する。【解決手段】コア基板４０を有する下側配線基板１と、下側配線基板１の上に搭載された電子部品７０と、下側配線基板１及び電子部品７０の上に配置され、コアレス基板からなる上側配線基板２と、電子部品７０に対応する領域の上側配線基板１に備えられた補強層Ｒと、下側配線基板１と上側配線基板２とを接続する接続端子３４と、下側配線基板１と上側配線基板２との間に充填された封止樹脂７０とを含む。【選択図】図２０

Description

本発明は、電子部品装置及びその製造方法に関する。
従来、半導体チップなどの電子部品が搭載された下側配線基板の上に上側配線基板を積層し、下側配線基板と上側配線基板との間に封止樹脂を充填した電子部品装置がある。そのような電子部品装置では、はんだボールなどによって下側配線基板と上側配線基板とが接続され、それらの間のスペースに電子部品が収容される。
特開２００３−３４７７２２号公報 特開２００８−１０８８５号公報 特開２００８−１３５７８１号公報
スマートフォンなどの携帯機器の高性能化に伴い、携帯機器に組み込まれる電子部品装置は、さらなる薄型化、小型化が要求されている。
電子部品装置の薄型化、小型化を図るために、単に薄い基板を採用する方法では、製造過程で発生する熱応力によって基板に反りが発生するため、電子部品装置を信頼性よく製造することが困難になる。
また、最終的に得られる電子部品装置に反りが発生するため、電子部品装置を実装基板に信頼性よく搭載することが困難になると共に、電子部品装置の上に他の半導体パッケージを搭載することも困難になる。
さらなる薄型化及び小型化を図ることができ、かつ薄型化しても反りの発生が防止される電子部品装置及びその製造方法を提供することを目的とする。
以下の開示の一観点によれば、コア層を有する下側配線基板と、前記下側配線基板の上に搭載された電子部品と、前記下側配線基板及び前記電子部品の上に配置され、コアレス基板からなる上側配線基板と、前記電子部品に対応する領域の前記上側配線基板に備えられた補強層と、前記下側配線基板と前記上側配線基板とを接続する接続端子と、前記下側配線基板と前記上側配線基板との間に充填された封止樹脂とを有する電子部品装置が提供される。
また、その開示の他の観点によれば、コア層を有する下側配線基板を用意する工程と、
前記下側配線基板の上に電子部品を搭載する工程と、支持体の上に、前記電子部品に対応する領域に補強層を含むコアレス基板からなる上側配線基板を形成して、上側配線部材を得る工程と、前記下側配線基板の上に、前記電子部品を収容するように、接続端子を介して前記支持体を上側にして前記上側配線部材を配置する工程と、前記下側配線基板と前記上側配線部材との間に封止樹脂を充填する工程と、前記上側配線部材から前記支持体を除去する工程とを有する電子部品装置の製造方法が提供される。
以下の開示によれば、電子部品装置は、電子部品が搭載された下側配線基板の上に接続端子を介して上側配線基板が積層された構造を有する。
電子部品が搭載された下側配線基板では、電子部品と下側配線基板との熱膨張係数の違いに基づいて発生する熱応力によって凸状の反りが発生しやすい。
一つの好適な態様では、下側配線基板を、コア層を有するコア有基板として形成し、上側配線基板をコアレス基板として形成し、上側配線基板に補強層を形成することにより、下側配線基板の反りを矯正することができる。
上記した態様の他に、下側配線基板及び上側配線基板の少なくとも一方をコアレス基板として形成し、コアレス基板に補強層が備えられていればよい。
図１は反りの解析のシミュレーションに使用した電子部品装置の構造を示す断面図及び平面図である。 図２はシミュレーションによる図１の電子部品装置の反りの解析結果を示す図である。 図３（ａ）及び（ｂ）は第１実施形態の電子部品装置の製造方法を示す断面図（その１）である。 図４（ａ）及び（ｂ）は第１実施形態の電子部品装置の製造方法を示す断面図（その２）である。 図５（ａ）及び（ｂ）は第１実施形態の電子部品装置の製造方法を示す断面図（その３）である。 図６（ａ）及び（ｂ）は第１実施形態の電子部品装置の製造方法を示す断面図（その４）である。 図７（ａ）〜（ｄ）は第１実施形態の電子部品装置の製造方法を示す断面図（その５）である。 図８（ａ）及び（ｂ）は第１実施形態の電子部品装置の製造方法を示す断面図（その６）である。 図９（ａ）〜（ｅ）は第１実施形態の電子部品装置の製造方法を示す断面図（その７）である。 図１０は第１実施形態の電子部品装置の製造方法を示す断面図（その８）である。 図１１は第１実施形態の電子部品装置の製造方法を示す断面図（その９）である。 図１２は第１実施形態の電子部品装置の製造方法を示す断面図（その１０）である。 図１３は第１実施形態の電子部品装置の製造方法を示す断面図（その１１）である。 図１４は第１実施形態の電子部品装置の製造方法を示す断面図（その１２）である。 図１５は第１実施形態の電子部品装置の製造方法を示す断面図（その１３）である。 図１６は第１実施形態の電子部品装置の製造方法を示す断面図（その１４）である。 図１７は第１実施形態の電子部品装置の製造方法を示す断面図（その１５）である。 図１８は第１実施形態の電子部品装置の製造方法を示す断面図（その１６）である。 図１９は第１実施形態の電子部品装置の製造方法を示す断面図（その１７）である。 図２０は第１実施形態の電子部品装置を示す断面図及び平面図である。 図２１は第１実施形態の電子部品装置の補強層の変形例を示す部分平面図である。 図２２は図２０の電子部品装置の上に他の半導体パッケージを積層した様子を断面図である。 図２３は第１実施形態の第１変形例の電子部品装置を示す断面図である。 図２４は第１実施形態の第２変形例の電子部品装置を示す断面図である。 図２５は第１実施形態の第３変形例の電子部品装置を示す断面図である。 図２６は第１実施形態の電子部品装置の別の製造方法を示す断面図（その１）である。 図２７は第１実施形態の電子部品装置の別の製造方法を示す断面図（その２）である。 図２８は第１実施形態の電子部品装置の別の製造方法を示す断面図（その３）である。 図２９は第１実施形態の電子部品装置の別の製造方法で得られる電子部品装置を示す断面図である。 図３０は第２実施形態の電子部品装置の製造方法を示す断面図（その１）である。 図３１は第２実施形態の電子部品装置の製造方法を示す断面図（その２）である。 図３２は第２実施形態の電子部品装置の製造方法を示す断面図（その３）である。 図３３は第２実施形態の電子部品装置の製造方法を示す断面図（その４）である。 図３４は第２実施形態の電子部品装置を示す断面図である。 図３５は第３実施形態の電子部品装置の製造方法を示す断面図（その１）である。 図３６は第３実施形態の電子部品装置の製造方法を示す断面図（その２）である。 図３７は第３実施形態の電子部品装置の製造方法を示す断面図（その３）である。 図３８は第３実施形態の電子部品装置の製造方法を示す断面図（その４）である。 図３９は第３実施形態の電子部品装置の製造方法を示す断面図（その５）である。 図４０は第３実施形態の電子部品装置を示す断面図である。
以下、実施の形態について、添付の図面を参照して説明する。
実施形態を説明する前に、本発明者が行ったシミュレーションによる電子部品装置の反りの解析結界について説明する。
まず、シミュレーションで想定した電子部品装置の構造について説明する。図１に示すように、電子部品装置９の下側配線基板１００では、厚み方向の中央部にガラスエポキシ樹脂などからなるコア層１１０が形成されている。
コア層１１０の両面には所要のビルドアップ配線層（不図示）がそれぞれ形成されている。両面側のビルドアップ配線層はコア層１１０の厚み方向に貫通する貫通導体（不図示）を介して相互接続されている。そして、下側配線基板１００は、その両面側にビルドアップ配線層の最外のパッドＰ１，Ｐ２をそれぞれ備えている。
また、下側配線基板１００の下面に、パッドＰ２上に開口部１２０ａが設けられたソルダレジスト層１２０が形成されている。さらに、下側配線基板１００の下面側のパッドＰ２に外部接続端子Ｔが設けられている。
下側配線基板１００の上面側の中央部に配置されたパッドＰ１に半導体チップ２００のバンプ電極２２０がフリップチップ接続されている。半導体チップ２００の下側にはアンダーフィル樹脂２４０が充填されている。
また、下側配線基板１００の上には、半導体チップ２００を収容するように上側配線基板３００が配置されている。上側配線基板３００では、絶縁層３２０の上面の周縁側にパッドＰ３が形成されている。パッドＰ３はその側面及び下面が絶縁層３２０に埋め込まれ、上面が露出した状態で形成されている。
さらに、絶縁層３２０の下面には配線層４００が形成されている。絶縁層３２０にはパッドＰ３に到達するビアホールＶＨが形成されている。パッドＰ３はビアホールＶＨ内のビア導体を介して配線層４００に接続されている。
ビアホールＶＨは上部から下部になるにつれて直径が大きくなる逆テーパ形状で形成されている。
そして、上側配線基板３００の配線層４００の接続部に金属柱４２０が形成されており、金属柱４２０の下部がはんだ４４０を介して下側配線基板１００の接続パッドＰ１に接続されている。
また、絶縁層３２０の上面の中央部に第１補強層Ｒ１が形成されている。第１補強層Ｒ１はその周囲に配置されたパッドＰ３と同一層から形成され、側面及び下面が絶縁層３２０に埋め込まれて形成される。
また、第１補強層Ｒ１に対応する領域の絶縁層３２０の下面に第２補強層Ｒ２が形成されている。第２補強層Ｒ２は配線層４００と同一層から形成され、側面及び下面が層間絶縁層３２０から露出している。
さらに、下側配線基板１００と上側配線基板３００と間に封止樹脂５００が充填されており、半導体チップ２００が封止樹脂５００で封止されている。第１補強層Ｒ１及び第２補強層Ｒ２は、半導体チップ２００に対応する領域に配置される。
図１の電子部品装置９を平面視すると、図１の縮小平面図に示すように、上側配線基板３００の絶縁層３２０の上面の中央部に第１補強層Ｒ１が配置され、その周囲の領域に複数の接続パッドＰ３が並んで配置されている。
以上のように、下側配線基板１００がコア層１１０を有するコア有基板として形成され、上側配線基板３００がコア層を有さないコアレス基板として形成される。
次に、シミュレーションで使用する電子部品装置９の各要素の寸法について説明する。図１に示した電子部品装置５の各要素の厚みＴ１〜Ｔ７を図１の表に示す厚みにそれぞれ設定した。
そして、半導体チップ２００の面積を１０ｍｍ×１０ｍｍとし、第１、第２補強層Ｒ１，Ｒ２の面積を１０ｍｍ×１０ｍｍとし、電子部品装置９の全体の面積を１５ｍｍ×１５ｍｍとした。
図２に示すように、図１の電子部品装置９において、第１、第２補強層Ｒ１，Ｒ２を共に形成しない条件をＬＥＧ１とした。
また、第１補強層Ｒ１を形成せずに、下面側に第２補強層Ｒ２のみを形成した条件をＬＥＧ２とした。
また、ＬＥＧ２と逆に、第２補強層Ｒ２を形成せずに、上面側に第１補強層Ｒ１のみを形成した条件をＬＥＧ３とした。
さらに、第１、第２補強層Ｒ１，Ｒ２を共に形成した条件をＬＥＧ４とした。
以上のような電子部品装置９の構造を想定して、シミュレーション用のモデルを作成した。
図２の表及びグラフに示すように、ＬＥＧ１では、第１、第２補強層Ｒ１，Ｒ２が共に存在しないため、室温及び２６０℃の雰囲気で凸状の反りが発生した。ＬＥＧ１での相対反り量を１００％と規定した。
下面側に第２補強層Ｒ２のみを形成した条件のＬＥＧ２では、相対反り量が室温で９４％、２６０℃の雰囲気で７７％であり、十分な反りの矯正効果は得られない。
また、上面側に第１補強層Ｒ１のみを形成した条件のＬＥＧ３では、相対反り量が室温で４６％、２６０℃の雰囲気で５４％に改善されており、十分な反り矯正効果がある。
さらに、第１、第２補強層Ｒ１，Ｒ２を共に形成した条件のＬＥＧ４では、相対反り量が室温で４６％、２６０℃の雰囲気で４２％であり、ＬＥＧ３と同様な反り矯正効果がある。
以上のことから、上側配線基板３００の絶縁層３２０の下面側に第２補強層Ｒ１を形成するよりも、絶縁層３２０の上面側に第１補強層Ｒ１を形成する方が反り矯正効果が高いことが分かった。
このように、本願発明者は、半導体チップが搭載されたコア有基板の上にコアレス基板が積層された電子部品装置では、半導体チップからある程度離れたコアレス基板の絶縁層の上面側に補強層を形成することにより、反りがより十分に矯正されることを見出した。
これは、半導体チップが搭載されたコア有基板の凸状に反ろうとする応力にコアレス基板の補強層が抵抗するためである。
また、図１の電子部品装置９においてコア有基板とコアレス基板とが上下で入れ替わる形態、又は上下の基板が共にコアレス基板の形態においても、コアレス基板の絶縁層の外面側に補強層を形成することにより、同様に反りの発生が防止される。
（第１の実施の形態）
図３〜図１９は第１実施形態の電子部品装置の製造方法を示す図、図２０は第１実施形態の電子部品装置を示す図である。本実施形態では、電子部品装置の製造方法を説明しながら、電子部品装置の構造について説明する。
電子部品装置では、電子部品が搭載された下側配線基板の上に、接続端子を介して上側配線基板が積層された構造を有する。第１実施形態では、下側配線基板としてコア層を有するコア有配線基板を使用し、上側配線基板としてコア層を有さないコアレス基板を使用する。
最初に、第１実施形態の電子部品装置の上側配線基板として使用される上側コアレス配線基板の製造方法について説明する。
図３（ａ）に示すように、まず、銅箔などからなる支持体１０を用意する。次いで、図３（ｂ）に示すように、フォトリソグラフィによって支持体１０の上にめっきレジスト層１１をパターニングする。
めっきレジスト層１１では、中央部に一括した四角状の第１開口部１１ａが配置され、第１開口部１１ａの周囲の領域に複数の第２開口部１１ｂが分割されて配置される。
続いて、図４（ａ）に示すように、支持体１０をめっき給電経路に利用する電解めっきにより、めっきレジスト層１１の第１開口部１１ａ及び第２開口部１１ｂ内の支持体１０の上に金属めっき層を形成する。
めっきレジスト層１１の第１開口部１１ａに形成された金属めっき層が補強層Ｒとして形成され、第２開口部１１ｂに形成された金属めっき層がパッドＰとして形成される。補強層Ｒ及びパッドＰの厚みは、一例としては、１０μｍ〜２０μｍに設定される。その後に、図４（ｂ）に示すように、めっきレジスト層１１が除去される。
後述するように、支持体１０の上に多層配線層を形成した後に、所要の段階で支持体１０が多層配線層からウェットエッチングにより除去される。
このため、支持体１０が銅から形成される場合は、補強層Ｒ及びパッドＰの最下の層が銅のウェットエッチャントに耐性を有する金（Ａｕ）層又はＮｉ（ニッケル）層から形成される。
補強層Ｒ及びパッドＰの各々の好適な例としては、下から順に、金（Ａｕ）層／パラジウム（Ｐｄ）層／ニッケル（Ｎｉ）層／銅（Ｃｕ）層、金（Ａｕ）層／ニッケル（Ｎｉ）層／銅（Ｃｕ）層、又は、ニッケル（Ｎｉ）層／銅（Ｃｕ）層の積層膜から形成される。
上記した積層膜からパッドＰを形成する場合は、支持体１０を除去すると、パッドＰの外面とその周囲の絶縁層の外面とが面一になる。
パッドＰを周囲の絶縁層から内部に沈み込ませる場合は、最下の金層又はニッケル層の下にその沈み込みの深さに相当する厚みの銅層を追加で形成する。これにより、支持体１０（銅）を除去する際に最下の銅層も同時に除去されて、パッドＰが周囲の絶縁層から内部に沈み込んだ構造が得られる。
また、コアレス基板のパッドＰの形成例として、銅からなる支持体１０の上に銅層／ニッケル層／銅層を形成し、支持体１０及び銅層を除去した後に、さらに、ニッケル層を除去して、銅からなるパッドＰを周囲の絶縁層の表面から内部に凹ませてもよい。
続いて、図５（ａ）に示すように、支持体１０、補強層Ｒ及びパッドＰの上に、未硬化の樹脂フィルムを貼付し、加熱処理して硬化させることにより、絶縁層２０を形成する。絶縁層２０の厚みは、例えば、２０μｍ〜３５μｍ程度である。樹脂フィルムとしては、例えば、非感光性の熱硬化性の絶縁樹脂が使用される。そのような絶縁樹脂としては、例えば、エポキシ樹脂又はポリイミド樹脂などがある。
その後に、図５（ｂ）に示すように、絶縁層２０をレーザで加工することにより、パッドＰに到達するビアホールＶＨを形成する。さらに、過マンガン酸法などによってビアホールＶＨ内をデスミア処理することにより、樹脂スミアを除去してクリーニングする。
次いで、図６（ａ）に示すように、絶縁層２０の上に、ビアホールＶＨ内のビア導体を介してパッドＰに接続される配線層３０を形成する。配線層３０はセミアディティブ法によって形成される。
図７（ａ）〜（ｄ）を参照して詳しく説明する。図７（ａ）〜（ｄ）では、図６（ａ）のパッドＰの領域が部分的に示されている。
詳しく説明すると、図７（ａ）に示すように、絶縁層２０上及びビアホールＶＨの内面に無電解めっき又はスパッタ法により、銅などからなるシード層３０ａを形成する。
次いで、図７（ｂ）に示すように、配線層３０が配置される領域に開口部１３ａが設けられためっきレジスト層１３を形成する。
続いて、図７（ｃ）に示すように、シード層３０ａをめっき給電経路に利用する電解めっきにより、めっきレジスト層１３の開口部１３ａに銅などからなる金属めっき層３０ｂを形成する。その後に、図７（ｄ）に示すように、めっきレジスト層１３を除去した後に、
金属めっき層３０ｂをマスクにしてシード層３０ａをウェットエッチングにより除去する。これにより、シード層３０ａ及び金属めっき層３０ｂから配線層３０が形成される。配線層３０の厚みは、例えば、１０μｍ〜２０μｍ程度に設定される。また、配線層３０のライン（幅）：スペース（間隔）は１５μｍ：１５μｍ程度か、それよりも微細に形成することができる。
続いて、図６（ｂ）に戻って説明すると、絶縁層２０及び配線層３０の上に、配線層３０の接続部上に開口部２４ａが設けられたソルダレジスト層２４を形成する。ソルダレジスト層２４の厚みは、例えば、２０μｍ〜４０μｍ程度に設定される。ソルダレジスト層２４として、フェノール樹脂又はポリイミド樹脂などからなる感光性の絶縁樹脂が使用される。
次いで、図８（ａ）に示すように、ソルダレジスト層２４の開口部２４ａ内の配線層３０の上に金属柱３４を形成する。金属柱３４は、柱部３４ａとその上のはんだ層３４ｂから形成される。金属柱３４が接続端子の一例である。
図９（ａ）〜（ｄ）を参照して詳しく説明する。図９（ａ）〜（ｄ）では、図８（ａ）のソルダレジスト層２４の開口部２４ａの領域が部分的に示されている。
図９（ａ）に示すように、まず、ソルダレジスト層２４の上及びその開口部２４ａの内面に、無電解めっき又はスパッタ法により、銅などからなるシード層３４ｘを形成する。
次いで、図９（ｂ）に示すように、ソルダレジスト層２４の開口部２４ａ上のシード層３４ｘの上に開口部１５ａが設けられためっきレジスト層１５をフォトリソグラフィに基づいて形成する。
さらに、図９（ｃ）に示すように、シード層３４ｘをめっき給電経路に利用する電解めっきにより、銅などからなる金属めっき層３４ｙを形成する。その後に、同様な電解めっきにより、金属めっき層３４ｙの上にはんだ層３４ｂを形成する。はんだ層３４ｂとしては、例えば、錫（Ｓｎ）／銀（Ａｇ）系はんだが使用される。
続いて、図９（ｄ）に示すように、めっきレジスト層１５が除去される。さらに、図９（ｅ）に示すように、金属めっき層３４ｙをマスクにしてシード層３４ｘをウェットエッチングにより除去する。シード層３４ｘ及び金属めっき層３４ｙにより金属柱３４の柱部３４ａが形成される。
以上により、図８（ａ）に示した金属柱３４が形成される。図８（ａ）では、図９（ｅ）のシード層３４ｘが省略されて描かれている。
本実施形態では、金属柱３４をめっきレジスト層１５の開口部１５ａに電解めっきで形成するため、はんだボールなどを使用する場合に比べて金属柱３４の狭ピッチで配列することができる。
例えば、金属柱３４の直径は６０μｍ〜１００μｍ程度３４であり、金属柱３４の高さは８０μｍ〜１６０μｍ程度であり、金属柱３４の配置ピッチは１００μｍ程度である。
なお、上下の配線基板を接続する接続端子に狭ピッチ化が要求されない場合は、接続端子として、はんだボール、又は、銅コアなどの導体コアを有するはんだボールを使用してもよい。
さらに、図８（ｂ）に示すように、加熱処理して金属柱３４の先端のはんだ層３４ｂをリフローさせることにより、はんだ層３４ｂの上面側を半球状に丸める。
以上により、支持体１０の上に金属柱３４を含む上側コアレス配線基板２が形成された上側配線部材ＵＷが得られる。
なお、金属柱３４を電解めっきに基づいて形成する方法を例示したが、金属ワイヤなどを切断して得られる金属柱部品を振込器で整列させて各パッドＰにはんだなどで接合してもよい。
本実施形態では、前述したように、薄膜の上側コアレス配線基板２を製造する工程は、支持体１０の上で行なわれるため、上側コアレス配線基板２に反りが発生するおそれがない。
次に、本実施形態の電子部品装置の下側配線基板として使用される下側コア有配線基板の製造方法について説明する。
最初に、図１０の構造体を得るまでの製造方法を説明する。まず、コア層４０を用意する。コア層４０は、織布又は不織布などの繊維補強材に樹脂を含浸させて得られるガラスエポキシ樹脂やビスマレイミドトリアジン樹脂などの繊維補強材含有樹脂から形成される。コア層４０が備える繊維補強材としては、ガラス繊維の他に、アラミド繊維又はカーボン繊維などがある。
コア層４０の厚みは、例えば、８０μｍ〜２００μｍであり、前述した図８（ｂ）の上側コアレス配線基板２の１層の絶縁層２０の厚み（例えば３０μｍ）よりも厚く設定される。このように、コア層４０の厚みは、剛性を確保するために上側コアレス配線基板２の１層の絶縁層２０の厚みの２倍以上に設定されることが好ましい。
コア層４０は、全体にわたって繊維補強材含有樹脂から形成され、ある程度の剛性を確保するため厚みが８０μｍ以上に設定される。
なお、前述した図８（ｂ）の上側コアレス配線基板２の絶縁層２０内に薄膜の繊維補強材含有樹脂層を形成して強度を補強する場合があるが、これは補助層であってコア層ではない。
次いで、コア層４０に厚み方向に貫通するスルーホールＴＨをドリルなどで形成する。さらに、コア層４０の両面に、スルーホールＴＨ内に形成された貫通導体ＴＣを介して相互接続される第１配線層５１をそれぞれ形成する。
貫通導体ＴＣ及び第１配線層５１はフォトリソグラフィ及びめっき技術に基づいて形成される。貫通導体ＴＣ及び第１配線層５１は銅などから形成される。また、配線層５１の厚みは、例えば、１０μｍ〜２０μｍ程度に設定される。
コア層４０に形成される貫通導体ＴＣは、スルーホールＴＨ内に銅めっき層などを充填して形成してもよい。この場合は、コア層４０の両面側からレーザ加工を行い、コア層４０の厚みの中央部分の直径がコア層４０の表裏の開口端の直径よりも小さいスルーホールＴＨを形成する。そして、そのスルーホールＴＨ内に電解めっきによって銅層を充填して貫通導体ＴＣを形成する。
あるいは、貫通導体ＴＣはスルーホールＴＨの側壁に形成されたスルーホールめっき層であってもよく、その場合はスルーホールＴＨの残りの孔に樹脂が充填される。
コア層４０に形成されるスルーホールＴＨは垂直方向にストレートに形成される。一方、前述した図８（ｂ）の上側コアレス配線基板２の絶縁層２０に形成されるビアホールＶＨはテーパ形状で形成される点でもコア層４０と異なる。
このように、コア層４０は、厚みが８０μｍ以上の繊維補強材含有樹脂層から形成され、ストレート形状のスルーホールＴＨを備える点で、コアレス基板の薄膜の絶縁層と差別化される。
次いで、コア層４０の両面側に第１配線層５１の接続部上に第１ビアホールＶＨ１が配置された第１絶縁層６１をそれぞれ形成する。第１絶縁層６１の厚みは、例えば、２０μｍ〜３５μｍ程度に設定される。
第１絶縁層６１は未硬化の樹脂フィルムを貼付し、加熱処理して硬化させることにより形成される。樹脂フィルムとしては、例えば、非感光性の熱硬化性の絶縁樹脂が使用される。そのような絶縁樹脂としては、例えば、エポキシ樹脂又はポリイミド樹脂などがある。また、第１ビアホールＶＨは第１絶縁層６１をレーザ加工することによって形成される。
続いて、コア層４０の上面側の第１絶縁層６１の上に、第１ビアホールＶＨ１内のビア導体ＶＣを介して第１配線層５１に接続される金属層２３ａをブランケット状に全面に形成する。
さらに詳しくは、まず、第１絶縁層６１上及び第１ビアホールＶＨ１の内面に無電解めっき又はスパッタ法により銅などからなるシード層を形成する。その後に、シード層をめっき給電経路に利用する電解めっきにより銅めっき層などを形成して金属層２３ａを得る。金属層２３ａの厚みは、例えば、１０μｍ〜２０μｍ程度に設定される。
さらに同時に、コア層４０の下面側の第１絶縁層６１の上に第１ビアホールＶＨ１内のビア導体を介して第１配線層５１に接続される第２配線層５２を形成する。第２配線層５２は、前述した図７（ａ）〜（ｄ）と同様なセミアディティブ法によって形成される。例えば、第２配線層５２の厚みは１０μｍ〜２０μｍ程度に設定され、第２配線層５２のライン（幅）：スペース（間隔）は１６μｍ：１６μｍ程度に設定される。
続いて、コア層４０の下面側の第１絶縁層６１の上に、第２配線層５２の接続部上に開口部４２ａが設けられたソルダレジスト層４２を形成する。ソルダレジスト層４２の厚みは、例えば、２０μｍ〜４０μｍ程度に設定される。
ソルダレジスト層４２として、フェノール樹脂又はポリイミド樹脂などからなる感光性の絶縁樹脂が使用される。
次いで、図１１に示すように、ＣＭＰ（Chemical Mechanical Polishing）によって、上面側の金属層２３ａを第１絶縁層６１が露出するまで研磨し、さらに、第１絶縁層６１の表面を研磨して平坦化する。
これにより、第１配線層５１の段差の影響で生じた第１絶縁層６１のグローバル段差が解消され、第１絶縁層６１の上面は平坦面として形成される。
そして、第１絶縁層６１の第１ビアホールＶＨ１内にビア導体ＶＣがビア電極として残される。これにより、ビア導体ＶＣの上面と第１絶縁層６１の上面とが同一面となって平坦化される。
このように、コア層４０の上面側に形成される金属層２３ａは下地の平坦化のために形成され、研磨によって除去される。平坦化された第１絶縁層６１の上面の表面粗さは、第１ビアホールＶＨ１の内面の表面粗さより小さくなる。平坦化前の第１絶縁層６１の上面の表面粗さ（Ｒａ）は３００ｎｍ〜４００ｎｍであり、平坦化後の第１絶縁層６１の上面の表面粗さ（Ｒａ）は１５ｎｍ〜４０ｎｍである。
続いて、図１２に示すように、コア層４０の上面側の第１絶縁層６１の上に、ビア導体ＶＣに接続される第２配線層５２を形成する。第２配線層５２は、前述した図７（ａ）〜（ｄ）と類似したセミアディティブ法で形成される。
具体的には、まず、第１絶縁層６１及びビア導体ＶＣの上に、スパッタ法により下から順にチタン層及び銅層を形成してシード層とする。続いて、第２配線層５２が配置される部分に開口部が設けられためっきレジスト層をシード層の上に形成する。
次いで、シード層をめっき給電経路に利用する電解めっきにより、めっきレジスト層の開口部に銅などの金属めっき層を形成する。さらに、めっきレジスト層を除去した後に、金属めっき層をマスクにしてシード層を除去することにより、第２配線層５２が得られる。第２配線層５２の厚みは、例えば、１μｍ〜３μｍに設定される。
第１絶縁層６１の上面は平坦化されているため、微細パターンを形成する際にフォトリソグラフィの焦点深度が低下するとしても、基板内で精度よく微細なめっきレジストをパパターニングすることができる。
これにより、ライン（幅）：スペース（間隔）が、例えば２μｍ：２μｍの微細な第２配線層５２を設計スペック内で歩留りよく形成することができる。後述する第３〜第４配線層及びパッドの形成においても同様である。
続いて、図１３に示すように、図１２の第１絶縁層６１及び第２配線層５２の上に、感光性樹脂（不図示）を形成し、フォトリソグラフィに基づいて露光・現像を行った後に、加熱処理して硬化させる。感光性樹脂の形成は、液状樹脂を塗布してもよいし、薄膜の樹脂フィルムを貼付してもよい。
これにより、第２配線層５２の接続部上に第２ビアホールＶＨ２が配置された第２絶縁層６２が第１絶縁層６１の上に形成される。
感光性樹脂をフォトリソグラフィによってパターニングすることにより、微細な第２ビアホールＶＨ２を備えた薄膜の第２絶縁層６２を形成することができる。第２絶縁層６２の厚みは、例えば、５μｍ〜１０μｍ程度に設定される。
第２絶縁層６２の好適な一例としては、感光性を有するフェノール系樹脂又はポリイミド樹脂から形成される永久レジスト層が使用される。以下の他の絶縁層を形成する際にも同様な樹脂材料及び形成方法が採用される。
続いて、前述したコア層４０の上面側の第２配線層５２の形成と同様なセミアディティブ法により、第２ビアホールＶＨ２内のビア導体を介してコア層４０の上面側の第２配線層５２に接続される第３配線層５３を第２絶縁層６２の上に形成する。
次いで、第２絶縁層６２と同様に、第３配線層５３の接続部上に第３ビアホールＶＨ３が配置された第３絶縁層６３を第２絶縁層６２の上に形成する。
さらに、同様に、第３絶縁層６３の上に、第３ビアホールＶＨ３内のビア導体を介して第３配線層５３に接続される第４配線層５４を形成する。
次いで、同様に、第４配線層５４の接続部上に第４ビアホールＶＨ４が配置された第４絶縁層６４を第３絶縁層６３の上に形成する。
さらに、同様に、第４絶縁層６４の上に、第４ビアホールＶＨ４内のビア導体を介して第４配線層５４に接続されるパッドＰを第５配線層として形成する。パッドＰは、島状に配置されてもよく、引き出し配線の一端に配置されていてもよい。
第２絶縁層６２、第３絶縁層６３及び第４絶縁層６４の各厚みは、第１絶縁層６１の厚みよりも薄く設定される。また、コア層４０の上面側の第２配線層５２、第３配線層５３及び第４配線層５４の各々のライン（幅）：スペース（間隔）は、第１配線層５１及びコア層４０の下面側の第２配線層５２の各々のライン（幅）：スペース（間隔）よりも狭く設定されている。
以上により、第１実施形態の電子部品装置で使用される下側コア有配線基板１が得られる。
次に、図１４に示すように、電子部品として２つの半導体チップ７０を用意し、各半導体チップ７０のバンプ電極７２を下側コア有配線基板１の中央部のパッドＰにフリップチップ接続して搭載する。その後に、各半導体チップ７０と下側コア有配線基板１との間の隙間にアンダーフィル樹脂７４を充填する。
ここで、半導体チップ７０をフリップチップ接続する際のリフロー加熱時に、半導体チップ７０と下側コア有配線基板１との熱膨張係数の違いに基づいて熱応力が発生するため、下側コア有配線基板１がチップ搭載側に凸状に反った状態となる。
なお、図１４の例では、電子部品として半導体チップ７０を搭載しているが、キャパシタ、抵抗素子、インダクタ素子などの各種の電子部品を搭載してもよい。
次に、上記した図１４の半導体チップ７０が搭載された下側コア有配線基板１の上に、前述した図８（ｂ）の上側配線部材ＵＷを積層する方法について説明する。
図１５に示すように、図１４の下側コア有配線基板１の周縁側のパッドＰの上に上側配線部材ＵＷの金属柱３４の先端のはんだ層３４ｂが配置されるように、下側コア有配線基板１の上に上側配線部材ＵＷを積層する。
さらに、図１６に示すように、加熱処理を行うことによって金属柱３４のはんだ層３４ｂをリフローさせて、下側コア有配線基板１のパッドＰと上側配線部材ＵＷの金属柱３４とを接合する。
これにより、半導体チップ７０は、金属柱３４によって構築される下側コア有配線基板１と上側配線部材ＵＷとの間のスペースに収容された状態となる。
さらに、図１７に示すように、下側コア有配線基板１と上側配線部材ＵＷとの間に封止樹脂７６を充填する。封止樹脂７６は、例えば、エポキシ樹脂から形成され、トランスモールドによって充填される。これにより、半導体チップ７０が封止樹脂７６によって封止される。
この時点で、下側コア有配線基板１に発生している凸状の反りは、上側配線部材ＵＷの支持体１０によって矯正される。
その後に、図１８に示すように、図１７の上側配線部材ＵＷから支持体１０をウェットエッチングによって除去する。支持体１０が銅からなる場合は、アルカリ系のウェットエッチング液を使用することにより、パッドＰの最外の金層又はニッケル層、及び絶縁層２０に対して選択的に支持体１０をエッチングすることができる。
このようにして、上側配線部材ＵＷから支持体１０が除去されて上側コアレス配線基板２が残される。
ここで、本実施形態と違って、上側コアレス配線基板２の絶縁層２０の上面側に補強層Ｒが形成されていない場合は、支持体１０が除去された上側コアレス配線基板２は剛性が弱いため、下側コア有配線基板１が残留応力によって凸状の反りに戻ってしまう。
しかし、本実施形態では、上側コアレス配線基板２は上面側に補強層Ｒを備えているため、下側コア有配線基板１が凸状に反ろうとする応力を打ち消すことができる。これにより、上側配線部材ＵＷから支持体１０が除去された後でも、補強層Ｒの作用によって下側コア有配線基板１の反りが矯正されたままの状態となる。
なお、前述したように、パッドＰの金層又はニッケル層の外面側に銅層を形成しておくことで、絶縁層２０の外面から内部に沈み込んで配置されるパッドＰを形成することができる。
次いで、図１９に示すように、下側コア有配線基板１の下面側の第２配線層５２にはんだボールを搭載するなどして外部接続端子Ｔを形成する。
さらに、図２０に示すように、下側コア有配線基板１及び上側コアレス配線基板２が複数の製品領域を備えた多面取り用の大型基板である場合は、各製品領域が得られるように、上側コアレス配線基板２の上面から下側コア有配線基板１の下面まで切断される。
以上により、第１実施形態の電子部品装置３が得られる。
図２０に示すように、第１実施形態の電子部品装置３は、半導体チップ７０が搭載された下側コア有配基板１と、半導体チップ７０を収容するようにして下側コア有配線基板１の上に金属柱３４を介して積層された上側コアレス配線基板２とを備えている。
下側コア有配線基板１は、厚み方向の内部にコア層４０を備えている。コア層４０の両面側に第１配線層５１がそれぞれ形成されている。コア層４０には貫通導体ＴＣが形成されており、両面側の第１配線層５１は貫通導体ＴＣを介して相互接続されている。
コア層４０の両面側には第１配線層５１の接続部上に第１ビアホールＶＨ１が配置された第１絶縁層６１がそれぞれ形成されている。コア層４０の下面側の第１絶縁層６１の上には、第１ビアホールＶＨ１を介して第１配線層５１に接続される第２配線層５２が形成されている。
さらに、コア層４０の下面側の第１絶縁層６１の上には、第２配線層５２の接続部上に開口部４２ａが設けられたソルダレジスト層４２が形成されている。
ソルダレジスト層４２の開口部４２ａ内の第２配線層５２に外部接続端子Ｔが形成されている。
また、コア層４０の上面側の第１絶縁層６１の第１ビアホールＶＨ１内にはビア導体ＶＣが充填されている。コア層４０の上面側の第１絶縁層６１の上面は研磨によって平坦化されており、第１絶縁層６１の上面とビア導体ＶＣの上面とは面一となっている。
上面側の第１絶縁層６１の上にはビア導体ＶＣに接続された第２配線層５２が形成されている。
さらに、平坦化された第１絶縁層６１の上に、第２配線層５２に接続される微細な多層配線層ＭＲが形成されている。多層配線層ＭＲは、第２配線層５２、第２絶縁層６２、第３配線層５３、第３絶縁層６３、第４配線層５４、第４絶縁層６４、及びパッドＰが順に積層されて形成されている。
第２配線層５２は、第２絶縁層６２に形成された第２ビアホールＶＨ２を介して第３配線層５３に接続されている。また、第３配線層５３は、第３絶縁層６３に形成された第３ビアホールＶＨ３を介して第４配線層５４に接続されている。さらに、第４配線層５４は第４絶縁層６４に形成された第４ビアホールＶＨ４を介してパッドＰに接続されている。
前述したように、多層配線層ＭＲは平坦化された第１絶縁層６１の上に形成されるため、第１配線層５１の配線ピッチよりも狭く設定することができる。
以上のようにして、下側コア有配線基板１が構築されている。
そして、下側コア有配線基板１の中央部のパッドＰに２つの半導体チップ７０のバンプ電極７２がフリップチップ接続されている。さらに、半導体チップ７０の下側にアンダーフィル樹脂７４が充填されている。
微細な多層配線層ＭＲの全体の厚みをソルダレジスト層４２の厚みと同じに設定するか、あるいはソルダレジスト層４２の厚み以下とすることにより、下側コア有配線基板１自体の反りを低減することができる。
これは、コア層４０の上下側で、絶縁層やソルダレジスト層の体積及び配線層の体積の釣り合いがとれるようになるからである。
下側コア有配線基板１の上に積層された上側コアレス配線基板２はコア層を有していない。上側コアレス配線基板２は基板として薄膜の絶縁層２０を有し、絶縁層２０の上面（外面）側の中央部に補強層Ｒが形成されている。また、絶縁層２０の上面の補強層Ｒの周囲の領域に複数のパッドＰが並んで形成されている。
補強層ＲはパッドＰ（配線層）と同一層から形成され、各々の側面及び下面が絶縁層２０に埋め込まれており、各々の上面が絶縁層２０から露出している。これは前述したように、支持体１０の上に上側コアレス配線基板２が形成された上側配線部材ＵＷから支持体１０が除去され、その上側コアレス配線基板２が上下反転して配置されたためである。
絶縁層２０にはパッドＰに到達するビアホールＶＨが形成されている。ビアホールＶＨは上部から下部になるにつれて直径が大きくなる逆テーパ形状となって形成されている。これは、パッドＰ上の絶縁層２０を上面からレーザ加工してビアホールＶＨし、そのビアホールＶＨが上下反転して配置されたためである。
上記した下側コア有配線基板１の第１〜第４ビアホールＶＨ１〜ＶＨ４は上部から下部になるにつれて直径が小さくなる順テーパ形状であり、上側コアレス配線基板２のビアホールＶＨと逆の形状になっている。
また、絶縁層２０の下面にはビアホールＶＨ内のビア導体を介してパッドＰに接続される配線層３０が形成されている。配線層３０はその側面及び下面が絶縁層２０から露出した状態で形成されている。
また、絶縁層２０の下面には、配線層３０の接続部上に開口部２４ａが設けられたソルダレジスト層２４が形成されている。ソルダレジスト層２４の開口部２４ａに配線層２０に接続される金属柱３４が形成されている。
そして、上側コアレス配線基板２に形成された金属柱３４の先端がはんだ層３４ｂによって下側コア有配線基板１の周縁側のパッドＰに接合されている。
このように、上側コアレス配線基板２では、絶縁層２０と配線層３０及びパッドＰとが積層されている。そして、絶縁層２０のビアホールＶＨ内に形成された全てのビア導体は、電子部品装置３の外面側の直径が電子部品装置３の内方側の直径よりも小さい円錐台形状となっている。
さらに、下側コア有配線基板１と上側コアレス配線基板２の間に封止樹脂７６が充填されており、半導体チップ７０が封止樹脂７６で封止されている。
第１実施形態の電子部品装置３では、半導体チップ７０が搭載された下側コア有配線基板１は凸状に反ろうとする残留応力を有している。また、上側コアレス配線基板２では、その絶縁層２０の上面側に補強層Ｒが形成されている。
本実施形態では、前述した図２のシミュレーション結果のように、上側コアレス配線基板２の補強層Ｒの作用によって下側コア有配線基板１内の凸状に反ろうとする残留応力を打ち消すことができる。このため、電子部品装置３に反りが発生することが防止される。
前述した図２のシミュレーション結果のように、下側コア有配線基板１に搭載された半導体チップ７０からある程度離れた位置の上側コアレス配線基板２の絶縁層２０の上面側に補強層Ｒを配置することが肝要である。
また、補強層Ｒは半導体チップ７０に対応する領域に配置される。補強層Ｒの面積は、半導体チップ７０の面積よりも一回り小さく設定してもよいし、あるいは半導体チップ７０の面積より大きく設定されてもよい。好適には、補強層Ｒの面積は、半導体チップ７０の面積の０．８倍〜２倍程度に設定される。
図２０のように、複数の半導体チップ７０が搭載される場合は、複数の半導体チップ７０が配置された一括した領域を半導体チップ７０の面積とすればよい。
補強層Ｒは、平面視して半導体チップ７０の搭載領域と重複して配置される。
なお、上側コアレス配線基板２の全体の厚みを下側コア有配線基板１のコア層４０の厚みより薄くしてもよい。この場合でも、補強層Ｒの存在により電子部品装置３の反りの発生を防止することができる。
また、第１実施形態の電子部品装置３では、上側配線基板をコアレス基板としているため、薄型化を図ることができる。また、高性能な半導体チップ７０の高密度実装に合わせて、金属柱３４の配列を狭ピッチ化できるため、小型化を図ることができる。
例えば、下側コア有配線基板１の接続端子Ｔを除く厚みは、２００〜２５０μｍ程度であり、上側コアレス配線基板２の金属柱３４を除く厚みは７０μｍ〜１００μｍである。このように、コアレス基板とすることにより、コア有基板よりもの厚みをかなり薄くすることができる。
図２１の部分平面図に示すように、補強層Ｒは、前述した図１（平面図）で示したような一括した四角パターンの他に、一括パターンの内部に複数のガス抜き孔Ｇが開口されていてもよい。補強層Ｒのガス抜き孔Ｇ内には絶縁層２０の樹脂が充填されている。
図２１の例では、四角状のガス抜き孔Ｇによって補強層Ｒが格子状に形成されているが、円形や六角形などの各種の形状を採用することができる。
これにより、各種の加熱処理によって電子部品装置３内でガスが発生するとしても、ガスが補強層Ｒの下に留まって膨張するおそれがなくなり、層間剥離などが発生することが防止される。
以上説明したように、第１実施形態の電子部品装置３では、下側コア有配線基板１と上側コアレス配線基板２とを用いている。多層配線層ＭＲを有する下側コア有配線基板１では、平坦化された第１絶縁層６１の上に多層配線層ＭＲが形成されている。このため、一般的なコア層を有する配線基板と比較し、多層配線層ＭＲのライン（幅）：スペース（間隔）を狭くすることができる。
よって、多層配線層ＭＲに、金属柱３４や半導体チップ７０を接続するためのパッドＰを高密度で配置することができる。これにより、下側コア有配線基板１の平面的なサイズを小型化することができる。
また同様に、上側コアレス配線基板２を製造する際には、平坦な支持体１０の上に絶縁層と配線層とが積層される。このため、一般的なコア層を有する配線基板と比較し、配線層のライン（幅）：スペース（間隔）を狭くすることができる。
よって、上側コアレス配線基板２に、金属柱３４や半導体チップ７０を接続するためのパッドを高密度で配置することができる。これにより、上側コアレス配線基板２の平面的なサイズを小型化することができる。しかも、上側コアレス配線基板２はコア層を有さないため、配線基板を薄型化することができる。
また、下側コア有配線基板１と上側コアレス配線基板２とを接続する接続端子として、はんだボールよりも狭ピッチ化が可能な金属柱３４を使用している。
このように、第１実施形態の電子部品装置３では、上記した配線基板及び接続端子を用いるため、さらなる小型化及び薄型化が可能になる。
図２２には、第１実施形態の電子部品装置３の使用例が示されている。図２２に示すように、さらに、別の半導体パッケージ８を用意する。半導体パッケージ８は、配線基板８０の上面のパッドＰに半導体チップ９０のバンプ電極９２がフリップチップ接続されている。半導体チップ９０と配線基板８０との間にアンダーフィル樹脂９４が充填されている。
そして、半導体パッケージ８の配線基板８０の下面のパッドＰがはんだ電極９６を介して、電子部品装置３の上側コアレス配線基板２の上面側のパッドＰに接続されている。
例えば、電子部品装置３の半導体チップ７０はＣＰＵなどのロジックチップであり、半導体パッケージ８の半導体チップ９０はＤＲＡＭなどのメモリチップである。
さらに、下側コア有配線基板１の外部接続端子Ｔがマザーボードなどの実装基板の接続電極（不図示）に接続される。
本実施形態の電子部品装置３では、反りの発生が防止されるため、電子部品装置３の上に別の半導体パッケージ８を信頼性よく接続することができる。また同様な理由で、電子部品装置３の外部接続端子Ｔを信頼性よく実装基板に接続することができる。
図２２の例では、電子部品装置３の上に別の半導体パッケージ８を搭載しているが、半導体チップ、チップキャパシタ、インダクタ、又は抵抗などの各種の電子部品を搭載してもよい。
例えば、半導体チップを搭載する場合は、上側コアレス配線基板２のパッドＰに半導体チップの電極をフリップチップ接続し、半導体チップと絶縁層２０との間にアンダーフィル樹脂を充填する。
図２３には、第１実施形態の第１変形例の電子部品装置３ａが示されている。図２３の第１変形例の電子部品装置３ａのように、前述した図２０の電子部品装置３において、上側コアレス配線基板２の下面側のソルダレジスト層２４を省略してもよい。これにより、ソルダレジスト層２４の厚み分（例えば２０μｍ）だけ電子部品装置を薄型化することができる。
図２４には、第１実施形態の第２変形例の電子部品装置３ｂが示されている。図２４の第２変形例の電子部品装置３ｂのように、前述した図２０の電子部品装置３において、上側コアレス配線基板２の上面側にパッドＰ上に開口部２６ａが設けられたソルダレジスト層２６を形成してもよい。
これにより、前述した図２２のように他の半導体パッケージ８を上側コアレス配線基板２のパッドＰに接続する際に、はんだ電極９６のはんだがソルダレジスト層２６でせき止められる。よって、パッドＰが狭ピッチ化される場合であっても、はんだ電極９６同士の電気ショートの発生が防止される。
また、図２５には、第１実施形態の第３変形例の電子部品装置３ｃが示されている。図２５に示すように、第３変形例の電子部品装置３ｃでは、前述した図２０の電子部品装置３において、上側コアレス配線基板２の配線層が多層化され、内部の絶縁層に補強層Ｒが埋め込まれている。
詳しく説明すると、第１絶縁層２１の上面の全体領域に複数のパッドＰが形成されている。パッドＰの側面及び下面が第１絶縁層２１に埋め込まれている。第１絶縁層２１の下面の中央部に補強層Ｒが形成されている。
また、第１絶縁層２１の下面の補強層Ｒの周囲には、第１絶縁層２１に形成された第１ビアホールＶＨ１内のビア導体を介してパッドＰに接続される第１配線層３１が形成されている。
また、第１絶縁層２１の下には第１配線層３１に到達する第２ビアホールＶＨ２が設けられた第２絶縁層２２が形成されている。さらに、第２絶縁層２２の下面には、第２ビアホールＶＨ２を介して第１配線層３１に到達する第２配線層３２が形成されている。
そして、上側コアレス配線基板２の第２配線層３２に金属柱３４が接続されている。他の要素は前述した図２０の電子部品装置３と同じである。
前述した図２０の電子部品装置３では、上側コアレス配線基板２の絶縁層２０の上面の中央部に補強層Ｒが配置されるため、パッドＰを絶縁層２０の上面の全体領域に配置する要求がある場合に容易に対応することはできない。
これに対して、第３変形例の電子部品装置３ｃでは、多層配線を採用し、補強層Ｒの上に第１絶縁層２１が形成されるため、第１絶縁層２１の上面の全体領域に複数のパッドＰを配置することができる。
図２６〜図２８には、第１実施形態の電子部品装置の別の製造方法が示されている。前述した電子部品装置の製造方法では、上側コアレス配線基板２に金属柱３４を形成している。
電子部品装置の別の製造方法では、図２６に示すように、前述した図１３の下側コア有配線基板１を用意し、下側コア有配線基板１の周縁側のパッドＰに金属柱３４を形成する。金属柱３４は、前述した図８及び図９と同様な方法によって形成される。
さらに、図２７に示すように、金属柱３４が形成された下側コア有配線基板１の中央部のパッドＰに半導体チップ７０のバンプ電極７２をフリップチップ接続した後に、その下側にアンダーフィル樹脂７４を充填する。
次いで、図２８に示すように、下側コア有配線基板１の金属柱３４の上に前述した図６（ｂ）の上側配線部材ＵＷのパッドＰを配置する。さらに、加熱処理を行うことによって金属柱３４のはんだ層３４ｂをリフローさせて、下側コア有配線基板１の金属柱３４と上側配線部材ＵＷのパッドＰとを接合する。その後に、図２９に示すように、上側配線部材ＵＷから支持体１０が除去される。
これにより、図２９に示すように、前述した図２０の電子部品装置３と実質的に同一構造の電子部品装置３ｄが得られる。前述した図２０の電子部品装置３では、金属柱３４のはんだ層３４ｂが下側コア有配線基板１のパッドＰに接合される。これとは逆に、図２８の電子部品装置３ｄでは、金属柱３４のはんだ層３４ｂが上側コアレス配線基板２のパッドＰに接合される。
（第２の実施の形態）
図３０〜図３３は第２実施形態の電子部品装置の製造方法を示す図、図３４は第２実施形態の電子部品装置を示す図である。
第２実施形態では、下側配線基板及び上側配線基板として、共に、コア層を有さないコアレス配線基板を使用する。
図３０に示すように、前述した第１実施形態の図３（ａ）〜図６（ｂ）の工程を遂行することにより、図６（ｂ）の上側配線部材ＵＷと実質的に同一構造の下側配線部材ＬＷを作成する。図３０の下側配線部材ＬＷは、図６（ｂ）の上側配線部材ＵＷの配線層３０がパッドＰとして形成される点で図６（ｂ）と異なり、他の要素は同一である。
次いで、図３１に示すように、下側配線部材ＬＷの中央部のパッドＰに半導体チップ７０のバンプ電極７２をフリップチップ接続する。このとき、第１実施形態と同様に、半導体チップ７０と下側配線部材ＬＷとの間の熱膨張係数の差に基づいて発生する熱応力が内部に残留する。この時点では、下側配線部材ＬＷは支持体１０を有するため、見かけ上は反りは発生しない。
その後に、半導体チップ７０の下側の隙間にアンダーフィル樹脂７４を充填する。
続いて、図３２に示すように、前述した第１実施形態の図８（ｂ）と同一構造の金属柱３４が形成された上側配線部材ＵＷを用意する。そして、下側配線部材ＬＷの周縁側のパッドＰに上側配線部材ＵＷの金属柱３４を配置する。
さらに、加熱処理を行うことによって金属柱３４のはんだ層３４ｂをリフローさせて、下側配線部材ＬＷのパッドＰと上側配線部材ＵＷの金属柱３４とを接合する。
さらに、下側配線部材ＬＷと上側配線部材ＵＷとの間に封止樹脂７６を充填して、半導体チップ７０を封止する。その後に、図３３に示すように、下側配線部材ＬＷ及び上側配線部材ＵＷから支持体１０をそれぞれ除去する。
これにより、下側配線部材ＬＷ及び上側配線部材ＵＷから下側コアレス配線基板１ａ及び上側コアレス配線基板２が得られる。下側コアレス配線基板１ａの絶縁層２０の下面側に補強層Ｒ及びパッドＰが露出する。また同様に、上側コアレス配線基板２の絶縁層２０の上面側に補強層Ｒ及びパッドＰが露出する。
さらに、図３４に示すように、下側配線基板１ａの下面に露出するパッドＰにはんだボールを搭載するなどして外部接続端子Ｔを設ける。その後に、必要に応じて、各製品領域が得られるように、上側コアレス配線基板２及び下側コアレス配線基板１ａを切断する。
以上により、第２実施形態の電子部品装置４が得られる。
図３４に示すように、第２実施形態の電子部品装置４では、下側配線基板として下側コアレス配線基板１ａが使用され、上側配線基板として上側コアレス配線基板２が使用されており、上下の基板が共にコアレス基板となっている。
下側コアレス配線基板１ａの中央部のパッドＰに２つの半導体チップ７０のバンプ電極７２がフリップチップ接続されている。半導体チップ７０の下側にはアンダーフィル樹脂７４が充填されている。
上側コアレス配線基板２に形成された金属柱３４の先端が下側コアレス配線基板１ａの周縁側のパッドＰにはんだ層３４ｂによって接合されている。
半導体チップ７０は金属柱３４によって構築される下側コアレス配線基板１ａと上側コアレス配線基板２との間のスペースに収容されている。さらに、下側コアレス配線基板１ａと上側コアレス配線基板２との間に封止樹脂７６が充填されて、半導体チップ７０が封止樹脂７６で封止されている。
第２実施形態では、上側コアレス配線基板２の絶縁層２０の上面（外面）側に補強層Ｒが形成されているばかりでではなく、下側コアレス配線基板１ａの絶縁層２０の下面（外面）側にも補強層Ｒが形成されている。
これにより、下側配線部材ＬＷ及び上側配線部材ＵＷから支持体１０をそれぞれ除去した後に、半導体チップ７０が搭載された下側コアレス配線基板１ａの残留応力が解放されるとしても、両面側の補強層Ｒの作用により反りの発生が防止される。
また、下側配線基板及び上側配線基板が共にコアレス基板であるため、第１実施形態よりもさらに薄型化を図ることができる。
（第３の実施の形態）
図３５〜図３９は第３実施形態の電子部品装置の製造方法を示す図、図４０は第３実施形態の電子部品装置を示す図である。
第３実施形態では、第１実施形態と逆に、下側配線基板として下側コアレス配線基板を使用し、上側配線基板として上側コア有配線基板を使用する。
まず、図３５に示すように、前述した第１実施形態の図１２の製造途中の配線部材の第２配線層５２をパッドＰとして形成する。さらに、第１絶縁層６１の上に、周縁側のパッドＰ上に開口部２４ａが設けられたソルダレジスト層２４を形成する。
続いて、前述した第１実施形態の図８〜図９と同様な方法により、ソルダレジスト層２４の開口部２４ａ内のパッドＰの上に金属柱３４を形成する、
これにより、第３実施形態で使用される上側コア有配線基板２ａが得られる。あるいは、前述した第１実施形態の図１３のような多層配線層ＭＲ（図２０）を有する下側コア有配線基板１を用い、その多層配線層ＭＲのパッドＰに金属柱３４を設けて、上側コア有配線基板２ａとしてもよい。
次に、図３６に示すように、前述した第２実施形態の図３０と同一の下側配線部材ＬＷを用意する。続いて、図３７に示すように、前述した第２実施形態の図３１と同様に、下側配線部材ＬＷの中央部のパッドＰに半導体チップ７０のバンプ電極７２をフリップチップ接続する。
このとき、第１実施形態と同様に、半導体チップ７０と下側配線部材ＬＷとの間の熱膨張係数の差に基づいて発生する熱応力が内部に残留する。この時点では、第２実施形態と同様に、下側配線部材ＬＷは支持体１０を有するため、見かけ上は反りは発生しない。その後に、半導体チップ７０の下側にアンダーフィル樹脂７４を充填する。
次いで、図３８に示すように、下側配線部材ＬＷのパッドＰに図３５の上側コア有配線基板２ａの金属柱３４を配置する。
続いて、加熱処理を行うことによって金属柱３４のはんだ層３４ｂをリフローさせて、下側配線部材ＬＷのパッドＰと上側コア有配線基板２ａの金属柱３４とを接合する。これにより、半導体チップ７０は、金属柱３４によって構築される下側配線部材ＬＷと上側コア有配線基板２ａとの間のスペースに収容される。
さらに、下側配線部材ＬＷと上側コア有配線基板２ａとの間に封止樹脂７６を充填して、半導体チップ７０を封止する。
次いで、図３９に示すように、図３８の下側配線部材ＬＷから支持体１０を除去する。これにより、下側コアレス配線基板１ａが得られ、その下面に補強層Ｒ及びパッドＰが露出する。その後に、図４０に示すように、下側配線基板１ａの下面から露出するパッドＰにはんだボールを搭載するなどして外部接続端子Ｔを形成する。
その後に、必要に応じて、各製品領域が得られるように、上側コア有配線基板２ａ及び下側コアレス配線基板１ａを切断する。以上により、第３実施形態の電子部品装置５が得られる。
図４０に示すように、第３実施形態の電子部品装置５では、下側配線基板として下側コアレス配線基板１ａが使用され、上側配線基板として上側コア有配線基板２ａが使用される。下側コアレス配線基板１ａの中央部のパッドＰに半導体チップ７０のバンプ電極７２がフリップチップ接続されている。
半導体チップ７０の下側にはアンダーフィル樹脂７４が充填されている。半導体チップ７０は、金属柱３４によって構築される下側コアレス配線基板１ａと上側コア有配線基板２ａとの間のスペースに収容されている。
上側コア有配線基板２ａに形成された金属柱３４の先端が下側コアレス配線基板の周縁側のパッドＰにはんだ層３４ｂによって接合されている。
さらに、下側コアレス配線基板１ａと上側コア有配線基板２ａとの間に封止樹脂７６が充填されて、半導体チップ７０が封止樹脂７６で封止されている。
第３実施形態では、下側コアレス配線基板１ａの絶縁層２０の下面（外面）側に補強層Ｒが形成されている。
これにより、半導体チップ７０が搭載された下側配線部材ＬＷから支持体１０を除去した後に、下側コアレス配線基板１ａの残留応力が解放されるとしても、下側コアレス配線基板１ａの下面（外面）側の補強層Ｒの作用により反りを低減させることができる。
１…下側コア有配線基板、１ａ…下側コアレス配線基板、２…上側コアレス配線基板，２ａ…上側コア有配線基板、３，３ａ，３ｂ，３ｃ，３ｄ，４，５…電子部品装置、８…半導体パッケージ、１０…支持体、１１，１３，１５…めっきレジスト層、１１ａ，１３ａ，１５ａ，２４ａ，２６ａ，４２ａ…開口部、２０，２１，２２…絶縁層、２４，２６，４４…ソルダレジスト層、２３ａ…金属層、３０，３１，３２…配線層、３０ａ，３４ｘ…シード層、３０ｂ，３４ｙ…金属めっき層、３４…金属柱、３４ａ…柱部、３４ｂ…はんだ層、４０…コア層、５１…第１配線層，５２…第２配線層、５３…第３配線層、５４…第４配線層、６１…第１絶縁層、６２…第２絶縁層、６３…第３絶縁層、６４…第４絶縁層、７０，９０…半導体チップ、７２，９２…バンプ電極、７４，９４…アンダーフィル樹脂、７６…封止樹脂、８０…配線基板、９６…はんだ電極、Ｐ…パッド、Ｇ…ガス抜き孔、ＬＷ…下側配線部材、ＵＷ…上側配線部材、Ｒ…補強層、Ｔ…外部接続端子、ＴＣ…貫通導体、ＴＨ…スルーホール、ＶＣ…ビア導体、ＶＨ１，ＶＨ１，ＶＨ２，ＶＨ３…ビアホール。

Claims (14)

  1. コア層を有する下側配線基板と、
    前記下側配線基板の上に搭載された電子部品と、
    前記下側配線基板及び前記電子部品の上に配置され、コアレス基板からなる上側配線基板と、
    前記電子部品に対応する領域の前記上側配線基板に備えられた補強層と、
    前記下側配線基板と前記上側配線基板とを接続する接続端子と、
    前記下側配線基板と前記上側配線基板との間に充填された封止樹脂と
    を有することを特徴とする電子部品装置。
  2. コアレス基板からなる下側配線基板と、
    前記下側配線基板の上に搭載された電子部品と、
    前記電子部品に対応する領域の前記下側配線基板に備えられた第１補強層と、
    前記下側配線基板及び前記電子部品の上に配置され、コアレス基板からなる上側配線基板と、
    前記電子部品に対応する領域の前記上側配線基板に備えられた第２補強層と、
    前記下側配線基板と前記上側配線基板とを接続する接続端子と、
    前記下側配線基板と前記上側配線基板との間に充填された封止樹脂と
    を有することを特徴とする電子部品装置。
  3. コアレス基板からなる下側配線基板と、
    前記下側配線基板の上に搭載された電子部品と、
    前記電子部品に対応する領域の前記下側配線基板に備えられた補強層と、
    前記下側配線基板及び前記電子部品の上に配置され、前記コア層を有する上側配線基板と、
    前記下側配線基板と前記上側配線基板とを接続する接続端子と、
    前記下側配線基板と前記上側配線基板との間に充填された封止樹脂と
    を有することを特徴とする電子部品装置。
  4. 前記コア層は、繊維補強材含有樹脂層から形成されることを特徴とする請求項１又は３に記載の電子部品装置。
  5. 前記コアレス基板は、絶縁層と配線層とが積層されて形成され、
    前記絶縁層内に形成された全てのビア導体は、前記電子部品装置の外面側の直径が前記電子部品装置の内方側の直径よりも小さい円錐台形状であることを特徴とする請求項１乃至３のいずれか一項に記載の電子部品装置。
  6. 前記接続端子は、金属柱であることを特徴とする請求項１乃至３のいずれか一項に記載の電子部品装置。
  7. 前記コアレス基板からなる配線基板は配線層と絶縁層とを備え、前記補強層は前記配線層と同一層から形成され、前記補強層及び前記配線層が前記絶縁層に埋め込まれていることを特徴とする請求項１乃至３のいずれか一項に記載の電子部品装置。
  8. 前記コア層の厚みは、前記コアレス基板からなる配線基板の１層の絶縁層の厚みよりも厚いことを特徴とする請求項１又は３に記載の電子部品装置。
  9. コア層を有する下側配線基板を用意する工程と、
    前記下側配線基板の上に電子部品を搭載する工程と、
    支持体の上に、前記電子部品に対応する領域に補強層を含むコアレス基板からなる上側配線基板を形成して、上側配線部材を得る工程と、
    前記下側配線基板の上に、前記電子部品を収容するように、接続端子を介して前記支持体を上側にして前記上側配線部材を配置する工程と、
    前記下側配線基板と前記上側配線部材との間に封止樹脂を充填する工程と、
    前記上側配線部材から前記支持体を除去する工程と
    を有することを特徴とする電子部品装置の製造方法。
  10. 第１支持体の上に、第１補強層を含むコアレス基板からなる下側配線基板を形成して、下側配線部材を得る工程と、
    前記下側配線部材の上に電子部品を搭載する工程と、
    第２支持体の上に、第２補強層を含むコアレス基板からなる上側配線基板を形成して、上側配線部材を得る工程と、
    前記下側配線部材の上に、電子部品を収容するように、接続端子を介して前記第２支持体を上側にして前記上側配線部材を配置する工程と、
    前記下側配線部材と前記上側配線部材との間に封止樹脂を充填する工程と、
    前記下側配線部材から前記第１支持体を除去すると共に、前記上側配線部材から前記第２支持体を除去する工程と
    を有し、
    前記第１補強層及び前記第２補強層は、前記電子部品に対応する領域に配置されることを特徴とする電子部品装置の製造方法。
  11. 支持体の上に、補強層を含むコアレス基板からなる下側配線基板を形成して、下側配線部材を得る工程と、
    前記下側配線部材の上に電子部品を搭載する工程と、
    前記下側配線部材の上に、電子部品を収容するように、接続端子を介して前記コア層を有する上側配線基板を配置する工程と、
    前記下側配線部材と前記上側配線基板との間に封止樹脂を充填する工程と、
    前記下側配線部材から前記支持体を除去する工程と
    を有し、
    前記補強層は、前記電子部品に対応する領域に配置されることを特徴とする電子部品装置の製造方法。
  12. 前記コア層は、繊維補強材含有樹脂層から形成されることを特徴とする請求項９又は１１に記載の電子部品装置の製造方法。
  13. 前記コアレス基板は、絶縁層と配線層とが積層されて形成され、
    前記絶縁層内に形成された全てのビア導体は、前記電子部品装置の外面側の直径が前記電子部品装置の内方側の直径よりも小さい円錐台形状であることを特徴とする請求項９乃至１１のいずれか一項に記載の電子部品装置の製造方法。
  14. 前記接続端子は、金属柱であることを特徴とする請求項９乃至１１のいずれか一項に記載の電子部品装置の製造方法。
JP2014170410A 2014-08-25 2014-08-25 電子部品装置及びその製造方法 Active JP6358431B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014170410A JP6358431B2 (ja) 2014-08-25 2014-08-25 電子部品装置及びその製造方法
US14/833,578 US10098228B2 (en) 2014-08-25 2015-08-24 Electronic component device and method for manufacturing the same
KR1020150119249A KR102331611B1 (ko) 2014-08-25 2015-08-25 전자 부품 장치 및 그 제조 방법
US16/116,156 US10383228B2 (en) 2014-08-25 2018-08-29 Electronic component device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014170410A JP6358431B2 (ja) 2014-08-25 2014-08-25 電子部品装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2016046418A true JP2016046418A (ja) 2016-04-04
JP2016046418A5 JP2016046418A5 (ja) 2017-05-18
JP6358431B2 JP6358431B2 (ja) 2018-07-18

Family

ID=55349564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014170410A Active JP6358431B2 (ja) 2014-08-25 2014-08-25 電子部品装置及びその製造方法

Country Status (3)

Country Link
US (2) US10098228B2 (ja)
JP (1) JP6358431B2 (ja)
KR (1) KR102331611B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019080031A (ja) * 2017-10-20 2019-05-23 サムソン エレクトロ−メカニックス カンパニーリミテッド． 多層プリント回路基板
JP2019518335A (ja) * 2017-01-05 2019-06-27 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． 高信頼性電子パッケージ構造、回路基板及びデバイス
KR20210038293A (ko) * 2019-09-27 2021-04-07 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 패키지 및 제조 방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6444269B2 (ja) * 2015-06-19 2018-12-26 新光電気工業株式会社 電子部品装置及びその製造方法
JP2017041500A (ja) * 2015-08-18 2017-02-23 イビデン株式会社 プリント配線板および半導体パッケージ
WO2017065028A1 (ja) * 2015-10-15 2017-04-20 株式会社村田製作所 樹脂基板、部品実装樹脂基板、および、部品実装樹脂基板の製造方法
US20190098766A1 (en) * 2016-03-11 2019-03-28 Honda Motor Co., Ltd. Electronic circuit board and ultrasonic bonding method
JP6770331B2 (ja) * 2016-05-02 2020-10-14 ローム株式会社 電子部品およびその製造方法
US10062626B2 (en) * 2016-07-26 2018-08-28 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
KR102059478B1 (ko) * 2017-09-15 2019-12-26 스템코 주식회사 회로 기판 및 그 제조 방법
US10957672B2 (en) * 2017-11-13 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
KR102467001B1 (ko) * 2017-12-05 2022-11-14 삼성전자주식회사 이미지 센서 모듈용 기판 구조체 및 이를 포함하는 이미지 센서 모듈
KR102071457B1 (ko) * 2018-03-13 2020-01-30 삼성전자주식회사 팬-아웃 반도체 패키지
JP2020013908A (ja) * 2018-07-18 2020-01-23 住友電工デバイス・イノベーション株式会社 電子部品の実装構造
KR102424641B1 (ko) * 2019-08-16 2022-07-25 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 패키지 및 그 형성 방법
US11322447B2 (en) 2019-08-16 2022-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Dual-sided routing in 3D SiP structure

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059821A (ja) * 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2008010885A (ja) * 2005-12-14 2008-01-17 Shinko Electric Ind Co Ltd チップ内蔵基板
JP2010080457A (ja) * 2008-08-26 2010-04-08 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法と半導体装置及びその製造方法
JP2010129899A (ja) * 2008-11-28 2010-06-10 Shinko Electric Ind Co Ltd 配線基板とその製造方法
JP2012060159A (ja) * 2011-12-05 2012-03-22 Shinko Electric Ind Co Ltd 配線基板、半導体装置、及び配線基板の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347722A (ja) 2002-05-23 2003-12-05 Ibiden Co Ltd 多層電子部品搭載用基板及びその製造方法
JP3914239B2 (ja) * 2005-03-15 2007-05-16 新光電気工業株式会社 配線基板および配線基板の製造方法
JP4016039B2 (ja) * 2005-06-02 2007-12-05 新光電気工業株式会社 配線基板および配線基板の製造方法
WO2007069606A1 (ja) * 2005-12-14 2007-06-21 Shinko Electric Industries Co., Ltd. チップ内蔵基板およびチップ内蔵基板の製造方法
JP4182144B2 (ja) 2005-12-14 2008-11-19 新光電気工業株式会社 チップ内蔵基板の製造方法
US7830004B2 (en) * 2006-10-27 2010-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with base layers comprising alloy 42
JP5326269B2 (ja) * 2006-12-18 2013-10-30 大日本印刷株式会社 電子部品内蔵配線板、及び電子部品内蔵配線板の放熱方法
JP5144222B2 (ja) * 2007-11-14 2013-02-13 新光電気工業株式会社 配線基板及びその製造方法
JP2010135418A (ja) * 2008-12-02 2010-06-17 Shinko Electric Ind Co Ltd 配線基板及び電子部品装置
JP5339928B2 (ja) * 2009-01-15 2013-11-13 新光電気工業株式会社 配線基板及びその製造方法
JP5570855B2 (ja) * 2010-03-18 2014-08-13 新光電気工業株式会社 配線基板及びその製造方法並びに半導体装置及びその製造方法
US20130049214A1 (en) * 2011-08-29 2013-02-28 Infineon Technologies Ag Method of processing at least one die and die arrangement
US9013037B2 (en) * 2011-09-14 2015-04-21 Stmicroelectronics Pte Ltd. Semiconductor package with improved pillar bump process and structure
US9826641B2 (en) * 2012-05-31 2017-11-21 Kyocera Corporation Electronic device mounting board and electronic apparatus
JP5903337B2 (ja) * 2012-06-08 2016-04-13 新光電気工業株式会社 半導体パッケージ及びその製造方法
JP6152254B2 (ja) * 2012-09-12 2017-06-21 新光電気工業株式会社 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
US20140239428A1 (en) * 2013-02-28 2014-08-28 Infineon Technologies Ag Chip arrangement and a method for manufacturing a chip arrangement
US20140367854A1 (en) * 2013-06-17 2014-12-18 Broadcom Corporation Interconnect structure for molded ic packages

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059821A (ja) * 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2008010885A (ja) * 2005-12-14 2008-01-17 Shinko Electric Ind Co Ltd チップ内蔵基板
JP2010080457A (ja) * 2008-08-26 2010-04-08 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法と半導体装置及びその製造方法
JP2010129899A (ja) * 2008-11-28 2010-06-10 Shinko Electric Ind Co Ltd 配線基板とその製造方法
JP2012060159A (ja) * 2011-12-05 2012-03-22 Shinko Electric Ind Co Ltd 配線基板、半導体装置、及び配線基板の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019518335A (ja) * 2017-01-05 2019-06-27 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． 高信頼性電子パッケージ構造、回路基板及びデバイス
US11011477B2 (en) 2017-01-05 2021-05-18 Huawei Technologies Co., Ltd. High-reliability electronic packaging structure, circuit board, and device
JP2019080031A (ja) * 2017-10-20 2019-05-23 サムソン エレクトロ−メカニックス カンパニーリミテッド． 多層プリント回路基板
TWI788346B (zh) * 2017-10-20 2023-01-01 南韓商三星電機股份有限公司 多層印刷電路板
JP7472412B2 (ja) 2017-10-20 2024-04-23 サムソン エレクトロ－メカニックス カンパニーリミテッド． 多層プリント回路基板
KR20210038293A (ko) * 2019-09-27 2021-04-07 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 패키지 및 제조 방법
US11355428B2 (en) 2019-09-27 2022-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package
KR102452011B1 (ko) * 2019-09-27 2022-10-06 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 패키지 및 제조 방법

Also Published As

Publication number Publication date
KR102331611B1 (ko) 2021-11-30
US20160057863A1 (en) 2016-02-25
KR20160024802A (ko) 2016-03-07
JP6358431B2 (ja) 2018-07-18
US20190029113A1 (en) 2019-01-24
US10383228B2 (en) 2019-08-13
US10098228B2 (en) 2018-10-09

Similar Documents

Publication Publication Date Title
JP6358431B2 (ja) 電子部品装置及びその製造方法
JP5410660B2 (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
JP5693977B2 (ja) 配線基板及びその製造方法
JP6375159B2 (ja) 配線基板、半導体パッケージ
TWI670803B (zh) 中介層、半導體裝置、中介層的製造方法及半導體裝置的製造方法
JP6247032B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6394136B2 (ja) パッケージ基板およびその製造方法
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
JP2013214578A (ja) 配線板及びその製造方法
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
JP2011258772A (ja) 配線基板及びその製造方法並びに半導体装置
JPWO2010024233A1 (ja) 機能素子を内蔵可能な配線基板及びその製造方法
JP6594264B2 (ja) 配線基板及び半導体装置、並びにそれらの製造方法
JP2017108019A (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP2014204005A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6550260B2 (ja) 配線基板及び配線基板の製造方法
JP2016063130A (ja) プリント配線板および半導体パッケージ
US20130264100A1 (en) Wiring Substrate and Method for Manufacturing Wiring Substrate
JP2012104774A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2017084997A (ja) プリント配線板及びその製造方法
JP2019192886A (ja) 配線基板及び配線基板の製造方法
JP2010226075A (ja) 配線板及びその製造方法
JP5432354B2 (ja) 配線基板製造用の仮基板及びその製造方法
JP6220799B2 (ja) 配線基板及びその製造方法
JP6082233B2 (ja) 配線板及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170328

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170328

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180605

R150 Certificate of patent or registration of utility model

Ref document number: 6358431

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180726