JP2019080031A - 多層プリント回路基板 - Google Patents
多層プリント回路基板 Download PDFInfo
- Publication number
- JP2019080031A JP2019080031A JP2018081675A JP2018081675A JP2019080031A JP 2019080031 A JP2019080031 A JP 2019080031A JP 2018081675 A JP2018081675 A JP 2018081675A JP 2018081675 A JP2018081675 A JP 2018081675A JP 2019080031 A JP2019080031 A JP 2019080031A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductor pattern
- pattern layer
- metal
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 144
- 239000002184 metal Substances 0.000 claims abstract description 144
- 239000004020 conductor Substances 0.000 claims abstract description 112
- 239000000945 filler Substances 0.000 claims abstract description 46
- 238000002844 melting Methods 0.000 claims abstract description 42
- 230000008018 melting Effects 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 230000000149 penetrating effect Effects 0.000 claims abstract 3
- 239000000463 material Substances 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 40
- 239000010410 layer Substances 0.000 description 217
- 238000000034 method Methods 0.000 description 42
- 238000007747 plating Methods 0.000 description 30
- 239000011888 foil Substances 0.000 description 26
- 230000008569 process Effects 0.000 description 24
- 229910000679 solder Inorganic materials 0.000 description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- 239000010949 copper Substances 0.000 description 11
- 238000010030 laminating Methods 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 9
- 239000011241 protective layer Substances 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 239000000654 additive Substances 0.000 description 6
- 238000009713 electroplating Methods 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 229920005989 resin Polymers 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 239000011135 tin Substances 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 229910000765 intermetallic Inorganic materials 0.000 description 3
- 239000012779 reinforcing material Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- VTYYLEPIZMXCLO-UHFFFAOYSA-L Calcium carbonate Chemical compound [Ca+2].[O-]C([O-])=O VTYYLEPIZMXCLO-UHFFFAOYSA-L 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000011256 inorganic filler Substances 0.000 description 2
- 229910003475 inorganic filler Inorganic materials 0.000 description 2
- 239000000395 magnesium oxide Substances 0.000 description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- DJOYTAUERRJRAT-UHFFFAOYSA-N 2-(n-methyl-4-nitroanilino)acetonitrile Chemical compound N#CCN(C)C1=CC=C([N+]([O-])=O)C=C1 DJOYTAUERRJRAT-UHFFFAOYSA-N 0.000 description 1
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- MXRIRQGCELJRSN-UHFFFAOYSA-N O.O.O.[Al] Chemical compound O.O.O.[Al] MXRIRQGCELJRSN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- OJMOMXZKOWKUTA-UHFFFAOYSA-N aluminum;borate Chemical compound [Al+3].[O-]B([O-])[O-] OJMOMXZKOWKUTA-UHFFFAOYSA-N 0.000 description 1
- TZCXTZWJZNENPQ-UHFFFAOYSA-L barium sulfate Chemical compound [Ba+2].[O-]S([O-])(=O)=O TZCXTZWJZNENPQ-UHFFFAOYSA-L 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 229910000019 calcium carbonate Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004927 clay Substances 0.000 description 1
- 229910052570 clay Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- ZLNQQNXFFQJAID-UHFFFAOYSA-L magnesium carbonate Chemical compound [Mg+2].[O-]C([O-])=O ZLNQQNXFFQJAID-UHFFFAOYSA-L 0.000 description 1
- VTHJTEIRLNZDEV-UHFFFAOYSA-L magnesium dihydroxide Chemical compound [OH-].[OH-].[Mg+2] VTHJTEIRLNZDEV-UHFFFAOYSA-L 0.000 description 1
- 239000000347 magnesium hydroxide Substances 0.000 description 1
- 229910001862 magnesium hydroxide Inorganic materials 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000010445 mica Substances 0.000 description 1
- 229910052618 mica group Inorganic materials 0.000 description 1
- 239000012766 organic filler Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000000454 talc Substances 0.000 description 1
- 229910052623 talc Inorganic materials 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
【課題】製造収率が向上するあるいは表面平坦度が向上する多層プリント回路基板を提供する。【解決手段】本発明の多層プリント回路基板１０００は、第１導体パターン層１１を含む下部基板と、第２導体パターン層２１を含み、下部基板上に配置されるインタポーザ基板と、下部基板とインタポーザ基板とを接合するために下部基板とインタポーザ基板との間に配置される接合絶縁層３００と、第１導体パターン層と第２導体パターン層とを接続するために接合絶縁層を貫通する金属接合部４００と、を含む。金属接合部は、第２導体パターン層に形成されたシード金属層４１０、金属フィラー４２０及び金属フィラーの溶融点よりも低い溶融点の低融点金属層４３０を含む。【選択図】図１
Description
本発明は、多層プリント回路基板（ｍｕｌｔｉ−ｌａｙｅｒｅｄ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ） に関する。
各種電子素子の高機能化及び小型化に伴って、電子素子の大きさは小さくなっており、Ｉ／Ｏの数は増加している。これにより、電子素子のＩ／Ｏ間の距離（ピッチ）及び線幅は漸次低減している。
これに伴って、電子素子を実装するパッケージ基板においても、各導体パターン間の距離、導体パターン間のピッチ及び線幅を低減する必要がある。また、ノイズの減少及び迅速な信号伝逹のために信号伝逹経路を最小化する必要がある。
このパッケージ用基板の要求に対応するために、シリコンベースのインタポーザを通常のパッケージ用プリント回路基板と能動素子との間に配置する方式が開発されている。他の方式としては、インタポーザに対応する微細な導体パターン層をパッケージ用プリント回路基板に実現する技術が開発されている。
本発明の実施例によれば、製造収率が向上された多層プリント回路基板が提供される。
また、本発明の他の実施例によれば、平坦度が向上された多層プリント回路基板が提供される。
本明細書で使用した用語は、ただ特定の実施例を説明するために使用したものであり、本発明を限定するものではない。単数の表現は、文の中で明白に表現しない限り、複数の表現を含む。
本願において、「含む」または「有する」等の用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部品またはこれらを組み合わせたものの存在を指定するものであって、一つまたはそれ以上の他の特徴や数字、ステップ、動作、構成要素、部品またはこれらを組み合わせたものの存在または付加可能性を予め排除するものではないことを理解しなくてはならない。
また、明細書全般にわたって、「上に」とは、対象部分の上または下に位置することを意味し、必ずしも重力方向を基準にして上側に位置することを意味するものではない。
また、「結合」とは、各構成要素の間の接触関係において、各構成要素が物理的に直接接触する場合のみを意味するものではなく、他の構成が各構成要素の間に介在され、その他の構成に構成要素がそれぞれ接触している場合まで包括する概念として使用する。
図面に示された各構成の大きさ及び厚さは、説明の便宜上、任意に示したものであって、本発明が必ずしもそれらに限定されることはない。
以下、本発明に係る多層プリント回路基板の実施例を添付図面を参照して詳細に説明し、添付図面を参照して説明するに当たって、同一または対応する構成要素には同一の図面符号を付し、これに対する重複説明を省略する。
＜多層プリント回路基板＞
（一実施例）
図１は、本発明の一実施例に係る多層プリント回路基板を示す図である。
図１を参照すると、本発明の一実施例に係る多層プリント回路基板１０００は、下部基板１００と、インタポーザ基板２００と、接合絶縁層３００と、金属接合部４００とを含む。
以下では、説明の便宜上、下部基板を第１積層体１００と称し、インタポーザ基板を第２積層体２００と称する。
第１積層体１００及び第２積層体２００のそれぞれは、少なくとも２つ以上の導体パターン層１１、２１と、隣接した導体パターン層の間に介在される絶縁層１１０、２１０と、隣接した導体パターン層を互いに電気的に接続するために絶縁層に形成されるビアＶ１、Ｖ２と、を含む。
すなわち、第１積層体１００には、複数の第１絶縁層１１０、複数の第１導体パターン層１１、及び隣接した第１導体パターン層を互いに接続するための複数の第１ビアＶ１が形成される。また、第２積層体２００には、複数の第２絶縁層２１０、複数の第２導体パターン層２１、及び隣接した第２導体パターン層を互いに接続するための第２ビアＶ２が形成される。
第１絶縁層１１０及び第２絶縁層２１０のそれぞれは、隣接している導体パターン層を互いに電気的に絶縁するために、隣接している導体パターン層の間に介在される。すなわち、第１絶縁層１１０は、隣接している第１導体パターン層１１を互いに電気的に絶縁するために、隣接している第１導体パターン層１１の間に介在される。第２絶縁層２１０は、隣接している第２導体パターン層２１を互いに電気的に絶縁するために、隣接している第２導体パターン層２１の間に介在される。
第１絶縁層１１０及び第２絶縁層２１０のそれぞれは、エポキシ樹脂等の電気絶縁性樹脂を含むことができる。第２絶縁層２１０は、感光性絶縁樹脂を含む感光性絶縁層であってもよい。
第１絶縁層１１０及び第２絶縁層２１０のそれぞれは、電気絶縁性樹脂に含有された補強材を含むことができる。補強材としては、ガラスクロス、グラスファイバー、無機フィラー及び有機フィラーのうちの少なくともいずれか１種を用いることができる。補強材は、第１絶縁層１１０及び第２絶縁層２１０の剛性を補強し、熱膨脹係数を低くすることができる。
第２絶縁層２１０は、第１絶縁層１１０よりも薄くてもよい。すなわち、第２絶縁層２１０は、第２積層体２００であるインタポーザ基板を構成するため、通常のプリント回路基板に該当する第１積層体１００の第１絶縁層１１０よりも薄いことが可能である。
無機フィラーとしては、シリカ（ＳｉＯ２）、アルミナ（Ａｌ２Ｏ３）、炭化珪素（ＳｉＣ）、硫酸バリウム（ＢａＳＯ４）、タルク、クレー、雲母パウダー、水酸化アルミニウム（Ａｌ（ＯＨ）３）、水酸化マグネシウム（Ｍｇ（ＯＨ）２）、炭酸カルシウム（ＣａＣＯ３）、炭酸マグネシウム（ＭｇＣＯ３）、酸化マグネシウム（ＭｇＯ）、窒化ホウ素（ＢＮ）、ホウ酸アルミニウム（ＡｌＢＯ３）、チタン酸バリウム（ＢａＴｉＯ３）及びジルコン酸カルシウム（ＣａＺｒＯ３）から構成された群より選択された少なくとも１種以上を用いることができる。
第１導体パターン層１１及び第２導体パターン層２１のそれぞれは、ビアパッド、信号パターン、パワーパターン、グラウンドパターン及び外部接続端子のうちの少なくとも１種を含む。
複数の第１導体パターン層１１は、すべて同一のパターンに形成されてもよく、互いに異なるパターンに形成されてもよい。同じく、複数の第２導体パターン層２１は、すべて同一のパターンに形成されてもよく、互いに異なるパターンに形成されてもよい。
第２積層体２００、すなわちインタポーザ基板に形成される第２導体パターン層２１は、パターン間のピッチ、パターン間の距離、及びパターン幅が、第１導体パターン層１１のそれと比べると、小さい。すなわち、第２導体パターン層２１は、第１導体パターン層１１よりも微細に形成された微細パターン層である。
複数の第２導体パターン層２１のうち、最外層に配置された第２導体パターン層２１は、第２積層体２００に埋め込まれて、一面が第２積層体２００の一面に露出される。すなわち、図１に基づいて、第２積層体２００の最下部に形成された第２導体パターン層２１は、第２積層体２００に埋め込まれて、下面が第２積層体２００の下面に露出される。
複数の第２導体パターン層２１のうち、最外層に配置された第２導体パターン層２１の一面には、一領域が他の領域よりも突出するように溝Ｒが形成される。すなわち、図１に基づいて第２積層体２００の最下層に配置された第２導体パターン層２１の下面には溝Ｒが形成される。このため、第２導体パターン層２１の下面の一領域は他の領域よりも突出する。
第１導体パターン層１１、第２導体パターン層２１、第１ビアＶ１及び第２ビアＶ２のそれぞれは、電気的特性に優れた銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、白金（Ｐｔ）等で形成することができる。
第１積層体１００を形成する複数の第１絶縁層１１０は、いずれか１つがガラスクロス（ｇｌａｓｓ ｃｌｏｔｈ）を絶縁樹脂に含浸したプリプレグにより形成されたコア絶縁層であることができ、その他がＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ−ｕｐ Ｆｉｌｍ）等のビルドアップフィルムで形成されたビルドアップ絶縁層であることができる。すなわち、第１積層体１００は、コアである第１絶縁層の両面に、他の第１絶縁層がビルドアップされたコア基板の構造を有することができる。
第２積層体２００は、第１積層体１００上に配置される。第２積層体２００は、コア絶縁層を含まなくてもよい。例として、第２積層体２００は感光性絶縁層が順次積層されたコアレス基板の構造を有することができる。
第２積層体２００上には、ＩＣチップまたはメモリチップ等の電子素子（図示せず）を配置することができる。第２積層体２００は、第１積層体１００のＩ／Ｏピッチ（及び／または数）と電子素子のＩ／Ｏピッチ（及び／または数）との間のミスマッチを解消する。第２積層体２００上に複数の電子素子が配置される場合、第２積層体２００は、複数の電子素子を互いに電気的に接続する。
接合絶縁層３００は、それぞれ別個に形成された第１積層体１００と第２積層体２００とを接合する。すなわち、接合絶縁層３００は、第１積層体１００と第２積層体２００とを接合するために、第１積層体１００の一面と第２積層体２００の一面との間に配置される。具体的に、接合絶縁層３００は、第１積層体１００の最外層を形成する第１絶縁層１１０と、第２積層体２００の最外層を形成する第２絶縁層２１０とを接合する。
接合絶縁層３００は、ソルダーレジストフィルムまたは感光性絶縁フィルムで形成することができる。後述するが、接合絶縁層３００は、第１積層体１００と第２積層体２００との接合のときに完全硬化（Ｃ−ｓｔａｇｅ）されることにより、第１積層体１００と第２積層体２００とを接合する。
金属接合部４００は、第１導体パターン層１１と第２導体パターン層２１とを接続するために、接合絶縁層３００を貫通する。金属接合部４００は、第２導体パターン層２１の突出した一領域に形成されたシード金属層４１０、シード金属層４１０に形成された金属フィラー４２０、及び金属フィラー４２０の溶融点よりも低い溶融点の低融点金属層４３０を含む。
シード金属層４１０は、第２積層体２００の製造工程で使用するキャリア（図４のＣ参照）の極薄金属箔（図４のＣＦ２参照）のうちの一部が第２積層体２００に残存して形成可能である。または、シード金属層４１０は、無電解メッキにより形成可能である。シード金属層４１０は、銅を含むことができるが、これに制限されない。
金属フィラー４２０は、シード金属層４１０に形成される。金属フィラー４２０は、電気的特性に優れた銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、白金（Ｐｔ）等で形成可能である。金属フィラー４２０は、第１導体パターン層１１及び第２導体パターン層２１を形成する伝導性物質と同じ物質で形成可能であるが、これに制限されない。
低融点金属層４３０は、金属フィラー４２０と第１導体パターン層１１との間に形成される。すなわち、低融点金属層４３０は、金属フィラー４２０と第１導体パターン層１１とを電気的に接続する。
低融点金属層４３０は、ソルダー材質で形成可能である。ここで「ソルダー」とは、半田付けに使用可能な金属材料を意味し、鉛（Ｐｂ）を含む合金であってもよいが、鉛を含まなくてもよい。例えば、ソルダーは、錫（Ｓｎ）、銀（Ａｇ）、銅（Ｃｕ）またはこれらから選択された金属の合金であり得る。具体的に、本発明の実施例で使用するソルダーは、ソルダー全体に対する錫（Ｓｎ）の含量が９０％以上である錫、銀、銅の合金であり得る。
低融点金属層４３０の溶融点は、金属フィラー４２０の溶融点よりも低い。このため、低融点金属層４３０の溶融点よりも高くて、金属フィラー４２０の溶融点よりも低い温度で行われる第１積層体１００と第２積層体１００との接合工程のときに、低融点金属層４３０の少なくとも一部が溶融する。溶融した低融点金属層４３０は流動性を有するため、低融点金属層４３０は、第１導体パターン層１１、金属フィラー４２０、シード金属層４１０及び第２導体パターン層２１の周辺に形成されることができる。
接合絶縁層３００には、第１導体パターン層１１及び第２導体パターン層２１のそれぞれの少なくとも一部を露出する開口部３１０を形成でき、溶融した低融点金属層４３０が開口部３１０の少なくとも一部を充填することができる。
第１積層体１００と第２積層体２００との接合工程のとき、低融点金属層４３０の少なくとも一部が溶融する結果、第１導体パターン層１１、金属フィラー４２０、シード金属層４１０及び第２導体パターン層２１のうちの少なくとも１つと低融点金属層４３０との間には金属間化合物（Ｉｎｔｅｒ−Ｍｅｔａｌｌｉｃ Ｃｏｍｐｏｕｎｄ、ＩＭＣ）層が形成される。金属間化合物層は、錫と銅を含む合金で形成可能である。
本実施例に係る多層プリント回路基板１０００は、第１積層体１００及び第２積層体２００のそれぞれの他面上に形成されたソルダーレジスト層ＳＲをさらに含むことができる。
（他の実施例）
図２は、本発明の他の実施例に係る多層プリント回路基板を示す図である。
本実施例に係る多層プリント回路基板２０００と本発明の一実施例に係る多層プリント回路基板１０００とを比べると、金属接合部４００及び接合絶縁層３００が異なるので、以下ではこれらについてのみ説明する。
本実施例で使用する第１積層体１００、第２積層体２００、第１導体パターン層１１、第２導体パターン層２１、第１絶縁層１１０及び第２絶縁層２１０に関する説明は、本発明の一実施例で説明した内容をそのまま適用できる。
本実施例と本発明の一実施例とを比べると、金属接合部４００の結合関係が異なる。具体的に、本実施例の場合は、金属フィラー４２０が第１導体パターン層１１に形成され、低融点金属層４３０がシード金属層４１０と金属フィラー４２０との間に形成される。
本実施例で適用する接合絶縁層は、本発明の一実施例で適用する接合絶縁層とは異なって、ＡＢＦ等の通常のビルドアップフィルムにより形成することができる。
＜多層プリント回路基板の製造方法＞
（一実施例）
図３から図１０は、本発明の一実施例に係る多層プリント回路基板の製造方法を順次示す図である。
具体的に、図３は、本発明の一実施例に係る多層プリント回路基板の製造方法に適用する第１積層体に接合絶縁層が形成されていることを示す図であり、図４から図８は、本発明の一実施例に係る多層プリント回路基板の製造方法で使用する第２積層体の製造工程を順次示す図である。図９及び図１０は、第１積層体と第２積層体とを接合することを示す図である。
（第１積層体の製造方法）
図３は、本発明の一実施例に係る多層プリント回路基板の製造方法に適用する第１積層体に接合絶縁層が形成されていることを示す図である。
図３を参照すると、第１積層体を形成し、第１積層体に接合絶縁層を形成する。
第１積層体１００は、通常のコアード工法またはコアレス工法により形成可能である。以下では、第１積層体１００がコアード工法により形成されることを説明するが、本発明の範囲がこれに制限されることはない。
コアード工法により形成される第１積層体１００は、以下の工程により形成可能である。
すなわち、コア絶縁層である第１絶縁層１１０にビアホールを加工する。その後、ビアホールを含むコア絶縁層の表面に無電解メッキによりシード層を形成する。その後、コア絶縁層の両面にドライフィルムを積層した後にフォトリソグラフィ工程によりメッキレジストを形成する。その後に、電解メッキによりメッキレジストの開口部に伝導性物質を析出して第１導体パターン層１１を形成する。その後、メッキレジストを除去し、露出したシード層を除去する。最後に、通常的なビルドアップ工程を数回繰り返して、図３に示されている第１積層体１００を製造することができる。このようにして、複数の第１絶縁層１１０、複数の第１導体パターン層１１及び複数の第１ビアＶ１が形成された第１積層体１００を製造することができる。
上述した複数の第１導体パターン層１１のそれぞれは、サブトラクティブ法（Ｓｕｂｔｒａｃｔｉｖｅ Ｐｒｏｃｅｓｓ）、セミアディティブ法（Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）及びモディファイドセミアディティブ法（Ｍｏｄｉｆｉｅｄ Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）のうちのいずれか１つの方法により形成可能である。
接合絶縁層３００は、第１積層体１００にソルダーレジストフィルムまたは感光性絶縁フィルムを積層して形成することができる。以後、フォトリソグラフィ工程により第１積層体１００の最外層（図１の場合は、第１積層体の最上層）の第１導体パターン層１１の少なくとも一部を露出する開口部３１０を形成する。
一方、本段階の工程を完了しても接合絶縁層３００は完全硬化（Ｃ−ｓｔａｇｅ）しない。すなわち、接合絶縁層３００は、第１積層体１００に形成された後に、後述する接合工程前まで半硬化状態（Ｂ−ｓｔａｇｅ）にある。
（第２積層体の製造方法）
先ず、図４を参照すると、キャリア上に第２導体パターン層及び第２絶縁層を交互に形成する。
キャリアＣは、コアレス工法を実施するときに使用される通常の副資材であり得る。すなわち、キャリアＣは、支持板Ｓ、支持板Ｓの両面に形成されたキャリア金属箔ＣＦ１、及びキャリア金属箔に形成された極薄金属箔ＣＦ２を含むことができる。
図４に基づいて、最下部に形成される第２導体パターン層２１は、上述した極薄金属箔ＣＦ２を給電層とする電解メッキにより形成可能である。すなわち、キャリアＣの極薄金属箔ＣＦ２にドライフィルムを積層し、フォトリソグラフィ工程を経てメッキレジストを形成し、メッキレジストの開口に伝導性物質を析出して、ドライフィルムを除去することにより第２積層体の最下部に形成される第２導体パターン層２１を形成することができる。
プリント回路基板分野の回路形成工程を用いる場合、第２導体パターン層２１及び第２ビアＶ２は、セミアディティブ法またはモディファイドセミアディティブ法により形成可能である。または、第２導体パターン層は、プリント回路基板分野の回路形成工程ではなく、半導体分野の伝導性物質の形成方法により形成可能である。すなわち、第２導体パターン層は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）またはＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｏｎ）等の蒸着工程により形成することも可能である。
第２絶縁層２１０は、キャリアＣに感光性絶縁フィルムを積層して形成することができる。または、第２絶縁層２１０は、キャリアＣにＡＢＦ等のビルドアップ絶縁フィルムを積層して形成することができる。第２絶縁層２１０が感光性絶縁フィルムで形成される場合は、第２ビアＶ２を形成するためにいずれか１つの第２絶縁層２１０に形成される複数のビアホールは、単一のフォトリソグラフィ工程により同時に形成することができる。
一方、図４には、キャリアＣの一面側にのみ第２導体パターン層２１及び第２絶縁層２１０が交互に形成されていることが示されているが、これに制限されない。すなわち、キャリアＣの両面側に上述した工程を同時に行うことができる。
次に、図５を参照すると、保護層を形成した後にキャリアを除去する。
保護層ＰＬは、離型層を含むことができる。保護層ＰＬは、本実施例に係る第２積層体２００を接合工程が完了するまで保護及び支持する。
キャリア金属箔ＣＦ１と極薄金属箔ＣＦ２との間の界面で分離が行われて、第２積層体からキャリアＣが除去される。このため、キャリアＣの極薄金属箔ＣＦ２は、本段階の完了後に第２積層体２００に残存することになる。
次に、図６を参照すると、極薄金属箔の残存する第２積層体の一面にメッキレジストを形成する。
メッキレジストＰＲ１は、ドライフィルムを第２積層体２００の一面に積層した後に、フォトリソグラフィ工程を行うことにより形成可能である。メッキレジストＰＲ１には極薄金属箔ＣＦ２の少なくとも一部を露出する開口が形成される。
次に、図７を参照すると、メッキレジストの開口に金属フィラー及び低融点金属層を形成する。
金属フィラー４２０は、電解銅メッキにより開口に形成することができる。低融点金属層４３０は、電解メッキまたはペースト印刷により形成することができる。金属フィラー４２０は、極薄金属箔ＣＦ２を給電層としてボトムアップ（ｂｏｔｔｏｍ−ｕｐ）方式により形成することができる。
次に、図８を参照すると、メッキレジストを除去し、極薄金属箔において金属フィラーが形成されていない部分を除去する。
極薄金属箔ＣＦ２は、フラッシュエッチングまたはハーフエッチングにより除去することができる。このとき、極薄金属箔ＣＦ２と第２導体パターン層２１とが同じ金属で形成された場合、極薄金属箔ＣＦ２とともに第２導体パターン層２１の一部が除去されることがある。すなわち、第２導体パターン層２１の一面には溝Ｒが形成される。
極薄金属箔ＣＦ２は、一部が除去されてシード金属層４１０となる。金属接合部４００は、第２導体パターン層２１に形成されたシード金属層４１０、シード金属層４１０に形成された金属フィラー４２０、及び金属フィラー４２０上に形成された低融点金属層４３０で構成される。
（第１積層体と第２積層体との接合工程）
図９を参照すると、第１積層体と第２積層体とを整列する。
第１積層体１００と第２積層体２００とは、それぞれの一面が互いに対向するように配置される。第１積層体１００の一面には、開口部３１０が形成されている接合絶縁層３００が形成されており、第２積層体２００の一面には金属接合部４００が形成されている。
第１積層体１００と第２積層体２００とは、整列マーク等を用いて整列することができる。このとき、第１積層体１００と第２積層体２００とは、金属接合部４００の位置が接合絶縁層３００の開口部３１０の位置に対応するように整列可能である。
図１０を参照すると、第１積層体と第２積層体とを加熱及び加圧して接合する。
接合工程は、低融点金属層４３０の溶融点よりも高く、金属フィラー４２０の溶融点よりも低い温度で行われる。このため、低融点金属層４３０の少なくとも一部が溶融して、接合絶縁層３００の開口部３１０の少なくとも一部を充填する形態に形成される。
このとき、図示していないが、第１積層体１００の下部には第１積層体１００を保護及び支持するための保護層を形成することができる。
次に、図示していないが、第１積層体１００及び第２積層体２００に形成された保護層ＰＬをそれぞれ除去した後に、第１積層体１００の下面及び第２積層体２００の他面にソルダーレジスト層（図１のＳＲ参照）を形成することにより、図１に示された本発明の一実施例に係る多層プリント回路基板１０００を製造することができる。
（他の実施例）
図１１から図２０は、本発明の他の実施例に係る多層プリント回路基板の製造方法を順次に示す図である。
具体的に、図１１から図１５は、本発明の他の実施例に係る多層プリント回路基板の製造方法に適用する第１積層体に、接合絶縁層及び金属フィラーを形成することを順次に示す図であり、図１６から図１８は、本発明の他の実施例に係る多層プリント回路基板の製造方法に適用する第２積層体の製造工程を順次に示す図である。図１９及び図２０は、第１積層体と第２積層体との接合を示す図である。
（第１積層体の製造方法）
図１１から図１５は、本発明の他の実施例に係る多層プリント回路基板の製造方法に適用する第１積層体、接合絶縁層、及び金属フィラーの形成方法を順次に示す図である。
図１１を参照すると、第１積層体が形成される。
第１積層体１００は、通常のコアード工法またはコアレス工法により形成可能である。
以下では、第１積層体１００がコアード工法により形成されることを説明するが、本発明の範囲がこれに制限されることはない。
コアード工法により形成される第１積層体１００は、以下の工程により形成可能である。
すなわち、コア絶縁層である第１絶縁層１１０にビアホールを加工する。その後、ビアホールを含むコア絶縁層の表面に無電解メッキによりシード層を形成する。その後、コア絶縁層の両面にドライフィルムを積層した後にフォトリソグラフィ工程によりメッキレジストを形成する。
その後、電解メッキによりメッキレジストの開口部に伝導性物質を析出して第１導体パターン層１１を形成する。
その後、メッキレジストを除去し、露出したシード層を除去する。
最後に、通常的なビルドアップ工程を数回繰り返して、図１１に示された第１積層体１００を製造することができる。このようにして、複数の第１絶縁層１１０、複数の第１導体パターン層１１、及び複数の第１ビアＶ１が形成された第１積層体１００を製造することができる。
一方、本段階では、最外層の第１導体パターン層が、最外層の第１絶縁層を形成するときに使用されたＲＣＣ（Ｒｅｓｉｎ Ｃｏａｔｅｄ Ｃｏｐｐｅｒ）の銅箔により電気的に短絡している。
上述した複数の第１導体パターン層１１のそれぞれは、サブトラクティブ法（Ｓｕｂｔｒａｃｔｉｖｅ Ｐｒｏｃｅｓｓ）、セミアディティブ法（Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）及びモディファイドセミアディティブ法（Ｍｏｄｉｆｉｅｄ Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）のうちのいずれか１つの方法により形成することができる。
次に、図１２を参照すると、第１積層体の一面に金属フィラーを形成するためのメッキレジストを形成する。
メッキレジストＰＲ２は、ドライフィルムを第１積層体１００の一面に積層した後にフォトリソグラフィ工程を行うことにより形成可能である。メッキレジストＰＲ２には第１導体パターン層１１の少なくとも一部を露出する開口が形成される。
一方、第１積層体１００の他面には、保護層を形成することができる。保護層は、メッキレジストＰＲ２のように、ドライフィルムで形成可能である。保護層は、第１積層体の一面に金属フィラーを形成する電解メッキ工程において第１積層体の他面に不要なメッキが施されないようにする。
次に、図１３を参照すると、第１積層体の一面に金属フィラーを形成し、メッキレジストを除去した後に、露出した銅箔を除去する。
金属フィラー４２０は、メッキレジストＰＲ２の開口に露出した第１導体パターン層１１にボトムアップ方式を用いて形成することができる。
メッキレジストＰＲ２の除去後に、外部に露出した銅箔をフラッシュエッチングまたはハーフエッチングにより除去することができる。本段階を経ることにより、最外層の第１導体パターン層１１の電気的短絡状態が解除される。
次に、図１４を参照すると、第１積層体の他面にソルダーレジスト層を形成する。
ソルダーレジスト層ＳＲは、ソルダーレジストフィルムを第１積層体の他面にラミネーションして形成可能である。ソルダーレジスト層ＳＲには、図１４に基づいて、最下層の第１導体パターン層１１の一部を露出する開口を形成することができる。開口は、フォトリソグラフィ工程により形成可能である。
本段階において、ソルダーレジスト層ＳＲは、完全硬化（Ｃ−ｓｔａｇｅ）される。完全硬化されたソルダーレジスト層ＳＲは、後続する接合工程において第１積層体を保護及び支持する。
次に、図１５を参照すると、第１積層体の一面に接合絶縁層を形成する。
接合絶縁層３００は、ＡＢＦ等のビルドアップフィルムを第１積層体の一面に積層することにより形成可能である。
接合絶縁層３００は、金属フィラー４２０の上面を露出する。これのために、金属フィラー４２０の厚さよりも厚い絶縁フィルムを第１積層体１００の一面に積層した後に、金属フィラー４２０の上面が露出するように絶縁フィルムを研磨することができる。以後、露出した金属フィラー４２０の一部をエッチングにより除去して収容溝を形成する。収容溝を介して、後述する第２積層体に形成された低融点金属層を挿入することができる（図１９参照）。
（第２積層体の製造方法）
図１６から図１８を参照すると、キャリア上に第２積層体を形成し、第２積層体の一面にシード金属層及び低融点金属層を形成する。
図１６及び図１７に示された段階は、本発明の一実施例に係る多層プリント回路基板の製造方法のうち、図４及び図５に示された段階と同様である。よって、図４及び図５に関する説明を、図１６及び図１７にそのまま適用することができる。
次に、図１８を参照すると、極薄金属箔の残存する第２積層体の一面にメッキレジストを形成し、メッキレジストの開口に低融点金属層を形成した後に、メッキレジストを除去し、極薄金属箔において金属フィラーの形成されていない部分を除去する。
メッキレジストは、ドライフィルムを第２積層体２００の一面に積層した後に、フォトリソグラフィ工程を行うことにより形成可能である。メッキレジストには極薄金属箔ＣＦ２の少なくとも一部を露出する開口が形成される。
低融点金属層４３０は、電解メッキまたはペースト印刷によりメッキレジストの開口に形成することができる。
メッキレジストの除去後に極薄金属箔ＣＦ２は、フラッシュエッチングまたはハーフエッチングにより除去できる。このとき、極薄金属箔ＣＦ２と第２導体パターン層２１が同じ金属で形成された場合、極薄金属箔ＣＦ２とともに第２導体パターン層２１の一部が除去されることがある。すなわち、第２導体パターン層２１の一面には、溝Ｒが形成される。
極薄金属箔ＣＦ２は、一部が除去されてシード金属層４１０となる。
（第１積層体と第２積層体との接合工程）
図１９及び図２０は、本実施例に適用する第１積層体と第２積層体とを接合する段階を示している。
本段階は、本発明の一実施例に係る多層プリント回路基板の製造方法と類似である。すなわち、図９及び図１０に関する説明を本実施例に係る図１９及び図２０にそのまま適用でき、または容易に変形して適用できる。
以上、本発明の一実施例について説明したが、当該技術分野で通常の知識を有する者であれば特許請求の範囲に記載した本発明の思想から逸脱しない範囲内で、構成要素の付加、変更または削除等により本発明を多様に修正及び変更することができ、これも本発明の権利範囲内に含まれるものといえよう。
１１ 第１導体パターン層
２１ 第２導体パターン層
１００ 第１積層体
１１０ 第１絶縁層
２００ 第２積層体
２１０ 第２絶縁層
３００ 接合絶縁層
３１０ 開口部
４００ 金属接合部
４１０ シード金属層
４２０ 金属フィラー
４３０ 低融点金属層
Ｒ 溝部
ＳＲ ソルダーレジスト層
Ｃ キャリア
ＣＦ１ キャリア金属箔
ＣＦ２ 極薄金属箔
Ｓ 支持板
ＰＬ 保護層
ＰＲ１、ＰＲ２ メッキレジスト
Ｖ１ 第１ビア
Ｖ２ 第２ビア
１０００、２０００ 多層プリント回路基板
２１ 第２導体パターン層
１００ 第１積層体
１１０ 第１絶縁層
２００ 第２積層体
２１０ 第２絶縁層
３００ 接合絶縁層
３１０ 開口部
４００ 金属接合部
４１０ シード金属層
４２０ 金属フィラー
４３０ 低融点金属層
Ｒ 溝部
ＳＲ ソルダーレジスト層
Ｃ キャリア
ＣＦ１ キャリア金属箔
ＣＦ２ 極薄金属箔
Ｓ 支持板
ＰＬ 保護層
ＰＲ１、ＰＲ２ メッキレジスト
Ｖ１ 第１ビア
Ｖ２ 第２ビア
１０００、２０００ 多層プリント回路基板
Claims (12)
- 第１導体パターン層を含む下部基板と、
第２導体パターン層を含み、前記下部基板上に配置されるインタポーザ基板と、
前記下部基板と前記インタポーザ基板とを接合するために、前記下部基板と前記インタポーザ基板との間に配置される接合絶縁層と、
前記第１導体パターン層と前記第２導体パターン層とを接続するために、前記接合絶縁層を貫通する金属接合部と、を含み、
前記金属接合部は、
前記第２導体パターン層に形成されたシード金属層、金属フィラー、及び前記金属フィラーの溶融点よりも低い溶融点の低融点金属層を含む、多層プリント回路基板。 - 前記金属フィラーは、前記シード金属層に形成され、
前記低融点金属層は、前記金属フィラーと前記第１導体パターン層との間に形成される請求項１に記載の多層プリント回路基板。 - 前記接合絶縁層に形成され、前記第１導体パターン層及び前記第２導体パターン層のそれぞれの少なくとも一部を露出する開口部をさらに含み、
前記低融点金属層は、前記開口部の少なくとも一部を充填する請求項２に記載の多層プリント回路基板。 - 前記接合絶縁層は、感光性物質を含む請求項２または３に記載の多層プリント回路基板。
- 前記金属フィラーは、前記第１導体パターン層に形成され、
前記低融点金属層は、前記シード金属層と前記金属フィラーとの間に形成される請求項１に記載の多層プリント回路基板。 - 前記第１導体パターン層と対向する前記第２導体パターン層の一面には、前記第２導体パターン層の一領域が他の領域よりも突出するように溝が形成され、
前記シード金属層は、前記第２導体パターン層の前記一領域に形成される請求項１から５のいずれか一項に記載の多層プリント回路基板。 - 前記下部基板は、前記第１導体パターン層が形成される第１絶縁層をさらに含み、
前記インタポーザ基板は、前記第２導体パターン層が形成される第２絶縁層をさらに含み、
前記第２導体パターン層は、前記第２絶縁層に埋め込まれて、一面が前記第２絶縁層の一面に露出する請求項１から５のいずれか一項に記載の多層プリント回路基板。 - 前記第２導体パターン層の一面には、溝が形成される請求項７に記載の多層プリント回路基板。
- 第１導体パターン層を含む第１積層体と、
第２導体パターン層を含み、前記第１積層体上に配置される第２積層体と、
前記第１積層体と前記第２積層体とを接合するために、前記第１積層体の一面と前記第２積層体の一面との間に配置される接合絶縁層と、
前記第１導体パターン層と前記第２導体パターン層を互いに電気的に接続するために前記接合絶縁層を貫通する金属接合部と、を含み、
前記第２導体パターン層の一領域は、他の領域よりも突出し、
前記金属接合部は、
前記第２導体パターン層の前記一領域に形成されるシード金属層、金属フィラー、及び前記金属フィラーの溶融点よりも低い溶融点の低融点金属層を含む、多層プリント回路基板。 - 前記第２導体パターン層は、前記第２積層体に埋め込まれて、一面が前記接合絶縁層に接触する前記第２積層体の一面に露出する請求項９に記載の多層プリント回路基板。
- 前記金属フィラーは、前記シード金属層に形成され、
前記低融点金属層は、前記金属フィラーと前記第１導体パターン層との間に形成される請求項９または１０に記載の多層プリント回路基板。 - 前記金属フィラーは、前記第１導体パターン層に形成され、
前記低融点金属層は、前記シード金属層と前記金属フィラーとの間に形成される請求項９または１０に記載の多層プリント回路基板。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170136836A KR102449368B1 (ko) | 2017-10-20 | 2017-10-20 | 다층 인쇄회로기판 |
| KR10-2017-0136836 | 2017-10-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019080031A true JP2019080031A (ja) | 2019-05-23 |
| JP7472412B2 JP7472412B2 (ja) | 2024-04-23 |
Family
ID=66285797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018081675A Active JP7472412B2 (ja) | 2017-10-20 | 2018-04-20 | 多層プリント回路基板 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP7472412B2 (ja) |
| KR (1) | KR102449368B1 (ja) |
| TW (1) | TWI788346B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI708541B (zh) * | 2019-06-06 | 2020-10-21 | 欣興電子股份有限公司 | 線路載板及其製作方法 |
| US10999939B2 (en) | 2018-06-08 | 2021-05-04 | Unimicron Technology Corp. | Circuit carrier board and manufacturing method thereof |
| US11296062B2 (en) * | 2019-06-25 | 2022-04-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three-dimension large system integration |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002190549A (ja) * | 2000-10-03 | 2002-07-05 | Sumitomo Bakelite Co Ltd | 多層配線板および多層配線板の製造方法 |
| JP2006245290A (ja) * | 2005-03-03 | 2006-09-14 | Casio Micronics Co Ltd | 半導体装置及び実装構造体 |
| JP2015162660A (ja) * | 2014-02-28 | 2015-09-07 | イビデン株式会社 | プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ |
| JP2016046418A (ja) * | 2014-08-25 | 2016-04-04 | 新光電気工業株式会社 | 電子部品装置及びその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3299679B2 (ja) * | 1996-12-27 | 2002-07-08 | 新光電気工業株式会社 | 多層配線基板及びその製造方法 |
| JP4994099B2 (ja) * | 2007-04-26 | 2012-08-08 | 京セラ株式会社 | 実装構造体の製造方法 |
| KR101103301B1 (ko) | 2009-12-10 | 2012-01-11 | 엘지이노텍 주식회사 | 다층인쇄회로기판 및 그 제조방법 |
| JP2012079767A (ja) * | 2010-09-30 | 2012-04-19 | Fujikura Ltd | プリント配線板、その製造方法、多層プリント配線板、及びその製造方法 |
| KR101947052B1 (ko) * | 2015-06-29 | 2019-02-12 | 삼성전기주식회사 | 다층기판 및 다층기판 제조방법 |
| WO2017051809A1 (ja) * | 2015-09-25 | 2017-03-30 | 大日本印刷株式会社 | 実装部品、配線基板、電子装置、およびその製造方法 |
| JP2017174997A (ja) * | 2016-03-24 | 2017-09-28 | 株式会社村田製作所 | 多層基板、および、多層基板の製造方法 |
-
2017
- 2017-10-20 KR KR1020170136836A patent/KR102449368B1/ko active IP Right Grant
-
2018
- 2018-04-20 JP JP2018081675A patent/JP7472412B2/ja active Active
- 2018-04-25 TW TW107114061A patent/TWI788346B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002190549A (ja) * | 2000-10-03 | 2002-07-05 | Sumitomo Bakelite Co Ltd | 多層配線板および多層配線板の製造方法 |
| JP2006245290A (ja) * | 2005-03-03 | 2006-09-14 | Casio Micronics Co Ltd | 半導体装置及び実装構造体 |
| JP2015162660A (ja) * | 2014-02-28 | 2015-09-07 | イビデン株式会社 | プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ |
| JP2016046418A (ja) * | 2014-08-25 | 2016-04-04 | 新光電気工業株式会社 | 電子部品装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7472412B2 (ja) | 2024-04-23 |
| KR102449368B1 (ko) | 2022-09-30 |
| KR20190044418A (ko) | 2019-04-30 |
| TWI788346B (zh) | 2023-01-01 |
| TW201918140A (zh) | 2019-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9226382B2 (en) | Printed wiring board | |
| KR101014228B1 (ko) | 플렉시블 다층 배선기판 및 그 제조방법 | |
| JP4847547B2 (ja) | ラウンド型半田バンプを有するプリント基板 | |
| TWI670814B (zh) | 單層無芯基板 | |
| JP2019080032A (ja) | 多層プリント回路基板 | |
| WO2007126090A1 (ja) | 回路基板、電子デバイス装置及び回路基板の製造方法 | |
| JP5367523B2 (ja) | 配線基板及び配線基板の製造方法 | |
| TWI465171B (zh) | 承載電路板、承載電路板的製作方法及封裝結構 | |
| JP2010135721A (ja) | 金属バンプを持つプリント基板及びその製造方法 | |
| WO2016116980A1 (ja) | 配線基板積層体及びこれを用いた半導体装置の製造方法 | |
| JP7472412B2 (ja) | 多層プリント回路基板 | |
| KR20160032985A (ko) | 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지 | |
| JP2015225895A (ja) | プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法 | |
| US10770384B2 (en) | Printed circuit board having insulating metal oxide layer covering connection pad | |
| JP2019029635A (ja) | リジッドフレキシブルプリント回路基板及びその製造方法｛ｒｉｇｉｄ ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ ａｎｄ ｔｈｅ ｍａｎｕｆａｃｔｕｒｉｎｇ ｍｅｔｈｏｄ ｔｈｅｒｅｏｆ｝ | |
| JP2019212692A (ja) | 配線基板及びその製造方法 | |
| JP6562483B2 (ja) | プリント回路基板 | |
| JP7423887B2 (ja) | 多層プリント回路基板 | |
| JP7131740B2 (ja) | プリント回路基板及びパッケージ | |
| JP7163549B2 (ja) | プリント回路基板及びプリント回路基板の製造方法 | |
| US20230282565A1 (en) | Packaging structure and manufacturing method thereof | |
| JP7087236B2 (ja) | プリント回路基板 | |
| JP2003204011A (ja) | 多層配線板および多層配線板の製造方法 | |
| KR101075478B1 (ko) | 범프비아를 구비한 인쇄회로기판 및 제조방법, 그 제조방법에 사용되는 분리형캐리어 | |
| TW201140776A (en) | Substrate for a semiconductor package and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210324 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220215 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220802 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221013 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230131 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230425 |
|
| C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20230425 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20230508 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20230609 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240314 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7472412 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |