KR20190044418A - 다층 인쇄회로기판 - Google Patents

다층 인쇄회로기판 Download PDF

Info

Publication number
KR20190044418A
KR20190044418A KR1020170136836A KR20170136836A KR20190044418A KR 20190044418 A KR20190044418 A KR 20190044418A KR 1020170136836 A KR1020170136836 A KR 1020170136836A KR 20170136836 A KR20170136836 A KR 20170136836A KR 20190044418 A KR20190044418 A KR 20190044418A
Authority
KR
South Korea
Prior art keywords
layer
conductor pattern
metal
pattern layer
laminate
Prior art date
Application number
KR1020170136836A
Other languages
English (en)
Other versions
KR102449368B1 (ko
Inventor
박용진
강명삼
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020170136836A priority Critical patent/KR102449368B1/ko
Priority to JP2018081675A priority patent/JP7472412B2/ja
Priority to TW107114061A priority patent/TWI788346B/zh
Publication of KR20190044418A publication Critical patent/KR20190044418A/ko
Application granted granted Critical
Publication of KR102449368B1 publication Critical patent/KR102449368B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

다층 인쇄회로기판이 개시된다. 본 발명의 일 측면에 따른 다층 인쇄회로기판은, 제1 도체패턴층을 포함하는 하부 기판, 제2 도체패턴층을 포함하고 하부 기판 상에 배치되는 인터포저 기판, 하부 기판과 인터포저 기판을 접합하도록 하부 기판과 인터포저 기판 사이에 배치되는 접합절연층; 및 제1 도체패턴층과 제2 도체패턴층을 연결하도록 접합절연층을 관통하는 금속접합부를 포함하고, 금속접합부는, 제2 도체패턴층에 형성된 시드금속층, 금속필라 및 금속필라의 용융점보다 낮은 용융점의 저융점금속층을 포함한다.

Description

다층 인쇄회로기판{MULTI-LAYERED PRINTED CIRCUIT BOARD}
본 발명은 다층 인쇄회로기판에 관한 것이다.
각종 전자소자들의 고기능 및 소형화에 따라, 전자소자의 크기는 작아지고 있으나 I/O의 수는 증가하고 있다. 이에 따라, 전자소자의 I/O간의 거리(피치) 및 선폭은 점점 줄어들고 있다.
이에 대응하여, 전자소자를 실장하는 패키지 기판의 경우도, 각 도체패턴 간의 거리, 도체패턴 간의 피치 및 선폭이 줄어들어야 한다. 또한, 노이즈 감소 및 신속한 신호전달을 위해 신호전달 경로를 최소화하여야 한다.
이러한 패키지용 기판의 요구에 대응하기 위해, 실리콘 베이스의 인터포저를 통상의 패키지용 인쇄회로기판과 능동소자 사이에 배치하는 방식이 개발되고 있다. 다른 방식으로는, 인터포저에 대응되는 정도의 미세한 도체패턴층을 패키지용 인쇄회로기판에 구현하는 기술이 개발되고 있다.
대한민국 공개특허공보 제10- 2011-0066044호 (2011.06.16)
본 발명의 실시예에 따르면, 제조 수율이 향상된 다층 인쇄회로기판이 제공될 수 있다.
또한, 본 발명의 다른 실시예에 따르면, 평탄도가 향상된 다층 인쇄회로기판이 제공될 수 있다.
도 1은 본 발명의 일 실시예에 따른 다층 인쇄회로기판을 나타내는 도면.
도 2는 본 발명의 다른 실시예에 따른 다층 인쇄회로기판을 나타내는 도면.
도 3 내지 도 10은 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조방법을 순차적으로 나타내는 도면.
도 11 내지 도 20는 본 발명의 다른 실시예에 따른 다층 인쇄회로기판의 제조방법을 순차적으로 나타내는 도면.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 그리고, 명세서 전체에서, "상에"라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것이 아니다.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하, 본 발명에 따른 다층 인쇄회로기판의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
다층 인쇄회로기판
(일 실시예)
도 1은 본 발명의 일 실시예에 따른 다층 인쇄회로기판을 나타내는 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 다층 인쇄회로기판(1000)은 하부 기판(100), 인터포저 기판(200), 접합절연층(300) 및 금속접합부(400)를 포함한다.
이하에서는, 설명의 편의를 위해 하부 기판을 제1 적층체(100)로 지칭하고, 인터포저 기판을 제2 적층체(200)로 지칭하기로 한다.
제1 적층체(100) 및 제2 적층체(200) 각각은, 적어도 2 이상의 도체패턴층(11, 21), 인접한 도체패턴층 사이에 개재되는 절연층(110, 210) 및 인접한 도체패턴층을 서로 전기적으로 연결하도록 절연층에 형성되는 비아(V1, V2)를 포함한다.
즉, 제1 적층체(100)에는 복수의 제1 절연층(110), 복수의 제1 도체패턴층(11) 및 인접한 제1 도체패턴층을 서로 연결하도록 복수의 제1 비아(V1)가 형성된다. 또한, 제2 적층체(200)에는 복수의 제2 절연층(210), 복수의 제2 도체패턴층(21) 및 인접한 제2 도체패턴층을 서로 연결하도록 제2 비아(V2)가 형성된다.
제1 절연층(110) 및 제2 절연층(210) 각각은, 인접하는 도체패턴층을 서로 전기적으로 절연시키도록 인접하는 도체패턴층 사이에 개재된다. 즉, 제1 절연층(110)은 인접하는 제1 도체패턴층(11)을 서로 전기적으로 절연시키도록 인접하는 제1 도체패턴층(11) 사이에 개재된다. 제2 절연층(210)은 인접하는 제2 도체패턴층(21)을 서로 전기적으로 절연시키도록 인접하는 제2 도체패턴층(21) 사이에 개재된다.
제1 절연층(110) 및 제2 절연층(210) 각각은 에폭시 수지 등의 전기절연성 수지를 포함할 수 있다. 제2 절연층(210)은 감광성 절연수지를 포함하는 감광성 절연층일 수 있다.
제1 절연층(110) 및 제2 절연층(210) 각각은 전기절연성 수지에 함유된 보강재를 포함할 수 있다. 보강재는 글래스 클로스, 글래스 파이버, 무기 필러 및 유기 필러 중 적어도 어느 하나일 수 있다. 보강재는 제1 절연층(110) 및 제2 절연층(210)의 강성을 보강하고 열팽창계수를 낮출 수 있다.
제2 절연층(210)은 제1 절연층(110) 보다 얇을 수 있다. 즉, 제2 절연층(210)은 제2 적층체(200)인 인터포저 기판을 구성하므로 통상의 인쇄회로기판에 해당하는 제1 적층체(100)의 제1 절연층(110) 보다 얇을 수 있다.
무기필러로는 실리카(SiO2), 알루미나(Al2O3), 탄화규소(SiC), 황산바륨(BaSO4), 탈크, 진흙, 운모가루, 수산화알루미늄(AlOH3), 수산화마그네슘(Mg(OH)2), 탄산칼슘(CaCO3), 탄산마그네슘(MgCO3), 산화마그네슘(MgO), 질화붕소(BN), 붕산알루미늄(AlBO3), 티탄산바륨(BaTiO3) 및 지르콘산칼슘(CaZrO3)으로 구성된 군에서 선택된 적어도 하나 이상이 사용될 수 있다.
제1 도체패턴층(11) 및 제2 도체패턴층(21) 각각은, 비아패드, 신호패턴, 파워패턴, 그라운드패턴 및 외부연결단자 중 적어도 하나를 포함한다.
복수의 제1 도체패턴층(11)은 모두 동일한 패턴으로 형성될 수도 있지만, 서로 다른 패턴으로 형성될 수도 있다. 마찬가지로 복수의 제2 도체패턴층(21)은 모두 동일한 패턴으로 형성될 수 있지만, 서로 다른 패턴으로 형성될 수도 있다.
제2 적층체(200) 즉, 인터포저 기판에 형성되는 제2 도체패턴층(21)은, 패턴 간의 피치, 패턴 간의 거리 및 패턴 폭은 제1 도체패턴층(11)의 그것과 비교할 때 작다. 즉, 제2 도체패턴층(21)은 제1 도체패턴층(11)보다 미세하게 형성된 미세패턴층이다.
복수의 제2 도체패턴층(21) 중 최외층에 배치된 제2 도체패턴층(21)은, 제2 적층체(200)에 매립되어 일면이 제2 적층체(200)의 일면으로 노출된다. 즉, 도 1을 기준으로 제2 적층체(200)의 최하부에 형성된 제2 도체패턴층(21)은, 제2 적층체(200)에 매립되어 하면이 제2 적층체(200)의 하면으로 노출된다.
복수의 제2 도체패턴층(21) 중 최외층에 배치된 제2 도체패턴층(21)의 일면에는, 일 영역이 다른 영역보다 돌출되도록 홈(R)이 형성된다. 즉, 도 1을 기준으로 제2 적층체(200)의 최하층에 배치된 제2 도체패턴층(21)의 하면에는 홈(R)이 형성된다. 따라서, 제2 도체패턴층(21)의 하면의 일 영역은 다른 영역보다 돌출된다.
제1 도체패턴층(11), 제2 도체패턴층(21), 제1 비아(V1) 및 제2 비아(V2) 각각은 전기적 특성이 우수한 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등으로 형성될 수 있다.
제1 적층체(100)를 형성하는 복수의 제1 절연층(100)은, 어느 하나가 글래스 클로쓰(glass cloth)가 절연 수지에 함침된 프리프레그로 형성된 코어절연층일 수 있고, 나머지가 ABF(Ajinomoto Build-up Film)와 같은 빌드업 필름으로 형성된 빌드업 절연층일 수 있다. 즉, 제1 적층체(100)는 코어인 제1 절연층의 양면에 다른 제1 절연층이 빌드업된 코어 기판의 구조일 수 있다.
제2 적층체(200)는 제1 적층체(100) 상에 배치된다. 제2 적층체(200)는 코어절연층을 포함하지 않을 수 있다. 예로써, 제2 적층체(200)는 감광성 절연층이 순차적으로 적층된 코어리스 기판의 구조일 수 있다.
제2 적층체(200) 상에는 IC칩 또는 메모리칩과 같은 전자소자(미도시)가 배치될 수 있다. 제2 적층체(200)는 제1 적층체(100)의 I/O 피치(및/또는 수)와 전자소자의 I/O 피치(및/또는 수) 간의 미스매치를 해소한다. 제2 적층체(200) 상에 배치되는 복수의 전자소자가 배치되는 경우, 제2 적층체(200)는 복수의 전자소자를 서로 전기적으로 연결한다.
접합절연층(300)은, 각각 분리되어 별개로 형성된 제1 적층체(100)와 제2 적층체(200)를 접합한다. 즉, 접합절연층(300)은, 제1 적층체(100)와 제2 적층체(200)를 접합하도록 제1 적층체(100)의 일면 및 제2 적층체(200)의 일면 사이에 배치된다. 구체적으로 접합절연층(300)은 제1 적층체(100)의 최외층을 형성하는 제1 절연층(110)과 제2 적층체(200)의 최외층을 형성하는 제2 절연층(210)을 접합한다.
접합절연층(300)은, 솔더레지스트 필름 또는 감광성 절연필름으로 형성될 수 있다. 후술하겠지만, 접합절연층(300)은 제1 적층체(100)와 제2 적층체(200)를 접합 시 완전 경화(C-stage)됨으로써 제1 적층체(100)와 제2 적층체(200)를 접합한다.
금속접합부(400)는 제1 도체패턴층(11)과 제2 도체패턴층(21)을 연결하도록 접합절연층(300)을 관통한다. 금속접합부(400)는 제2 도체패턴층(21)의 돌출된 일 영역에 형성된 시드금속층(410), 시드금속층(410)에 형성된 금속필라(420), 및 금속필라(420)의 용융점보다 낮은 용융점의 저융점금속층(430)을 포함한다.
시드금속층(410)은, 제2 적층체(200) 제조 공정에서 이용되는 캐리어(도 4의 C)의 극박금속박(도 4의 CF2) 중 일부가 제2 적층체(200)에 잔존하여 형성될 수 있다. 또는, 시드금속층(410)은 무전해도금으로 형성될 수 있다. 시드금속층(410)은 구리를 포함할 수 있으나, 이에 제한되는 것은 아니다.
금속필라(420)는 시드금속층(410)에 형성된다. 금속필라(420)는, 전기적 특성이 우수한 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등으로 형성될 수 있다. 금속필라(420)는, 제1 도체패턴층(11) 및 제2 도체패턴층(21)을 형성하는 전도성 물질과 동일한 물질로 형성될 수 있으나, 이에 제한되는 것은 아니다.
저융점금속층(430)은 금속필라(420)와 제1 도체패턴층(11) 사이에 형성된다. 즉, 저융점금속층(430)은 금속필라(420)와 제1 도체패턴층(11)을 전기적으로 연결한다.
저융점금속층(430)은, 솔더 재질로 이루어질 수 있다. 여기서 ‘솔더’란 땜납에 사용될 수 있는 금속재료를 의미하며, 납(Pb)을 포함하는 합금일 수도 있지만, 납을 포함하지 않을 수 있다. 예를 들어, 솔더는, 주석(Sn), 은(Ag), 구리(Cu) 또는 이 중에서 선택된 금속들의 합금일 수 있다. 구체적으로 본 발명의 실시예에서 사용되는 솔더는 솔더 전체에 대한 주석(Sn)의 함량이 90% 이상인 주석, 은, 구리 합금일 수 있다.
저융점금속층(430)의 용융점은 금속필라(420)의 용융점보다 낮다. 따라서, 저융점금속층(430)의 용융점보다 높고 금속필라(420)의 용융점보다 낮은 온도에서 수행되는 제1 적층체(100)와 제2 적층체(100)의 접합 공정 시 저융점금속층(430)의 적어도 일부가 용융된다. 용융된 저융점금속층(430)은 유동성을 가지므로, 저융점금속층(430)은 제1 도체패턴층(11), 금속필라(420), 시드금속층(410) 및 제2 도체패턴층(21) 주변에 형성될 수 있다.
접합절연층(300)에는 제1 도체패턴층(11) 및 제2 도체패턴층(21) 각각의 적어도 일부를 노출하는 개구부(310)가 형성될 수 있는데, 용융된 저융점금속층(430)은 개구부(310)의 적어도 일부를 충전할 수 있다.
제1 적층체(100)와 제2 적층체(200)의 접합 공정 시 저융점금속층(430)의 적어도 일부가 용융되는 결과, 제1 도체패턴층(11), 금속필라(420), 시드금속층(410) 및 제2 도체패턴층(21) 중 적어도 하나와 저융점금속층(430) 사이에는 금속간화합물(Inter-Metallic Compound, IMC)층이 형성된다. 금속간화합물층은 주석과 구리를 포함하는 합금으로 형성될 수 있다.
본 실시예에 따른 다층 인쇄회로기판(1000)은, 제1 적층체(100) 및 제2 적층체(200) 각각의 타면 상에 형성된 솔더레지스트층(SR)을 더 포함할 수 있다.
(다른 실시예)
도 2는 본 발명의 다른 실시예에 따른 다층 인쇄회로기판을 나타내는 도면이다.
본 실시예에 따른 다층 인쇄회로기판(2000)과 본 발명의 일 실시예에 따른 다층 인쇄회로기판(1000)을 비교하면, 금속접합부(40)와 접합절연층(300)이 상이한 바 이하에서는 이에 대해서만 설명하기로 한다.
본 실시예에 적용되는 제1 적층체(100), 제2 적층체(200), 제1 도체패턴층(11), 제2 도체패턴층(21), 제1 절연층(110) 및 제2 절연층(210)에 대한 설명은 본 발명의 일 실시예에서의 설명이 그대로 적용될 수 있다.
본 실시예와 본 발명의 일 실시예를 비교하면, 금속접합부(400)의 결합관계가 상이하다. 구체적으로, 본 실시예의 경우 금속필라(420)가 제1 도체패턴층(11)에 형성되고, 저융점금속층(430)이 시드금속층(410)과 금속필라(420) 사이에 형성된다.
본 실시예에 적용되는 접합절연층은 본 발명의 일 실시예에 적용되는 접합절연층과 달리 ABF와 같은 통상의 빌드업 필름으로 형성될 수 있다.
다층 인쇄회로기판의 제조 방법
(일 실시예)
도 3 내지 도 10은 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조방법을 순차적으로 나타내는 도면이다.
구체적으로, 도 3은 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조방법에 적용되는 제1 적층체에 접합절연층이 형성된 것을 나타내는 도면이고, 도 4 내지 도 8은 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조방법에 적용되는 제2 적층체의 제조공정을 순차적으로 나타내는 도면이다. 도 9 및 도 10은 제1 적층체와 제2 적층체를 접합하는 것을 나타내는 도면이다.
(제1 적층체의 제조방법)
도 3은 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조방법에 적용되는 제1 적층체에 접합절연층이 형성된 것을 나타내는 도면이다.
도 3을 참고하면 제1 적층체를 형성하고, 제1 적층체에 접합절연층을 형성한다.
제1 적층체(100)는 통상의 코어드 공법 또는 코어리스 공법으로 형성될 수 있다. 이하에서는 제1 적층체(100)가 코어드 공법으로 형성되는 것을 설명하나, 본 발명의 범위가 이에 제한되는 것은 아니다.
코어드 공법으로 형성되는 제1 적층체(100)는 아래의 공정으로 형성될 수 있다.
즉, 코어절연층인 제1 절연층(110)에 비아홀을 가공한다. 다음으로, 비아홀을 포함하는 코어절연층의 표면에 무전해도금으로 시드층을 형성한다. 다음으로, 코어절연층의 양면에 드라이필름을 적층한 후 포토리쏘그래피 공정을 통해 도금레지스트를 형성한다. 다음으로, 전해도금을 통해 도금레지스트의 개구부에 전도성 물질을 석출하여 제1 도체패턴층(11)을 형성한다. 다음으로, 도금레지스트를 제거하고, 노출된 시드층을 제거한다. 마지막으로, 통상적인 빌드업 공정을 수회 반복하여 도 3에 도시된 제1 적층체(100)를 제조할 수 있다. 이렇게 함으로써 복수의 제1 절연층(110), 복수의 제1 도체패턴층(11) 및 복수의 제1 비아(V1)가 형성된 제1 적층체(100)를 제조할 수 있다.
상술한 복수의 제1 도체패턴층(11) 각각은, 서브트랙티브 공정(Subtractive Process), 새미애더티브 공정(Semi-Additive Process) 및 수정된 새미애더티브 공정(Modified Semi-Additive Process) 중 어느 하나로 형성될 수 있다.
접합절연층(300)은, 제1 적층체(100)에 솔더레지스트 필름 또는 감광성 절연필름을 적층하여 형성될 수 있다. 이 후, 포토리쏘그래피 공정을 통해 제1 적층체(100)의 최외층(도 1의 경우 제1 적층체의 최상층)의 제1 도체패턴층(1)의 적어도 일부를 노출하는 개구부(310)를 형성한다.
한편, 본 단계의 공정을 완료하더라도 접합절연층(300)은 완전경화(C-stage)되지 않는다. 즉, 접합절연층(300)은 제1 적층체(100)에 형성된 후 후술하는 접합공정 전까지 반경화상태(B-stage)이다.
(제2 적층체의 제조방법)
먼저, 도 4를 참고하면 캐리어 상에 제2 도체패턴층 및 제2 절연층을 교대로 형성한다.
캐리어(C)는 코어리스 공법을 진행하는 데 사용되는 통상적인 부자재일 수 있다. 즉, 캐리어(C)는, 지지판(S), 지지판(S)의 양면에 형성된 캐리어금속박(CF1) 및 캐리어금속박에 형성된 극박금속박(CF2)을 포함할 수 있다.
도 4를 기준으로 최하부에 형성되는 제2 도체패턴층(21)은, 상술한 극박금속박(CF2)을 급전층으로 하는 전해도금으로 형성될 수 있다. 즉, 캐리어(C)의 극박금속박(CF2)에 드라이필름을 적층하고, 포토리쏘그래피 공정을 거쳐 도금레지스트를 형성하고, 도금레지스트의 개구에 전도성 물질을 석출하고, 드라이필름을 제거함으로써 제2 적층체의 최하부에 형성되는 제2 도체패턴층(21)을 형성할 수 있다.
인쇄회로기판 분야의 회로 형성 공정을 이용할 경우, 제2 도체패턴층(21) 및 제2 비아(V2)는 새미애더티브 공정(Semi-Additive Process) 또는 수정된 새미애더티브 공정(Modified Semi-Additive Process)으로 형성될 수 있다. 또는, 제2 도체패턴층은, 인쇄회로기판 분야의 회로 형성 공정이 아니라 반도체 분야의 전도성 물질 형성 방법으로 형성될 수 있다. 즉, 제2 도체패턴층은 CVD(Chemical Vapor Deposition) 또는 PVD(Physical Vapor Depositon)와 같은 증착 공정으로 형성될 수도 있다.
제2 절연층(210)은 캐리어(C)에 감광성 절연필름을 적층하여 형성될 수 있다. 또는, 제2 절연층(210)은 캐리어(C)에 ABF와 같은 빌드업 절연필름을 적층하여 형성될 수 있다. 제2 절연층(210)이 감광성 절연필름으로 형성되는 경우, 제2 비아(V2) 형성을 위해 어느 하나의 제2 절연층(210)에 형성되는 복수의 비아홀은 단일의 포토리쏘그래피 공정을 통해 동시에 형성될 수 있다.
한편, 도 4에는 캐리어(C)의 일면 측으로만 제2 도체패턴층(21) 및 제2 절연층(210)이 교대로 형성되는 것을 도시하고 있으나 이에 제한되는 것은 아니다. 즉, 캐리어(C)의 양면 측으로 상술한 공정을 동시에 진행할 수 있다.
다음으로, 도 5를 참고하면, 보호층을 형성한 후 캐리어를 제거한다.
보호층(PL)은 이형층을 포함할 수 있다. 보호층(PL)은 본 실시예에 따른 제2 적층체(200)를 접합 공정이 완료될 때까지 보호 및 지지한다.
캐리어금속박(CF1)과 극박금속박(CF2) 간의 계면에서 분리가 진행되어 제2 적층체로부터 캐리어(C)가 제거된다. 따라서, 캐리어(C)의 극박금속박(CF2)은 본 단계 완료 후 제2 적층체(200)에 잔존하게 된다.
다음으로, 도 6을 참고하면, 극박금속박이 잔존하는 제2 적층체의 일면에 도금레지스트를 형성한다.
도금레지스트(PR1)는 드라이필름을 제2 적층체(200)의 일면에 적층한 후 포토리쏘그래피 공정을 수행함으로써 형성될 수 있다. 도금레지스트(PR1)에는 극박금속박(CF2)의 적어도 일부를 노출하는 개구가 형성된다.
다음으로, 도 7을 참고하면, 도금레지스트의 개구에 금속필라 및 저융점금속층을 형성한다.
금속필라(420)는 전해동도금으로 개구에 형성될 수 있다. 저융점금속층(430)은 전해도금 또는 페이스트 인쇄로 형성될 수 있다. 금속필라(420)는 극박금속박(CF2)을 급전층으로 하여 바텀업(bottom-up) 방식으로 형성될 수 있다.
다음으로, 도 8을 참고하면, 도금레지스트를 제거하고, 극박금속박 중 금속필라가 형성되지 않은 부분을 제거한다.
극박금속박(CF2)은 플래쉬 에칭 또는 하프 에칭을 통해 제거될 수 있다. 이 때, 극박금속박(CF2)과 제2 도체패턴층(21)이 동일한 금속으로 형성된 경우, 극박금속박(CF2)과 함께 제2 도체패턴층(21)의 일부가 제거될 수 있다. 즉, 제2 도체패턴층(21)의 일면에는 홈(R)이 형성된다.
극박금속박(CF2)은 일부가 제거되어 시드금속층(410)이 된다. 금속접합부(400)는 제2 도체패턴층(21)에 형성된 시드금속층(410), 시드금속층(410)에 형성된 금속필라(420) 및 금속필라(420) 상에 형성된 저융점금속층(430)으로 구성된다.
(제1 적층체와 제2 적층체의 접합공정)
도 9를 참고하면, 제1 적층체와 제2 적층체를 정렬한다.
제1 적층체(100)와 제2 적층체(200)는 각각의 일면이 서로 대향되도록 배치된다. 제1 적층체(100)의 일면에는 개구부(310)가 형성된 접합절연층(300)이 형성되어 있고, 제2 적층체(200)의 일면에는 금속접합부(400)가 형성되어 있다.
제1 적층체(100)와 제2 적층체(200)는 정렬마크 등을 이용해 정렬될 수 있다. 이때, 제1 적층체(100)와 제2 적층체(200)는 금속접합부(400)의 위치가 접합절연층(300)의 개구부(310)의 위치에 대응되도록 정렬될 수 있다.
도 10을 참고하면, 제1 적층체와 제2 적층체를 가열 및 가압하여 접합한다.
접합 공정은 저융점금속층(430)의 용융점보다 높고 금속필라(420)의 용융점보다 낮은 온도에서 진행된다. 따라서, 저융점금속층(430)의 적어도 일부는 용융되어 접합절연층(300)의 개구부(310)의 적어도 일부를 충전하는 형태로 형성된다.
이 때, 도시하지는 않았으나, 제1 적층체(100)의 하부에는 제1 적층체(100)를 보호 및 지지하도록 보호층이 형성될 수 있다.
다음으로, 도시하지는 않았으나 제1 적층체(100) 및 제2 적층체(200)에 형성된 보호층(PL)을 각각 제거한 후 제1 적층체(100)의 하면 및 제2 적층체(200)의 타면에 솔더레지스트층(도 1의 SR)을 형성함으로써 도 1에 도시된 본 발명의 일 실시예에 따른 다층 인쇄회로기판(1000)이 제조될 수 있다.
(다른 실시예)
도 11 내지 도 20은 본 발명의 다른 실시예에 따른 다층 인쇄회로기판의 제조방법을 순차적으로 나타내는 도면이다.
구체적으로, 도 11 내지 도 15는 본 발명의 다른 실시예에 따른 다층 인쇄회로기판의 제조방법에 적용되는 제1 적층체에 접합절연층 및 금속필라를 형성하는 것을 순차적으로 나타내는 도면이고, 도 16 내지 도 18은 본 발명의 다른 실시예에 따른 다층 인쇄회로기판의 제조방법에 적용되는 제2 적층체의 제조공정을 순차적으로 나타내는 도면이다. 도 19 및 도 20은 제1 적층체와 제2 적층체를 접합하는 것을 나타내는 도면이다.
(제1 적층체의 제조방법)
도 11 내지 도 15는 본 발명의 다른 실시예에 따른 다층 인쇄회로기판의 제조방법에 적용되는 제1 적층체, 접합절연층 및 금속필라 형성방법을 순차적으로 나타내는 도면이다.
도 11을 참고하면 제1 적층체를 형성한다.
제1 적층체(100)는 통상의 코어드 공법 또는 코어리스 공법으로 형성될 수 있다. 이하에서는 제1 적층체(100)가 코어드 공법으로 형성되는 것을 설명하나, 본 발명의 범위가 이에 제한되는 것은 아니다.
코어드 공법으로 형성되는 제1 적층체(100)는 아래의 공정으로 형성될 수 있다.
즉, 코어절연층인 제1 절연층(110)에 비아홀을 가공한다. 다음으로, 비아홀을 포함하는 코어절연층의 표면에 무전해도금으로 시드층을 형성한다. 다음으로, 코어절연층의 양면에 드라이필름을 적층한 후 포토리쏘그래피 공정을 통해 도금레지스트를 형성한다. 다음으로, 전해도금을 통해 도금레지스트의 개구부에 전도성 물질을 석출하여 제1 도체패턴층(11)을 형성한다. 다음으로, 도금레지스트를 제거하고, 노출된 시드층을 제거한다. 마지막으로, 통상적인 빌드업 공정을 수회 반복하여 도 11에 도시된 제1 적층체(100)를 제조할 수 있다. 이렇게 함으로써 복수의 제1 절연층(110), 복수의 제1 도체패턴층(11) 및 복수의 제1 비아(V1)가 형성된 제1 적층체(100)를 제조할 수 있다.
한편, 본 단계에서는 최외층의 제1 도체패턴층이 최외층의 제1 절연층 형성 시 이용된 RCC(Resin Coated Copper)의 동박으로 인해 전기적으로 단락되어 있다.
상술한 복수의 제1 도체패턴층(11) 각각은, 서브트랙티브 공정(Subtractive Process), 새미애더티브 공정(Semi-Additive Process) 및 수정된 새미애더티브 공정(Modified Semi-Additive Process) 중 어느 하나로 형성될 수 있다.
다음으로, 도 12를 참고하면, 제1 적층체의 일면에 금속필라 형성을 위한 도금레지스트를 형성한다.
도금레지스트(PR2)는 드라이필름을 제1 적층체(100)의 일면에 적층한 후 포토리쏘그래피 공정을 수행함으로써 형성될 수 있다. 도금레지스트(PR2)에는 제1 도체패턴층(11)의 적어도 일부를 노출하는 개구가 형성된다.
한편, 제1 적층체(100)의 타면에는 보호층이 형성될 수 있다. 보호층은 도금레지스트(PR2)와 같이 드라이필름으로 형성될 수 있다. 보호층은 제1 적층체의 일면에 금속필라를 형성하는 전해도금 공정에서 제1 적층체의 타면에 불필요한 도금이 수행되지 않도록 한다.
다음으로, 도 13을 참고하면, 제1 적층체의 일면에 금속필라를 형성하고, 도금레지스트를 제거한 후 노출된 동박을 제거한다.
금속필라(420)는 도금레지스트(PR2)의 개구로 노출된 제1 도체패턴층(11)에 바텀업 방식으로 형성될 수 있다.
도금레지스트(PR2) 제거 후 외부로 노출된 동박은 플래쉬 에칭 또는 하프 에칭을 통해 제거될 수 있다. 본 단계를 거침으로써, 최외층의 제1 도체패턴층(11)의 전기적 단락 상태가 해제된다.
다음으로, 도 14를 참고하면, 제1 적층체의 타면에 솔더레지스트층을 형성한다.
솔더레지스트층(SR)은 솔더레지스트 필름을 제1 적층체의 타면에 라미네이션하여 형성될 수 있다. 솔더레지스트층(SR)에는 도 14를 기준으로 최하층의 제1 도체패턴층(11)의 일부를 노출하는 개구가 형성될 수 있다. 개구는 포토리쏘그래피 공정을 통해 형성될 수 있다.
본 단계에서 솔더레지스트층(SR)은 완전경화(C-stage)된다. 완전경화(C-stage)된 솔더레지스트층(SR)은 후속되는 접합 공정에서 솔더레지스트층(SR)은 제1 적층체를 보호 및 지지한다.
다음으로 도 15를 참고하면, 제1 적층체의 일면에 접합절연층을 형성한다.
접합절연층(300)은 ABF와 같은 빌드업 필름을 제1 적층체의 일면에 적층함으로써 형성될 수 있다.
접합절연층(300)은 금속필라(420)의 상면을 노출한다. 이를 위해, 금속필라(420)의 두께보다 두꺼운 절연필름을 제1 적층체(100)의 일면에 적층한 후 금속필라(420)의 상면이 노출되도록 절연필름을 연마할 수 있다. 이 후, 노출된 금속필라(420)의 일부를 에칭으로 제거하여 수용홈을 형성한다. 수용홈을 통해 후술할 제2 적층체에 형성된 저융점금속층이 삽입될 수 있다(도 19).
(제2 적층체의 제조방법)
도 16 내지 도 18을 참고하면, 캐리어 상에 제2 적층체를 형성하고, 제2 적층체의 일면에 시드금속층 및 저용점금속층을 형성한다.
도 16 및 도 17에 도시된 단계는, 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조 방법 중 도 4 및 도 5에 도시된 단계와 동일하다. 따라서, 도 4 및 도 5에 대한 설명이 도 16 및 도 17에 그대로 적용될 수 있다.
다음으로, 도 18을 참고하면, 극박금속박이 잔존하는 제2 적층체의 일면에 도금레지스트를 형성하고, 도금레지스트의 개구에 저융점금속층을 형성한 후 도금레지스트를 제거하고 극박금속박 중 금속필라가 형성되지 않은 부분을 제거한다.
도금레지스트는 드라이필름을 제2 적층체(200)의 일면에 적층한 후 포토리쏘그래피 공정을 수행함으로써 형성될 수 있다. 도금레지스트에는 극박금속박(CF2)의 적어도 일부를 노출하는 개구가 형성된다.
저융점금속층(430)은 전해도금 또는 페이스트 인쇄를 통해 도금레지스트의 개구에 형성될 수 있다.
도금레지스트 제거 후 극박금속박(CF2)은 플래쉬 에칭 또는 하프 에칭을 통해 제거될 수 있다. 이 때, 극박금속박(CF2)과 제2 도체패턴층(21)이 동일한 금속으로 형성된 경우, 극박금속박(CF2)과 함께 제2 도체패턴층(21)의 일부가 제거될 수 있다. 즉, 제2 도체패턴층(21)의 일면에는 홈(R)이 형성된다.
극박금속박(CF2)은 일부가 제거되어 시드금속층(410)이 된다.
(제1 적층체와 제2 적층체의 접합공정)
도 19 및 도 20은 본 실시예에 적용되는 제1 적층체와 제2 적층체를 접합하는 단계를 도시하고 있다.
본 단계는 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조 방법에서와 유사하다. 즉, 도 9 및 도 10에 대한 설명이 본 실시예에 따른 도 19 및 도 20에 그대로 적용되거나 용이하게 변형되어 적용될 수 있다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경 또는 삭제 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
11: 제1 도체패턴층
21: 제2 도체패턴층
100: 제1 적층체
110: 제1 절연층
200: 제2 적층체
210: 제2 절연층
300: 접합절연층
310: 개구부
400: 금속접합부
410: 시드금속층
420: 금속필라
430: 저융점금속층
R: 홈부
SR: 솔더레지스트층
C: 캐리어
CF1: 캐리어금속박
CF2: 극박금속박
S: 지지판
PL: 보호층
PR1, PR2: 도금레지스트
V1: 제1 비아
V2: 제2 비아
1000, 2000: 다층 인쇄회로기판

Claims (12)

  1. 제1 도체패턴층을 포함하는 하부 기판;
    제2 도체패턴층을 포함하고, 상기 하부 기판 상에 배치되는 인터포저 기판;
    상기 하부 기판과 상기 인터포저 기판을 접합하도록 상기 하부 기판과 상기 인터포저 기판 사이에 배치되는 접합절연층; 및
    상기 제1 도체패턴층과 상기 제2 도체패턴층을 연결하도록 상기 접합절연층을 관통하는 금속접합부를 포함하고,
    상기 금속접합부는,
    상기 제2 도체패턴층에 형성된 시드금속층, 금속필라 및 상기 금속필라의 용융점보다 낮은 용융점의 저융점금속층을 포함하는, 다층 인쇄회로기판.
  2. 제1항에 있어서,
    상기 금속필라는 상기 시드금속층에 형성되고,
    상기 저융점금속층은 상기 금속필라와 상기 제1 도체패턴층 사이에 형성되는, 다층 인쇄회로기판.
  3. 제2항에 있어서,
    상기 접합절연층에 형성되고, 상기 제1 도체패턴층 및 상기 제2 도체패턴층 각각의 적어도 일부를 노출하는 개구부를 더 포함하고,
    상기 저융점금속층은 상기 개구부의 적어도 일부를 충전하는, 다층 인쇄회로기판.
  4. 제2항에 있어서,
    상기 접합절연층은 감광성 물질을 포함하는, 다층 인쇄회로기판.
  5. 제1항에 있어서,
    상기 금속필라는 상기 제1 도체패턴층에 형성되고,
    상기 저융점금속층은 상기 시드금속층과 상기 금속필라 사이에 형성되는, 다층 인쇄회로기판.
  6. 제1항에 있어서,
    상기 제1 도체패턴층에 대향되는 상기 제2 도체패턴층의 일면에는, 상기 제2 도체패턴층의 일 영역이 다른 영역보다 돌출되도록 홈이 형성되고,
    상기 시드금속층은 상기 제2 도체패턴층의 상기 일 영역에 형성되는, 다층 인쇄회로기판.
  7. 제1항에 있어서,
    상기 하부 기판은 상기 제1 도체패턴층이 형성되는 제1 절연층을 더 포함하고,
    상기 인터포저 기판은 상기 제2 도체패턴층이 형성되는 제2 절연층을 더 포함하고,
    상기 제2 도체패턴층은 상기 제2 절연층에 매립되어 일면이 상기 제2 절연층의 일면으로 노출되는, 다층 인쇄회로기판.
  8. 제7항에 있어서,
    상기 제2 도체패턴층의 일면에는 홈이 형성되는, 다층 인쇄회로기판.
  9. 제1 도체패턴층을 포함하는 제1 적층체;
    제2 도체패턴층을 포함하고, 상기 제1 적층체 상에 배치되는 제2 적층체;
    상기 제1 적층체와 상기 제2 적층체를 접합하도록 상기 제1 적층체의 일면 및 상기 제2 적층체의 일면 사이에 배치되는 접합절연층; 및
    상기 제1 도체패턴층과 상기 제2 도체패턴층을 서로 전기적으로 연결하도록 상기 접합절연층을 관통하는 금속접합부;
    를 포함하고,
    상기 제2 도체패턴층의 일 영역은 다른 영역보다 돌출되고,
    상기 금속접합부는,
    상기 제2 도체패턴층의 상기 일 영역에 형성되는 시드금속층, 금속필라 및 상기 금속필라의 용융점보다 낮은 용융점의 저융점금속층을 포함하는, 다층 인쇄회로기판.
  10. 제9항에 있어서,
    상기 제2 도체패턴층은, 상기 제2 적층체에 매립되어 일면이 상기 접합절연층에 접촉하는 상기 제2 적층체의 일면으로 노출되는, 다층 인쇄회로기판.
  11. 제9항에 있어서,
    상기 금속필라는 상기 시드금속층에 형성되고,
    상기 저융점금속층은 상기 금속필라와 상기 제1 도체패턴층 사이에 형성되는, 다층 인쇄회로기판.
  12. 제9항에 있어서,
    상기 금속필라는 상기 제1 도체패턴층에 형성되고,
    상기 저융점금속층은 상기 시드금속층과 상기 금속필라 사이에 형성되는, 다층 인쇄회로기판.
KR1020170136836A 2017-10-20 2017-10-20 다층 인쇄회로기판 KR102449368B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170136836A KR102449368B1 (ko) 2017-10-20 2017-10-20 다층 인쇄회로기판
JP2018081675A JP7472412B2 (ja) 2017-10-20 2018-04-20 多層プリント回路基板
TW107114061A TWI788346B (zh) 2017-10-20 2018-04-25 多層印刷電路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170136836A KR102449368B1 (ko) 2017-10-20 2017-10-20 다층 인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20190044418A true KR20190044418A (ko) 2019-04-30
KR102449368B1 KR102449368B1 (ko) 2022-09-30

Family

ID=66285797

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170136836A KR102449368B1 (ko) 2017-10-20 2017-10-20 다층 인쇄회로기판

Country Status (3)

Country Link
JP (1) JP7472412B2 (ko)
KR (1) KR102449368B1 (ko)
TW (1) TWI788346B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI708541B (zh) * 2019-06-06 2020-10-21 欣興電子股份有限公司 線路載板及其製作方法
US10999939B2 (en) 2018-06-08 2021-05-04 Unimicron Technology Corp. Circuit carrier board and manufacturing method thereof
US11296062B2 (en) * 2019-06-25 2022-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimension large system integration

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10190232A (ja) * 1996-12-27 1998-07-21 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
JP2008277393A (ja) * 2007-04-26 2008-11-13 Kyocera Corp 実装構造体及びその製造方法
KR20110066044A (ko) 2009-12-10 2011-06-16 엘지이노텍 주식회사 다층인쇄회로기판 및 그 제조방법
JP2012079767A (ja) * 2010-09-30 2012-04-19 Fujikura Ltd プリント配線板、その製造方法、多層プリント配線板、及びその製造方法
KR20170002322A (ko) * 2015-06-29 2017-01-06 삼성전기주식회사 다층기판 및 다층기판 제조방법
JP2017174997A (ja) * 2016-03-24 2017-09-28 株式会社村田製作所 多層基板、および、多層基板の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002190549A (ja) 2000-10-03 2002-07-05 Sumitomo Bakelite Co Ltd 多層配線板および多層配線板の製造方法
JP4324573B2 (ja) 2005-03-03 2009-09-02 カシオマイクロニクス株式会社 半導体装置及び実装構造体
JP2015162660A (ja) 2014-02-28 2015-09-07 イビデン株式会社 プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ
JP6358431B2 (ja) 2014-08-25 2018-07-18 新光電気工業株式会社 電子部品装置及びその製造方法
WO2017051809A1 (ja) * 2015-09-25 2017-03-30 大日本印刷株式会社 実装部品、配線基板、電子装置、およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10190232A (ja) * 1996-12-27 1998-07-21 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
JP2008277393A (ja) * 2007-04-26 2008-11-13 Kyocera Corp 実装構造体及びその製造方法
KR20110066044A (ko) 2009-12-10 2011-06-16 엘지이노텍 주식회사 다층인쇄회로기판 및 그 제조방법
JP2012079767A (ja) * 2010-09-30 2012-04-19 Fujikura Ltd プリント配線板、その製造方法、多層プリント配線板、及びその製造方法
KR20170002322A (ko) * 2015-06-29 2017-01-06 삼성전기주식회사 다층기판 및 다층기판 제조방법
JP2017174997A (ja) * 2016-03-24 2017-09-28 株式会社村田製作所 多層基板、および、多層基板の製造方法

Also Published As

Publication number Publication date
JP7472412B2 (ja) 2024-04-23
KR102449368B1 (ko) 2022-09-30
TWI788346B (zh) 2023-01-01
JP2019080031A (ja) 2019-05-23
TW201918140A (zh) 2019-05-01

Similar Documents

Publication Publication Date Title
JP5510323B2 (ja) コアレス配線基板、半導体装置及びそれらの製造方法
TWI670814B (zh) 單層無芯基板
KR20190046511A (ko) 다층 인쇄회로기판
US20060284640A1 (en) Structure of circuit board and method for fabricating the same
KR20100065691A (ko) 금속범프를 갖는 인쇄회로기판 및 그 제조방법
TWI465171B (zh) 承載電路板、承載電路板的製作方法及封裝結構
US20120210576A1 (en) Printed circuit board and method of manufacturing the same
KR20160032985A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
JP7472412B2 (ja) 多層プリント回路基板
JP4170266B2 (ja) 配線基板の製造方法
CN109310014B (zh) 刚性-柔性印刷电路板及其制造方法
JP2019212692A (ja) 配線基板及びその製造方法
JP2008227538A (ja) 配線基板の製造方法、及び配線基板
JP7131740B2 (ja) プリント回路基板及びパッケージ
JP7423887B2 (ja) 多層プリント回路基板
JP7163549B2 (ja) プリント回路基板及びプリント回路基板の製造方法
JP6562483B2 (ja) プリント回路基板
JP2005093979A (ja) 配線基板の製造方法、及び配線基板
KR20190053007A (ko) 지지체 부착 인쇄회로기판 및 지지체 부착 인쇄회로기판의 제조방법
JP7087236B2 (ja) プリント回路基板
JP2006147932A (ja) 多層配線基板及びその製造方法
KR101231443B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2017216434A (ja) 多層プリント回路基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant