JP4324573B2 - 半導体装置及び実装構造体 - Google Patents

Description

本発明は、ポストを覆うようにボールが形成されるバンプを備えた半導体装置及びそれを実装した実装構造体に関する。

携帯電話やデジタルカメラ等のさまざまな電子機器の小型化・高機能化に伴い、LSI（Large Scale Integration）やLSIパッケージの小型化を実現するバンプ・ピッチ（互いに隣接するバンプ同士の間隔）の微細化への要求が高まっている。近年では、LSIやLSIパッケージの実装面積の縮小に適した接続方法として「フリップチップ接続」が採用されているが、当該フリップチップ接続では、半田製のバンプを溶融させて接続している。その際、互いに隣接するバンプ同士が接触してショートが発生する可能性があるため、一般的にバンプ・ピッチを２００〜２５０μｍ程度に保持している。

しかしながら、LSIやLSIパッケージの更なる小型化を図るには、バンプ・ピッチの微細化が不可欠な課題となっており、バンプ・ピッチの微細化を巡る種々の技術が開発されている（例えば非特許文献１参照）。

具体的に、非特許文献１に記載の技術では、フォトレジスト材料の改良，フォトレジスト・パターニング時の露光・現像パラメータの最適化，めっき時に用いる電流の精密なコントロール等によりバンプ・ピッチの微細化を図る旨記載されており、その技術を用いたバンプの形成方法がそのページ中の後半部分に図面を用いて掲載されている。

当該ページ中の図面を用いたバンプの形成方法を簡単に説明すると、始めに「１）ウェハ」に示す通り、ウェハ（無数のドット状を呈した部位）上に電極（青色を呈した部位）と保護膜（青色斜線を呈した部位）とを形成し、その後「２）シード層形成」，「３）フォトレジスト・パターニング、はんだめっき」，「４）フォトレジスト剥離、シード層エッチング」の各処理を経て、露出した状態の電極をシード層（緑色を呈した部位及びオレンジ色斜線を呈した部位で電極とバンプとの密着性を高める下地金属膜に相当するもの）で完全に覆い、最終的に「５）リフロー、バンプ形成」の処理で半田をリフロー（溶融）させて略球形状のバンプを形成している。

非特許文献１に記載の技術は、確かに、バンプ・ピッチの２次元的な微細化を図る上では有用であるが、今日では、LSI又はLSIパッケージ同士を積層しながら互いに接合して電子機器の小型化を図る場合もあり、バンプ・ピッチの２次元的な微細化に加えて「バンプに一定の高さを維持させる」という３次元的な要素も要求されている。バンプに一定の高さを維持させるために、一般的には、電極上に形成された下地金属膜上に「ポスト」を立設してそのポストを半田（ボール）で覆ったバンプを採用している。
"超微細ピッチはんだバンプを形成、接続する技術を実用化〜世界初！３５μｍピッチはんだバンプの形成、接続を実現〜"，［online］，２００３年１２月１５日，富士通株式会社，［２００５年２月２８日検索］，インターネット＜URL：http://pr.fujitsu.com/jp/news/2003/12/15.html＞

ところで、ポストを立設する構成では、その製造工程において、ポストを立設した後にめっき処理で半田の塊をポスト上に形成し、その後半田をリフローさせることでポストを半田で包み込むようにボールを形成してバンプを形成しているが、当該リフロー工程において、ボールを構成する半田が、ポストの上面から側面に不規則に垂れ落ちてポストの側面を均一的に覆えず（図５参照）、バンプ・ピッチを一定に保持することができない可能性がある。
本発明の目的は、バンプに一定の高さを維持させながらバンプ・ピッチを一定に保持することである。

上記課題を解決するため請求項１に記載の発明は、
ポストを覆うようにボールが形成されるバンプを備えた半導体装置であって、
前記ボールに対し前記ポストより濡れ性に優れる金属が前記ポストの側面に存在し、かつ、前記ポストの上面で前記ポストと前記ボールとが直に接触していることを特徴としている。

請求項２に記載の発明は、
請求項１に記載の半導体装置において、
前記金属がＰｄ、Ａｕ、Ａｇ又はＳｎであることを特徴としている。

請求項３に記載の発明は、
請求項１又は２に記載の半導体装置において、
前記ポストがＣｕ又はＮｉで構成されていることを特徴としている。

請求項４に記載の発明は、
請求項１〜３のいずれか一項に記載の半導体装置において、
前記ボールがＰｂ、Ｉｎ、Ｓｎ、Ａｕ、Ａｇ、Ｃｕ、Ｂｉ又はＺｎのいずれかを少なくとも１つ含む材料で構成されていることを特徴としている。

請求項５に記載の発明は、
請求項１〜４のいずれか一項に記載の半導体装置において、
前記バンプがボール状を呈しかつ格子状に配置されたＢＧＡであることを特徴としている。

請求項６に記載の発明は、
請求項１〜５のいずれか一項に記載の半導体装置において、
フリップチップ、ウェハレベルパッケージ又はチップサイズパッケージとして用いられることを特徴としている。

請求項７に記載の発明の実装構造体は、
請求項１〜６のいずれか一項に記載の半導体装置が被実装体に実装されていることを特徴としている。

請求項８に記載の発明は、
請求項７に記載の実装構造体において、
前記半導体装置が前記被実装体に対しフリップチップ実装されていることを特徴としている。

請求項９に記載の発明は、
請求項７又は８に記載の実装構造体において、
前記被実装体が実装用基板であり、
前記実装用基板がセラミック、シリコン、ガリウム砒素、ガラスエポキシ、液晶ポリマー、ポリイミド又はポリエチレンテレフタレートで構成されていることを特徴としている。

請求項１０に記載の発明は、
請求項７又は８に記載の実装構造体において、
前記被実装体が半導体デバイスであることを特徴としている。

本発明では、ポストの側面に濡れ性に優れる金属が存在しているから、バンプのリフロー工程において、ボールを構成する材料がポストの上面から均一的に側面に沿って垂れ落ち易い。そのため、ポストの側面を均一的に覆うようにボールを形成することができ、ひいてはバンプに一定の高さを均一に維持させながらバンプ・ピッチを一定に保持することができる。

以下、図面を参照しながら本発明を実施するための最良の形態について説明する。ただし、以下の実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲は下記の実施形態及び図示例に限定されるものではない。

１．半導体装置
始めに、本発明に係る「半導体装置」について説明する。

図１は半導体装置１００の構成を示す断面図である。
図１に示す通り、半導体装置１００はフリップチップ、ウェハレベルパッケージ又はチップサイズパッケージとして用いられるものであり、シリコン製のウェハ２を有している。

ウェハ２の図１中上面は公知の半導体素子（図示略）が形成された能動面２２ｂとなっており、その裏面が受動面２ａとなっている。

受動面２ａ下には半導体装置１００を保護する保護膜１が形成されている。保護膜１は機械的な衝撃からチッピングが発生するのを防止したり、半導体装置１００を実装用基板に実装した場合に発生する応力や光から当該半導体装置１００を保護したりするもので、エポキシ樹脂、ポリイミド樹脂、液晶ポリマー等から構成されている。なお、保護膜１はなくてもよい。

他方、能動面２ｂ上にはＳｉＯ_２製の酸化膜３が形成されており、酸化膜３上にはＡｌ製の電極４とＳｉＮ，ＳｉＯ_２等で構成された保護膜５とが形成されている。

電極４は平面視して方形状又は円形状を呈しており、その幅（直径）が約２０〜１００μｍ程度を有している。

保護膜５は能動面２ｂ上の半導体素子や電極４等を保護するもので、約１．０μｍ程度の厚さを有している。保護膜５には平面視して円形状でかつ電極４の表面積より小さい開口部６が形成されている。開口部６は電極４上に形成されて当該開口部６から電極４が露出するような形態となっており、図１に示す通り、保護膜５を断面視すると、保護膜５はその端部が電極４の一部に跨った状態で酸化膜３上に形成されている。

開口部６の内部の電極４上には下地金属膜７とバンプ１０とが形成されている。下地金属膜７は電極４とバンプ１０との密着性を高めるもので、Ｔｉ製の第１の下地金属膜８とＣｕ製の第２の下地金属膜９とから構成されている。第１の下地金属膜８は電極４の直上に形成されており、当該第１の下地金属膜８の直上に第２の下地金属膜９が形成されている。第１，第２の各下地金属膜８，９は約３００ｎｍ程度の厚さを有している。第１の下地金属膜８はＴｉＷ又はＴｉＮで構成されてもよく、第２の下地金属膜９はＮｉ又はＡｕで構成されてもよい。

バンプ１０は、主に、ピラー状（円柱状）を呈したＣｕ製のポスト１１と、球形状（ボール状）を呈した半田製のボール１２とから構成されており、ポスト１１の側面上に金属部１３が形成されている。

ポスト１１は第２の下地金属膜９の直上に形成されており、約４０〜６０μｍ程度の高さを有している。ポスト１１はＮｉ又はＡｕで構成されていてもよい。

ボール１２は、下地金属膜７の側面、ポスト１１の上面及び金属部１３の表面を覆った状態で電極４上に配されている。ボール１２は共晶半田（Ｐｂ６３Ｓｎ３７等），高温半田（Ｐｂ９７Ｓｎ３等），鉛フリー半田（Ｓｎ９７Ａｇ３等）等のいずれの半田で構成されてもよい。ボール１２は上記の他にＩｎ，Ｓｎ，Ａｕ，Ａｇ等の金属又はその合金で構成されてもよく、終局的にはＰｂ、Ｉｎ、Ｓｎ、Ａｕ、Ａｇ、Ｃｕ、Ｂｉ又はＺｎのいずれかを少なくとも１つ含む材料で構成することができる。

金属部１３は、ボール１２を構成する材料に対しポスト１１より濡れ性に優れる部位で、具体的にはＰｄ，Ａｕ，Ａｇ，Ｓｎ等の金属で構成されており、約０．１〜１．０μｍ程度の厚さを有している。金属部１３は、ポスト１１の上部から第２の下地金属膜８の下部にかけてポスト１１及び第２の下地金属膜８の各側面を覆うように形成されており、詳しくはそれを構成するＰｄ，Ａｕ，Ａｇ，Ｓｎ等の金属が、第２の下地金属膜９、ポスト１１及びボール１２の各構成金属と渾然一体となったような形態で、ポスト１１の側面、ポスト１１とボール１２との界面近傍、第２の下地金属膜９の側面、第２の下地金属膜９とポスト１１との界面近傍等に存在している（後述の「リフロー工程」参照）。

下地金属膜７（及びポスト１１）が電極４上に占める面積は保護膜５の開口部６の面積より狭く、下地金属膜７（及びボール１２の下部）と保護膜５の端部との間には微小な隙間１４が形成されている。そして当該隙間１４から電極４の一部が露出している。

以上の構成を具備する半導体装置１００は、ボール１２が球形状（ボール状）を呈しかつ格子状に配置されたＢＧＡ（Ball Grid Array）となっている。

なお、半導体装置１００では、電極４，開口部６が平面視して三角形状，四角形状等の多角形状を呈していてもよいし、ポスト１１が三角柱状，四角柱状等の多角柱状を呈していてもよい。

更に、半導体装置１００では、バンプ１０が下地金属膜７を介して電極４上に形成されているが、保護膜５上に引回し用の再配線を配して当該再配線上にバンプ１０を形成してもよい。

続いて、半導体装置１００の製造方法について説明する。

図２は半導体装置１００の製造方法の各工程を経時的に示す図面である。
図２（ａ）に示す通り、ウェハ２の能動面２ｂ上に酸化膜３、電極４及び保護膜５が形成された状態において、公知のスパッタリング処理で第１の下地金属膜８及び第２の下地金属膜９をそれぞれ形成して、電極４及び保護膜５の全面を下地金属膜７で覆う（下地金属膜形成工程）。

下地金属膜７を形成したら、図２（ｂ）に示す通り、当該下地金属膜７上にこれら全面を覆うように公知のスピンコート処理でフォトレジスト１５を塗布し（塗布工程）、当該フォトレジスト１５の上方にネガタイプのフォトマスク１６を配した状態で露光する（露光工程）。

当該露光工程では、フォトマスク１６として、開口部６より面積が狭い遮光性の遮光部１７と光透過性の透過部１８とが設けられたものを用い、遮光部１７を開口部６（保護膜５から電極４が露出する部位）に対応する位置に配した状態で露光する。この場合、露光される光は、フォトマスク１６の各部位のうち、遮光部１７で遮光され、透過部１８でフォトマスク１６を透過してフォトレジスト１５に入射する。

露光した状態で所定時間経過したら、図２（ｃ）に示す通り、フォトレジスト１５を公知の現像液で現像し（現像工程）、フォトレジスト１５中の遮光部１７に対向した部位を除去して第２の開口部１９を形成する。

当該現像工程では、フォトレジスト１５中の遮光部１７に対向した部位が上記露光工程において光の照射を受けていないため当該部位のみが現像液に溶解し、他方、フォトレジスト１５中の透過部１８に対向した部位は現像液に溶解せずに残留する。

なお、ネガタイプのフォトマスク１６に代えてポジタイプのフォトマスクを適用し、第２の開口部１９を形成してもよい。

第２の開口部１９を形成したら、図２（ｄ）に示す通り、第２の開口部１９に対し、ポスト１１及びボール１２を構成する各金属を用いた公知の電解めっき処理でポスト１１及びバンプ１２を形成し、バンプ１０（の基礎）を形成する（電解めっき工程）。

バンプ１０を形成したら、図２（ｅ）に示す通り、現像工程において残留したフォトレジスト１５を剥離して当該フォトレジスト１５を除去し（除去工程）、フォトレジスト１５を除去したら、除去前のフォトレジスト１５下に配された第１，第２の各下地金属膜８，９を所定のエッチャントでそれぞれエッチングして不要な下地金属膜７を除去する（エッチング工程）。

特に、当該エッチング工程における第１の下地金属膜８のエッチングでは、エッチャントとして、Ｈ_２Ｏ_２中にＮａＯＨ，ＫＯＨ，Ｎａ_２ＣＯ_３，Ｋ_２ＣＯ_３等のアルカリ塩を添加した中性溶液（ｐＨ７程度の溶液）を用いるのがよく、この場合、第１の下地金属膜８の直下に配された電極４が腐蝕されるのを防止することができる。

不要な下地金属膜７を除去したら、金属部１３を構成する金属を用いた公知の無電解めっき処理をおこない、図２（ｆ）に示す通り、ポスト１１の側面上に金属部１３を形成する（無電解めっき工程）。

例えば、金属部１３をＰｄで構成する場合には、めっき液として、パラジウム化合物、還元剤、錯化剤及び無機硫黄化合物を含有する混合液を用い、その無電解めっき工程中において、当該混合液を酸性水溶液又はアルカリ性水溶液でｐＨ６．０〜８．０に調整しながら処理をおこなう。

「還元剤」としては、次亜リン酸，次亜リン酸塩，亜リン酸，亜リン酸塩，水酸化ホウ素化合物，アミンボラン類等が適用可能であり、「錯化剤」としては、アンモニア，アミン類等が適用可能であり、「無機硫黄化合物」としては、チオ硫酸塩，ポリチオン酸塩，亜二チオン硫酸塩，亜硫酸塩，二チオン酸塩等が適用可能であり、「酸性水溶液」としては、塩酸，硫酸等が適用可能であり、「アルカリ水溶液」としては、水酸化ナトリウム等が適用可能である。

当該無電解めっき工程においては、上記の通り、めっき液のｐＨを略中性に調整することで、隙間１４から露出する電極４を腐蝕することなくパラジウムを析出させることができる。

なお、当該無電解めっき工程においては、めっき液のｐＨが６．０未満であると、めっき液中のパラジウムとアミンとの錯体の安定度が低下し、他方、めっき液のｐＨが８．０を超えると、めっき液中の還元剤の還元力が強くなってめっき液が不安定となるため、めっき液のｐＨは６．０〜８．０に調整するのがよい。

金属部１３を形成したら、図２（ｇ）に示す通り、ウェハ２の能動面２ｂ上にロジン系のフラックス２０を塗布して当該能動面２ｂ上を全面にわたってフラックス２０で覆う（フラックス塗布工程）。

フラックス２０を塗布したら、図２（ｈ）に示す通り、Ｎ_２雰囲気下でボール１２をリフローして球形状にする（リフロー工程）。

なお、上記無電解めっき工程の処理で金属部１３は略均一な膜状に形成されるが、当該リフロー工程においては熱の影響でその形態がやや変化し、金属部１３を構成する金属が膜状の形態というよりは不規則に分散した形態でポスト１１の側面、ポスト１１とボール１２との界面近傍、第２の下地金属膜９の側面、第２の下地金属膜９とポスト１１との界面近傍等に存在するようになる。詳しくは、リフロー工程による熱の影響で、金属部１３、第２の下地金属膜９、ポスト１１及びボール１２の各構成金属が互いに溶融しながら分散し合い、金属部１３の構成金属が第２の下地金属膜９、ポスト１１及びボール１２の各構成金属と渾然一体となったような形態で、ポスト１１の側面、ポスト１１とボール１２との界面、第２の下地金属膜９の側面、第２の下地金属膜９とポスト１１との界面等に存在するようになる。

ボール１２をリフローしたら、フラックス２０を剥離して能動面２ｂ上を洗浄し（剥離・洗浄工程）、その後、ウェハ２の受動面２ａ下にエポキシ樹脂、ポリイミド樹脂、液晶ポリマー等を供給・加熱して硬化させ、保護膜１を形成する（保護膜形成工程）。

保護膜１を形成したら、公知のダイシング法による処理で保護膜１、ウェハ２等を一括して切断・分割し（ダイシング工程，図示略）、半導体装置１００の製造が完了する。

以上の半導体装置１００では、ポスト１１の側面に濡れ性に優れる金属部１３が形成されているから、リフロー工程において、ボール１２を構成する材料がポスト１１の上面から均一的に側面に沿って垂れ落ち易い。そのため、ポスト１１の側面を均一的に覆うようにボール１２を形成することができ、ひいてはバンプ１０に一定の高さを維持させながらバンプ・ピッチを一定に保持することができる。

ここで、半導体装置１００の製造方法では、エッチング工程において、保護膜５上の下地金属膜７の他に、保護膜５の開口部６内の電極４上（隙間１４）でも下地金属膜７をエッチングしているが、当該エッチング工程の第１の下地金属膜８のエッチングにおいて中性のエッチャントを用いれば、隙間１４内にエッチャントが残留しても当該エッチャントが電極４を腐蝕することはない。

また、隙間１４内にエッチング済みの下地金属膜７が残渣として残留しても、保護膜５の開口部６がその側縁部の壁により囲まれているから、残渣としての下地金属膜７が隙間１４の外部に漏出し難く、電極４同士やバンプ１０同士が電気的に接触してショートを引き起こす可能性も低い。

そのため、エッチング工程に起因する電極４の腐蝕やショート等の不都合を心配することなく、下地金属膜７をエッチングすることができ、電極４が保護膜５の開口部６から露出するのを容認することができる。

更に、半導体装置１００では、受動面２ａ下に保護膜１が形成されているから、機械的な衝撃でチッピングが起こり難く、半導体装置１００の利便性や信頼性を向上させることができ、また、半導体装置１００を実装用基板に実装した場合に発生する応力又は光から半導体装置１００を保護することもできる。

なお、本発明は上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲において種々の改良及び設計変更をおこなってもよい。

例えば、半導体装置１００では、保護膜５の開口部６から露出した電極４上に下地金属膜７を形成してその上にバンプ１０を形成したが、図３に示す通り、電極４の一部に跨った保護膜５の一端部から他端部にかけて開口部６（図１参照）を完全に覆うように下地金属膜７を形成してその上にバンプ１０を形成してもよい。

この場合、上記露光工程において、開口部６より面積が広い遮光部を有するフォトマスクを用いて露光し、当該遮光部に対応する第２の開口部を形成してその後の処理を上記と同様におこなえばよい。

２．実装構造体
次に、本発明に係る「実装構造体」について説明する。

図４は実装構造体２００の概略構成を示す断面図である。
図４に示す通り、実装構造体２００は被実装体２０１を有しており、当該被実装体２０１に対して上記「１．半導体装置」で説明した半導体装置１００がフリップチップ実装された構造を有している。

詳しくは、被実装体２０１上にはパッド電極２０２が形成されており、当該パッド電極２０２に対し半導体装置１００のバンプ１０が接続されている。パッド電極２０２とバンプ１０との接続に際しては、被実装体２００と半導体装置１００とが位置合わせされ、その後にバンプ１０がリフローされて、パッド電極２０２とバンプ１０とが互いに接続されている。なお、半導体装置１００と被実装体２００との間がポリイミド等の封止用樹脂で封止されていてもよい。

被実装体２０１としては、公知の実装用基板や半導体デバイスが適用可能である。

例えば、実装用基板としては、光透過性・可撓性に劣るセラミック，シリコン，ガリウム砒素，ガラスエポキシ等の基板や、光透過性・可撓性に優れる液晶ポリマー，ポリイミド，ポリエチレンテレフタレート等のフレキシブル基板が適用可能であり、半導体デバイスとしては、ＤＳＰ（Digital Signal Processor），ＭＰＵ（Micro Processing Unit），ＣＰＵ（Central Processing Unit），ＡＳＩＣ（Application Specific Integrated Circuit）等の機能を有する半導体デバイスが適用可能である。

以上の実装構造体２００は、半導体装置１００が被実装体２０１に実装されたものであるから、バンプ１０の高さが一定に保持された状態で半導体装置１００が実装用基板２０１に接続されており、半導体装置１００と被実装体２０１との接続が確実なものとなっている。

半導体装置１００の構成を示す断面図である。 半導体装置１００の製造方法の各工程を経時的に示す図面である。 半導体装置１００の変形例を示す断面図である。 実装構造体２００の概略構成を示す断面図である。 従来のバンプ構造を示す断面図である。

符号の説明

１００ 半導体装置
１ 保護膜
２ ウェハ
３ 酸化膜
４ 電極
５ 保護膜
６ 開口部
７ 下地金属膜
８ 第１の下地金属膜
９ 第２の下地金属膜
１０ バンプ
１１ ポスト
１２ ボール
１３ 金属部
１４ 隙間
２００ 実装構造体
２０１ 被実装体

Claims (10)

1. ポストを覆うようにボールが形成されるバンプを備えた半導体装置であって、
   前記ボールに対し前記ポストより濡れ性に優れる金属が前記ポストの側面に存在し、かつ、前記ポストの上面で前記ポストと前記ボールとが直に接触していることを特徴とする半導体装置。
2. 請求項１に記載の半導体装置において、
   前記金属がＰｄ、Ａｕ、Ａｇ又はＳｎであることを特徴とする半導体装置。
3. 請求項１又は２に記載の半導体装置において、
   前記ポストがＣｕ又はＮｉで構成されていることを特徴とする半導体装置。
4. 請求項１〜３のいずれか一項に記載の半導体装置において、
   前記ボールがＰｂ、Ｉｎ、Ｓｎ、Ａｕ、Ａｇ、Ｃｕ、Ｂｉ又はＺｎのいずれかを少なくとも１つ含む材料で構成されていることを特徴とする半導体装置。
5. 請求項１〜４のいずれか一項に記載の半導体装置において、
   前記バンプがボール状を呈しかつ格子状に配置されたＢＧＡであることを特徴とする半導体装置。
6. 請求項１〜５のいずれか一項に記載の半導体装置において、
   フリップチップ、ウェハレベルパッケージ又はチップサイズパッケージとして用いられることを特徴とする半導体装置。
7. 請求項１〜６のいずれか一項に記載の半導体装置が被実装体に実装されていることを特徴とする実装構造体。
8. 請求項７に記載の実装構造体において、
   前記半導体装置が前記被実装体に対しフリップチップ実装されていることを特徴とする実装構造体。
9. 請求項７又は８に記載の実装構造体において、
   前記被実装体が実装用基板であり、
   前記実装用基板がセラミック、シリコン、ガリウム砒素、ガラスエポキシ、液晶ポリマー、ポリイミド又はポリエチレンテレフタレートで構成されていることを特徴とする実装構造体。
10. 請求項７又は８に記載の実装構造体において、
    前記被実装体が半導体デバイスであることを特徴とする実装構造体。

Images