JP2001345336A - 半導体装置の作製方法と、それに用いられる配線部材 - Google Patents
半導体装置の作製方法と、それに用いられる配線部材Info
- Publication number
- JP2001345336A JP2001345336A JP2000166303A JP2000166303A JP2001345336A JP 2001345336 A JP2001345336 A JP 2001345336A JP 2000166303 A JP2000166303 A JP 2000166303A JP 2000166303 A JP2000166303 A JP 2000166303A JP 2001345336 A JP2001345336 A JP 2001345336A
- Authority
- JP
- Japan
- Prior art keywords
- connection terminal
- layer
- forming
- semiconductor device
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 ウエハレベルＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ
Ｐａｃｋａｇｅ）製造における歩留まり問題解決方法
を提供する。 【解決手段】 導電性金属板基材１１０に治具穴１１５
を設け、その上に溶解剥離性金属層１２０をメッキ形成
し、更に金属層１３０を積層してレジスト１４０でパタ
ーニングして配線部１３０Ａを形成する。配線部１３０
Ａのフリップチップ接続用端子部１３１にレジスト１４
５により半田メッキ部１５０を形成し、金バンプが形成
されているペレットの集合であるウエハ１６０の端子部
１６５と半田接続した後樹脂封止する。溶解剥離金属層
１２０をエッチングし基材１１０を分離し配線部１３０
Ａ下部に半田バンプを形成して個々のペレットに切り分
ける。
Ｐａｃｋａｇｅ）製造における歩留まり問題解決方法
を提供する。 【解決手段】 導電性金属板基材１１０に治具穴１１５
を設け、その上に溶解剥離性金属層１２０をメッキ形成
し、更に金属層１３０を積層してレジスト１４０でパタ
ーニングして配線部１３０Ａを形成する。配線部１３０
Ａのフリップチップ接続用端子部１３１にレジスト１４
５により半田メッキ部１５０を形成し、金バンプが形成
されているペレットの集合であるウエハ１６０の端子部
１６５と半田接続した後樹脂封止する。溶解剥離金属層
１２０をエッチングし基材１１０を分離し配線部１３０
Ａ下部に半田バンプを形成して個々のペレットに切り分
ける。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の作製方
法とそれに用いられる配線部材に関し、特に、ウエハレ
ベルでパッケージングした後に、切断して、個別の半導
体装置を形成する、半導体装置の作製方法に関する。
法とそれに用いられる配線部材に関し、特に、ウエハレ
ベルでパッケージングした後に、切断して、個別の半導
体装置を形成する、半導体装置の作製方法に関する。
【０００２】
【従来の技術】近年、半導体装置は、電子機器の高性能
化と軽薄短小化の傾向（時流）からＬＳＩのＡＳＩＣに
代表されるように、ますます高集積化、高機能化、小型
化が進んでいる。従来は、ウエハ工程を経たウエハに対
し、裏面研磨を施してから、ダイシングを行い、各ペレ
ット（チップないし半導体素子とも言う）に切断分離し
た後、ペレット毎に、ダイボンディング、ワイヤボンデ
ィング、樹脂封止等を行い、半導体装置を組み上げてお
り、ワイヤボンディング法による半導体素子とリードフ
レームの電気接続が行なわれていた。近年、高速信号処
理の点でワイヤボンディングに優れる、チップのバンプ
を用いたフリップチップ接続が採られるようになってき
た。フリップチップ接続には、パッケージングされてい
ないチップをそのままプリント基板に搭載するベアチッ
プ実装という方法もあるが、取り扱いが難しく、信頼性
保証の観点からは、パッケージングされたバンプ付き半
導体装置が望ましい。
化と軽薄短小化の傾向（時流）からＬＳＩのＡＳＩＣに
代表されるように、ますます高集積化、高機能化、小型
化が進んでいる。従来は、ウエハ工程を経たウエハに対
し、裏面研磨を施してから、ダイシングを行い、各ペレ
ット（チップないし半導体素子とも言う）に切断分離し
た後、ペレット毎に、ダイボンディング、ワイヤボンデ
ィング、樹脂封止等を行い、半導体装置を組み上げてお
り、ワイヤボンディング法による半導体素子とリードフ
レームの電気接続が行なわれていた。近年、高速信号処
理の点でワイヤボンディングに優れる、チップのバンプ
を用いたフリップチップ接続が採られるようになってき
た。フリップチップ接続には、パッケージングされてい
ないチップをそのままプリント基板に搭載するベアチッ
プ実装という方法もあるが、取り扱いが難しく、信頼性
保証の観点からは、パッケージングされたバンプ付き半
導体装置が望ましい。
【０００３】最近では、パッケージングされたバンプ付
き半導体装置を形成する方法として、ウエハレベルで、
配線、外部端子部（メタルポストからなる）形成、樹脂
封止、バンプ形成を行った後、各半導体措置に切断分離
して、ＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇ
ｅ）を形成する製造方式が提案されている。（Ｃｈｉｐ
Ｓｃａｌｅ Ｉｎｔｅｒｎａｔｉｏｎａｌ ９９／ＳＥ
ＭＩ １９９９） 尚、このようにして作製されたＣＳＰをウエハレベルＣ
ＳＰとも言う。そして、このような半導体装置の作製
を、ここでは、ウエハレベルでの半導体装置の作製と言
う。この方式によるＣＳＰでは、チップの端子が、チッ
プの端子面上に形成した再配線層と接続して、再配置さ
れた外部端子部（メタルポスト）に接続され、外部端子
部（メタルポスト）がバリアメタル層を介して、半田ボ
ールに接続され、更に、半田ボールをバンプとして、プ
リント基板に半田接続されるため、従来の、フリップチ
ップ接続によるチップのプリント基板への搭載に近い形
態である。この方式は、量産型ではあるが、素子を形成
したウエハ上に、再配線層、外部端子部（メタルポス
ト）、保護層、バンプと作り込んでいくために、歩留ま
り上の問題がある。付加価値の高い状態でハンドリング
するために、不具合が生じると製造コストに大きくはね
返る。
き半導体装置を形成する方法として、ウエハレベルで、
配線、外部端子部（メタルポストからなる）形成、樹脂
封止、バンプ形成を行った後、各半導体措置に切断分離
して、ＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇ
ｅ）を形成する製造方式が提案されている。（Ｃｈｉｐ
Ｓｃａｌｅ Ｉｎｔｅｒｎａｔｉｏｎａｌ ９９／ＳＥ
ＭＩ １９９９） 尚、このようにして作製されたＣＳＰをウエハレベルＣ
ＳＰとも言う。そして、このような半導体装置の作製
を、ここでは、ウエハレベルでの半導体装置の作製と言
う。この方式によるＣＳＰでは、チップの端子が、チッ
プの端子面上に形成した再配線層と接続して、再配置さ
れた外部端子部（メタルポスト）に接続され、外部端子
部（メタルポスト）がバリアメタル層を介して、半田ボ
ールに接続され、更に、半田ボールをバンプとして、プ
リント基板に半田接続されるため、従来の、フリップチ
ップ接続によるチップのプリント基板への搭載に近い形
態である。この方式は、量産型ではあるが、素子を形成
したウエハ上に、再配線層、外部端子部（メタルポス
ト）、保護層、バンプと作り込んでいくために、歩留ま
り上の問題がある。付加価値の高い状態でハンドリング
するために、不具合が生じると製造コストに大きくはね
返る。
【０００４】
【発明が解決しようとする課題】このように、パッケー
ジングされたバンプ付き半導体装置を、ウエハレベルで
形成する、上記ウエハレベルＣＳＰ（Ｃｈｉｐ Ｓｃａ
ｌｅ Ｐａｃｋａｇｅ）の製造方式には、歩留まり上の
問題があり、この対応が求められていた。本発明は、こ
れに対応するためのもので、パッケージングされたバン
プ付き半導体装置をウエハレベルで作製する、半導体装
置の作製方法であって、従来のウエハレベルＣＳＰ（Ｃ
ｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）の製造方式にお
ける歩留まり上の問題を解決できる方法を提供しようと
するものである。
ジングされたバンプ付き半導体装置を、ウエハレベルで
形成する、上記ウエハレベルＣＳＰ（Ｃｈｉｐ Ｓｃａ
ｌｅ Ｐａｃｋａｇｅ）の製造方式には、歩留まり上の
問題があり、この対応が求められていた。本発明は、こ
れに対応するためのもので、パッケージングされたバン
プ付き半導体装置をウエハレベルで作製する、半導体装
置の作製方法であって、従来のウエハレベルＣＳＰ（Ｃ
ｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）の製造方式にお
ける歩留まり上の問題を解決できる方法を提供しようと
するものである。
【０００５】
【課題を解決するための手段】本発明の半導体装置の作
製方法は、ウエハレベルでパッケージングした後に、切
断して、個別の半導体装置を形成する、半導体装置の形
成方法であって、順に、（ａ）基材の一面上の、酸また
はアルカリに可溶な溶解剥離性層上に、フリップチップ
接続用端子部と、外部接続端子部と、フリップチップ接
続用端子を所定の外部接続端子部に接続させる接続配線
とを、ウエハの端子に対応して形成した配線部材を形成
する、配線部材形成工程と、（ｂ）配線部材のフリップ
チップ接続用端子部に部分半田めっきを施した後、各ペ
レットの端子部には金バンプが形成されているペレット
の集合であるウエハの端子部と、配線部材の部分半田め
っき部とを、ウエハレベルで、半田接続する、ウエハレ
ベル接続工程と、（ｃ）樹脂封止工程と、（ｄ）酸また
はアルカリにより溶解剥離性層を溶解して、配線部材の
基材を樹脂封止されたウエハ側から分離する、分離工程
と、（ｅ）外部接続端子部を露出するように開口を設け
ソルダーレジスト層を形成する、ソルダーレジスト層形
成工程と、（ｆ）外部接続端子部にプリント基板との接
続用バンプを形成する、接続用バンプ形成工程と、
（ｇ）個別の半導体装置に切り出す、切断工程とを行う
ことを特徴とするものである。そして、上記における配
線部材形成工程は、基材の一面上に、順に、酸またはア
ルカリに可溶な溶解剥離性層、銅層を設けた基板の、銅
層上に所定形状のレジスト像を形成し、前記所定形状の
レジスト像を耐エッチングマスクとして、銅層をエッチ
ングして、フリップチップ接続用端子部と、外部接続端
子部と、フリップチップ接続用端子を所定の外部接続端
子部に接続させる接続配線とを形成するものであること
を特徴とするものである。
製方法は、ウエハレベルでパッケージングした後に、切
断して、個別の半導体装置を形成する、半導体装置の形
成方法であって、順に、（ａ）基材の一面上の、酸また
はアルカリに可溶な溶解剥離性層上に、フリップチップ
接続用端子部と、外部接続端子部と、フリップチップ接
続用端子を所定の外部接続端子部に接続させる接続配線
とを、ウエハの端子に対応して形成した配線部材を形成
する、配線部材形成工程と、（ｂ）配線部材のフリップ
チップ接続用端子部に部分半田めっきを施した後、各ペ
レットの端子部には金バンプが形成されているペレット
の集合であるウエハの端子部と、配線部材の部分半田め
っき部とを、ウエハレベルで、半田接続する、ウエハレ
ベル接続工程と、（ｃ）樹脂封止工程と、（ｄ）酸また
はアルカリにより溶解剥離性層を溶解して、配線部材の
基材を樹脂封止されたウエハ側から分離する、分離工程
と、（ｅ）外部接続端子部を露出するように開口を設け
ソルダーレジスト層を形成する、ソルダーレジスト層形
成工程と、（ｆ）外部接続端子部にプリント基板との接
続用バンプを形成する、接続用バンプ形成工程と、
（ｇ）個別の半導体装置に切り出す、切断工程とを行う
ことを特徴とするものである。そして、上記における配
線部材形成工程は、基材の一面上に、順に、酸またはア
ルカリに可溶な溶解剥離性層、銅層を設けた基板の、銅
層上に所定形状のレジスト像を形成し、前記所定形状の
レジスト像を耐エッチングマスクとして、銅層をエッチ
ングして、フリップチップ接続用端子部と、外部接続端
子部と、フリップチップ接続用端子を所定の外部接続端
子部に接続させる接続配線とを形成するものであること
を特徴とするものである。
【０００６】本発明の配線部材は、ウエハレベルでパッ
ケージングした後に、切断して、個別の半導体装置を形
成する、半導体装置の形成方法に用いられる配線部材で
あって、基材の一面上の、酸またはアルカリに可溶な溶
解剥離性層上に、フリップチップ接続用端子部と、外部
接続端子部と、フリップチップ接続用端子を所定の外部
接続端子部に接続させる接続配線とを、ウエハの端子に
対応して形成していることを特徴とするものである。そ
して、上記において、基材が導電性金属層であり、溶解
剥離性層と、フリップチップ接続用端子部、外部接続端
子部、接続配線を形成する金属層とが、電解めっき形成
されたものであることを特徴とするものである。そし
て、上記において、基材、溶解剥離性層、金属層が、そ
れぞれ、４２合金、亜鉛層、銅層であることを特徴とす
るものである。
ケージングした後に、切断して、個別の半導体装置を形
成する、半導体装置の形成方法に用いられる配線部材で
あって、基材の一面上の、酸またはアルカリに可溶な溶
解剥離性層上に、フリップチップ接続用端子部と、外部
接続端子部と、フリップチップ接続用端子を所定の外部
接続端子部に接続させる接続配線とを、ウエハの端子に
対応して形成していることを特徴とするものである。そ
して、上記において、基材が導電性金属層であり、溶解
剥離性層と、フリップチップ接続用端子部、外部接続端
子部、接続配線を形成する金属層とが、電解めっき形成
されたものであることを特徴とするものである。そし
て、上記において、基材、溶解剥離性層、金属層が、そ
れぞれ、４２合金、亜鉛層、銅層であることを特徴とす
るものである。
【０００７】
【作用】本発明の半導体装置の作製方法は、上記のよう
な構成にすることにより、パッケージングされたバンプ
付き半導体装置をウエハレベルで作製する、半導体装置
の作製方法であって、従来のウエハレベルＣＳＰの製造
方式における歩留まり上の問題を解決できる半導体装置
の作製方法の提供を可能としている。具体的には、順
に、（ａ）基材の一面上の、酸またはアルカリに可溶な
溶解剥離性層上に、フリップチップ接続用端子部と、外
部接続端子部と、フリップチップ接続用端子を所定の外
部接続端子部に接続させる接続配線とを、ウエハの端子
に対応して形成した配線部材を形成する、配線部材形成
工程と、（ｂ）配線部材のフリップチップ接続用端子部
に部分半田めっきを施した後、各ペレットの端子部には
金バンプが形成されているペレットの集合であるウエハ
の端子部と、配線部材の部分半田めっき部とを、ウエハ
レベルで、半田接続する、ウエハレベル接続工程と、
（ｃ）樹脂封止工程と、（ｄ）酸またはアルカリにより
溶解剥離性層を溶解して、配線部材の基材を樹脂封止さ
れたウエハ側から分離する、分離工程と、（ｅ）外部接
続端子部を露出するように開口を設けソルダーレジスト
層を形成する、ソルダーレジスト層形成工程と、（ｆ）
外部接続端子部にプリント基板との接続用バンプを形成
する、接続用バンプ形成工程と、（ｇ）個別の半導体装
置に切り出す、切断工程とを行うことにより、さらに
は、配線部材形成工程が、基材の一面上に、順に、酸ま
たはアルカリに可溶な溶解剥離性金属層、銅層を設けた
基板の、銅層上に所定形状のレジスト像を形成し、前記
所定形状のレジスト像を耐エッチングマスクとして、銅
層をエッチングして、フリップチップ接続用端子部と、
外部接続端子部と、フリップチップ接続用端子を所定の
外部接続端子部に接続させる接続配線とを形成するもの
であることにより、これを達成している。
な構成にすることにより、パッケージングされたバンプ
付き半導体装置をウエハレベルで作製する、半導体装置
の作製方法であって、従来のウエハレベルＣＳＰの製造
方式における歩留まり上の問題を解決できる半導体装置
の作製方法の提供を可能としている。具体的には、順
に、（ａ）基材の一面上の、酸またはアルカリに可溶な
溶解剥離性層上に、フリップチップ接続用端子部と、外
部接続端子部と、フリップチップ接続用端子を所定の外
部接続端子部に接続させる接続配線とを、ウエハの端子
に対応して形成した配線部材を形成する、配線部材形成
工程と、（ｂ）配線部材のフリップチップ接続用端子部
に部分半田めっきを施した後、各ペレットの端子部には
金バンプが形成されているペレットの集合であるウエハ
の端子部と、配線部材の部分半田めっき部とを、ウエハ
レベルで、半田接続する、ウエハレベル接続工程と、
（ｃ）樹脂封止工程と、（ｄ）酸またはアルカリにより
溶解剥離性層を溶解して、配線部材の基材を樹脂封止さ
れたウエハ側から分離する、分離工程と、（ｅ）外部接
続端子部を露出するように開口を設けソルダーレジスト
層を形成する、ソルダーレジスト層形成工程と、（ｆ）
外部接続端子部にプリント基板との接続用バンプを形成
する、接続用バンプ形成工程と、（ｇ）個別の半導体装
置に切り出す、切断工程とを行うことにより、さらに
は、配線部材形成工程が、基材の一面上に、順に、酸ま
たはアルカリに可溶な溶解剥離性金属層、銅層を設けた
基板の、銅層上に所定形状のレジスト像を形成し、前記
所定形状のレジスト像を耐エッチングマスクとして、銅
層をエッチングして、フリップチップ接続用端子部と、
外部接続端子部と、フリップチップ接続用端子を所定の
外部接続端子部に接続させる接続配線とを形成するもの
であることにより、これを達成している。
【０００８】本発明の配線部材は、上記のような構成に
することにより、パッケージングされたバンプ付き半導
体装置をウエハレベルで形成する、半導体装置の製造方
法であって、上記、ウエハレベルＣＳＰという製造方式
における歩留まり上の問題を解決できる半導体装置の製
造を可能としている。
することにより、パッケージングされたバンプ付き半導
体装置をウエハレベルで形成する、半導体装置の製造方
法であって、上記、ウエハレベルＣＳＰという製造方式
における歩留まり上の問題を解決できる半導体装置の製
造を可能としている。
【０００９】
【発明の実施の形態】本発明の実施の形態を挙げて説明
する。図１は本発明の半導体装置の作製方法の実施の形
態の１例の一部工程断面図で、図２は図１に続く工程を
示した工程断面図で、図３は配線部材の実施の形態例の
断面図である。尚、各図は説明を分かり易くするため、
ウエハのペレット（チップ）配列を少なくして示してい
る。図１、図２中、１１０は基材（ベース基板）、１１
５は（位置合せ用の）治具穴、１２０は溶解剥離性金属
層、１３０は（配線部形成用）金属層、１３０Ａは配線
部、１３１はフリップチップ接続用端子、１３２は外部
接続端子部、１３３は接続配線、１４０、１４５はレジ
スト層、１４５Ａは開口、１５０は半田めっき部、１６
０はウエハ、１６１、１６２、１６３はペレット、１６
５は端子部、１７０は封止用樹脂、１８０はソルダーレ
ジスト、１８５は開口、１９０は半田ボール、２１１、
２１２、２１３は半導体装置、３１０は基材（ベース基
板）、３１５は（位置合せ用の）治具穴、３２０は溶解
剥離性金属層、３３０Ａは配線部、３３１はフリップチ
ップ接続用端子、３３２は外部接続端子部、３３３は接
続配線である。
する。図１は本発明の半導体装置の作製方法の実施の形
態の１例の一部工程断面図で、図２は図１に続く工程を
示した工程断面図で、図３は配線部材の実施の形態例の
断面図である。尚、各図は説明を分かり易くするため、
ウエハのペレット（チップ）配列を少なくして示してい
る。図１、図２中、１１０は基材（ベース基板）、１１
５は（位置合せ用の）治具穴、１２０は溶解剥離性金属
層、１３０は（配線部形成用）金属層、１３０Ａは配線
部、１３１はフリップチップ接続用端子、１３２は外部
接続端子部、１３３は接続配線、１４０、１４５はレジ
スト層、１４５Ａは開口、１５０は半田めっき部、１６
０はウエハ、１６１、１６２、１６３はペレット、１６
５は端子部、１７０は封止用樹脂、１８０はソルダーレ
ジスト、１８５は開口、１９０は半田ボール、２１１、
２１２、２１３は半導体装置、３１０は基材（ベース基
板）、３１５は（位置合せ用の）治具穴、３２０は溶解
剥離性金属層、３３０Ａは配線部、３３１はフリップチ
ップ接続用端子、３３２は外部接続端子部、３３３は接
続配線である。
【００１０】はじめに、本発明の半導体装置の作製方法
の実施の形態の１例を、図１、図２に基づいて説明す
る。先ず、基材（ベース基板）１１０として、導電性の
金属板を用意し（図１（ａ））、フォトエッチング工程
により、治具穴１１５を設け、所定の外形形状に加工す
る。（図１（ｂ）） 次いで、溶解剥離性金属層１２０を基材１１０の一面に
めっき形成し（図１（ｃ））、更にその上に電解めっき
により、フリップチップ接続用端子部と、外部接続端子
部と、フリップチップ接続用端子を所定の外部接続端子
部に接続させる接続配線配線とを作成するための、金属
層１３０を形成する。（図１（ｄ）） 金属層としては、導電性、コスト面から、銅層が通常用
いられるが、これに限定はされない。金属層を、銅層を
主層として銅層ーニッケル層等、２層以上にしても良
い。また、溶解剥離性金属層１２０としては、所定のエ
ッチング液により、金属層１３０や基材１１０より速く
エッチングが進行する、即ち、金属層１３０、基材１１
０に対しエッチング選択性があることが必要である。溶
解剥離性金属層１２０としては、酸またはアルカリに可
溶な金属層が用いられ、例えば、金属層１３０を銅めっ
き層、基材１１０を４２合金（４２％ニッケルー鉄合
金）とした場合には、Ｚｎを溶解剥離性金属層１２０と
することができる。
の実施の形態の１例を、図１、図２に基づいて説明す
る。先ず、基材（ベース基板）１１０として、導電性の
金属板を用意し（図１（ａ））、フォトエッチング工程
により、治具穴１１５を設け、所定の外形形状に加工す
る。（図１（ｂ）） 次いで、溶解剥離性金属層１２０を基材１１０の一面に
めっき形成し（図１（ｃ））、更にその上に電解めっき
により、フリップチップ接続用端子部と、外部接続端子
部と、フリップチップ接続用端子を所定の外部接続端子
部に接続させる接続配線配線とを作成するための、金属
層１３０を形成する。（図１（ｄ）） 金属層としては、導電性、コスト面から、銅層が通常用
いられるが、これに限定はされない。金属層を、銅層を
主層として銅層ーニッケル層等、２層以上にしても良
い。また、溶解剥離性金属層１２０としては、所定のエ
ッチング液により、金属層１３０や基材１１０より速く
エッチングが進行する、即ち、金属層１３０、基材１１
０に対しエッチング選択性があることが必要である。溶
解剥離性金属層１２０としては、酸またはアルカリに可
溶な金属層が用いられ、例えば、金属層１３０を銅めっ
き層、基材１１０を４２合金（４２％ニッケルー鉄合
金）とした場合には、Ｚｎを溶解剥離性金属層１２０と
することができる。
【００１１】次いで、 配線形成部を覆うようにして、
金属層１３０上に、所定形状にレジスト層１４０を形成
し（図１（ｅ））、これをエッチングマスクとして、金
属層１３０を所定のエッチング液でエッチングして配線
部１３０Ａを形成する。（図１（ｅ）） レジスト層１４０としては、処理性が良く、所定の解像
性を有し、耐エッチング性があれば良く、特に限定はさ
れない。次いで、レジスト層を所定の剥離液で溶解剥離
し、必要に応じ、洗浄処理等を施した（図１（ｆ））
後、エッチング形成した配線部１３０Ａのフリップチッ
プ接続用端子１３１の接続面上を開口する開口１４５Ａ
を設け、レジスト層１４５を形成する。（図１（ｇ）） レジスト層１４５としては、処理性が良く、所定の解像
性を有し、後続する部分半田めっきの耐性があれば良
く、特に限定はされない。次いで、半田めっきを行い、
接続用端子１３１の接続面上に、開口１４５Ａ形状に半
田めっき部１５０を形成する。（図１（ｈ））
金属層１３０上に、所定形状にレジスト層１４０を形成
し（図１（ｅ））、これをエッチングマスクとして、金
属層１３０を所定のエッチング液でエッチングして配線
部１３０Ａを形成する。（図１（ｅ）） レジスト層１４０としては、処理性が良く、所定の解像
性を有し、耐エッチング性があれば良く、特に限定はさ
れない。次いで、レジスト層を所定の剥離液で溶解剥離
し、必要に応じ、洗浄処理等を施した（図１（ｆ））
後、エッチング形成した配線部１３０Ａのフリップチッ
プ接続用端子１３１の接続面上を開口する開口１４５Ａ
を設け、レジスト層１４５を形成する。（図１（ｇ）） レジスト層１４５としては、処理性が良く、所定の解像
性を有し、後続する部分半田めっきの耐性があれば良
く、特に限定はされない。次いで、半田めっきを行い、
接続用端子１３１の接続面上に、開口１４５Ａ形状に半
田めっき部１５０を形成する。（図１（ｈ））
【００１２】次いで、レジスト層１４５を所定の剥離液
で溶解剥離し、必要に応じ、洗浄処理等を施した（図１
（ｉ））後、金バンプ付きウエハ１６０の端子部１６５
とフリップチップ接続用端子１３１とを、半田めっき部
１５０により、フリップチップ接続する。（図１
（ｊ））
で溶解剥離し、必要に応じ、洗浄処理等を施した（図１
（ｉ））後、金バンプ付きウエハ１６０の端子部１６５
とフリップチップ接続用端子１３１とを、半田めっき部
１５０により、フリップチップ接続する。（図１
（ｊ））
【００１３】次いで、樹脂封止した（図１（ｋ））後、
溶解剥離性金属層１２０を選択的にエッチングして、基
材１１０を剥離する。（図１（ｉ）） 樹脂封止は、例えば、所定形状の型、エポキシ系樹脂等
の封止用樹脂を用いて、圧力をかけて行なう。
溶解剥離性金属層１２０を選択的にエッチングして、基
材１１０を剥離する。（図１（ｉ）） 樹脂封止は、例えば、所定形状の型、エポキシ系樹脂等
の封止用樹脂を用いて、圧力をかけて行なう。
【００１４】次いで、配線部１３０Ａの外部接続端子部
１３２の半田ボール形成面を開口する開口１８５を設
け、ソルダーレジスト層１８０を形成した（図１
（ｍ））後、半田ボールを搭載、リフローし、半田バン
プを形成する。（図１（ｎ）） この後、切断分離して、個別の半導体装置２１１、２１
２、２１３を得る。（図１（ｏ））
１３２の半田ボール形成面を開口する開口１８５を設
け、ソルダーレジスト層１８０を形成した（図１
（ｍ））後、半田ボールを搭載、リフローし、半田バン
プを形成する。（図１（ｎ）） この後、切断分離して、個別の半導体装置２１１、２１
２、２１３を得る。（図１（ｏ））
【００１５】本例では、基材を導電性金属とし、これを
給電層として、溶解剥離性金属層１２０をめっき形成
し、更に、溶解剥離性金属層１２０上に金属層１３０を
電解めっき形成しているが、溶解剥離性金属層１２０、
金属層１３０の形成はこれに限定はされない。例えば、
蒸着法、スパッタリング法による形成や、これらの方法
と電解めっき法との組み合わせにより形成してもよい。
給電層として、溶解剥離性金属層１２０をめっき形成
し、更に、溶解剥離性金属層１２０上に金属層１３０を
電解めっき形成しているが、溶解剥離性金属層１２０、
金属層１３０の形成はこれに限定はされない。例えば、
蒸着法、スパッタリング法による形成や、これらの方法
と電解めっき法との組み合わせにより形成してもよい。
【００１６】次に、本発明の配線部材の実施の形態例を
説明する。図３（ａ）に示す第１の例は、ウエハレベル
でパッケージングした後に、切断して、個別の半導体装
置を形成する、半導体装置の形成方法に用いられる配線
部材で、基材３１０の一面上の、酸またはアルカリに可
溶な溶解剥離性層３２０上に、フリップチップ接続用端
子部３３１と、外部接続端子部３３２と、フリップチッ
プ接続用端子を所定の外部接続端子部に接続させる接続
配線３３３とを、ウエハの端子に対応して形成している
ものであり、フリップチップ接続用端子部３３１の接続
面上に半田めっき部１５０を形成しているものである。
これは、図１、図２に示す実施の形態例の半導体装置の
作製方法における図１（ｉ）に相当するものである。フ
リップチップ接続用端子部３３１、外部接続端子部３３
２、接続配線３３３からなる配線部３３０Ａを形成する
金属層としては、導電性、コスト面から、銅層が通常用
いられるが、これに限定されず、金属層を、銅層を主層
として銅層ーニッケル層等、２層以上にしても良い。ま
た、溶解剥離性層３２０としては、金属層、基材を溶解
せず、溶解できるもの、あるいは、所定のエッチング液
により、配線層３３０Ａを形成する金属層や基材３１０
より速くエッチングが進行する、即ち、金属層、基材３
１０に対しエッチング選択性があることが必要である。
溶解剥離性層３２０としては、例えば、酸またはアルカ
リに可溶な金属が用いられ、具体的には、配線部１３０
Ａを形成する金属層を銅めっき層、基材３１０を４２合
金（４２％ニッケルー鉄合金）とした場合には、亜鉛
（Ｚｎ）層を溶解剥離性層３２０とすることができる。
基材を導電性金属層である４２合金とし、図１に示す工
程にて、配線部材を作製することができる。この場合、
溶解剥離性層１２０と、フリップチップ接続用端子部、
外部接続端子部、接続配線からなる配線部１３０Ａを形
成する金属層とが、電解めっき形成されたものである。
説明する。図３（ａ）に示す第１の例は、ウエハレベル
でパッケージングした後に、切断して、個別の半導体装
置を形成する、半導体装置の形成方法に用いられる配線
部材で、基材３１０の一面上の、酸またはアルカリに可
溶な溶解剥離性層３２０上に、フリップチップ接続用端
子部３３１と、外部接続端子部３３２と、フリップチッ
プ接続用端子を所定の外部接続端子部に接続させる接続
配線３３３とを、ウエハの端子に対応して形成している
ものであり、フリップチップ接続用端子部３３１の接続
面上に半田めっき部１５０を形成しているものである。
これは、図１、図２に示す実施の形態例の半導体装置の
作製方法における図１（ｉ）に相当するものである。フ
リップチップ接続用端子部３３１、外部接続端子部３３
２、接続配線３３３からなる配線部３３０Ａを形成する
金属層としては、導電性、コスト面から、銅層が通常用
いられるが、これに限定されず、金属層を、銅層を主層
として銅層ーニッケル層等、２層以上にしても良い。ま
た、溶解剥離性層３２０としては、金属層、基材を溶解
せず、溶解できるもの、あるいは、所定のエッチング液
により、配線層３３０Ａを形成する金属層や基材３１０
より速くエッチングが進行する、即ち、金属層、基材３
１０に対しエッチング選択性があることが必要である。
溶解剥離性層３２０としては、例えば、酸またはアルカ
リに可溶な金属が用いられ、具体的には、配線部１３０
Ａを形成する金属層を銅めっき層、基材３１０を４２合
金（４２％ニッケルー鉄合金）とした場合には、亜鉛
（Ｚｎ）層を溶解剥離性層３２０とすることができる。
基材を導電性金属層である４２合金とし、図１に示す工
程にて、配線部材を作製することができる。この場合、
溶解剥離性層１２０と、フリップチップ接続用端子部、
外部接続端子部、接続配線からなる配線部１３０Ａを形
成する金属層とが、電解めっき形成されたものである。
【００１７】図３（ｂ）に示す第２の例は、第１の例に
おいて半田めっき部をまだ持たない状態のものである。
各部については第１の例と同様で、ここでは説明を省略
する。
おいて半田めっき部をまだ持たない状態のものである。
各部については第１の例と同様で、ここでは説明を省略
する。
【００１８】
【実施例】実施例は、図１、図２に示す半導体装置の作
製方法により、半導体装置を作製したもので、図３に示
す、第２の例、第１の例の配線部材を、順に作製し、更
にこれを用い半導体装置を作製した。 図１、図２に基づいて説明する。基材１１０として、
０. １２５ｍｍの４２合金を用意し（図１（ａ））、フ
ォトエッチング工程により、治具穴１１５を設け、所定
の外形形状に加工した。（図１（ｂ）） レジスト、エッチング液は、それぞれ、ＰＭＥＲ（東京
応化工業株式会社製）、塩化鉄を用いた。次いで、下記
の亜鉛めっき浴組成、条件にて、電流密度２Ａ／ｄｍ2
で５分間の通電を行い、３μｍ厚の溶解剥離性金属層１
２０を、基材１１０の一面に電解めっき形成した。（図
１（ｃ）） ＜亜鉛めっき浴組成＞ 金属亜鉛 １０ｇ／ｌ ＮａＯＨ １００ｇ／ｌ 添加剤 適宜 ・ｐＨ 〉１３ ・温度 ２７℃ ・Ｍ比（全ＮａＣＮ／Ｚｎ） ２. ３〜３. ０ ・電流効率 ５０％
製方法により、半導体装置を作製したもので、図３に示
す、第２の例、第１の例の配線部材を、順に作製し、更
にこれを用い半導体装置を作製した。 図１、図２に基づいて説明する。基材１１０として、
０. １２５ｍｍの４２合金を用意し（図１（ａ））、フ
ォトエッチング工程により、治具穴１１５を設け、所定
の外形形状に加工した。（図１（ｂ）） レジスト、エッチング液は、それぞれ、ＰＭＥＲ（東京
応化工業株式会社製）、塩化鉄を用いた。次いで、下記
の亜鉛めっき浴組成、条件にて、電流密度２Ａ／ｄｍ2
で５分間の通電を行い、３μｍ厚の溶解剥離性金属層１
２０を、基材１１０の一面に電解めっき形成した。（図
１（ｃ）） ＜亜鉛めっき浴組成＞ 金属亜鉛 １０ｇ／ｌ ＮａＯＨ １００ｇ／ｌ 添加剤 適宜 ・ｐＨ 〉１３ ・温度 ２７℃ ・Ｍ比（全ＮａＣＮ／Ｚｎ） ２. ３〜３. ０ ・電流効率 ５０％
【００１９】次いで、亜鉛（Ｚｎ）層からなる溶解剥離
性金属層１２０上に、下記組成の硫酸銅めっき浴にて、
浴温２５℃で、電流密度２Ａ／ｄｍ2 で４５分間の通電
を行い、２０μｍ厚の銅めっき膜からなる電解めっき層
１３０を形成した。（図１（ｄ）） ＜硫酸銅めっき浴組成＞ ＣｕＳ０4 ・５Ｈ2 Ｏ ７５ｇ／ｌ Ｈ2 Ｓ０4 １８０ｇ／ｌ ＨＣｌ ０．１５ｍｌ／ｌ （Ｃ１として６０ｐｐｍ） Ｃｕ‐Ｂｏａｒｄ ＨＡ ＭＵ １０ｍｌ／ｌ （荏原ユージライト（株）製）
性金属層１２０上に、下記組成の硫酸銅めっき浴にて、
浴温２５℃で、電流密度２Ａ／ｄｍ2 で４５分間の通電
を行い、２０μｍ厚の銅めっき膜からなる電解めっき層
１３０を形成した。（図１（ｄ）） ＜硫酸銅めっき浴組成＞ ＣｕＳ０4 ・５Ｈ2 Ｏ ７５ｇ／ｌ Ｈ2 Ｓ０4 １８０ｇ／ｌ ＨＣｌ ０．１５ｍｌ／ｌ （Ｃ１として６０ｐｐｍ） Ｃｕ‐Ｂｏａｒｄ ＨＡ ＭＵ １０ｍｌ／ｌ （荏原ユージライト（株）製）
【００２０】次いで、酸洗、乾燥を行った後、市販のド
ライフィルムレジスト（旭化成（株）サンフオートＡＱ
２５５８）をラミネートし、配線部形成用のフオトマス
クを用いて下記条件にて露光を行い、現像、水洗、乾燥
し、所定形状のレジスト層１４０を形成した。（図１
（ｅ）） ＜露光条件＞ 密着露光機 （株）小野測器製ＴＮ８００ＣＬ 露光量 ８０ｍＪ／ｃｍ2
ライフィルムレジスト（旭化成（株）サンフオートＡＱ
２５５８）をラミネートし、配線部形成用のフオトマス
クを用いて下記条件にて露光を行い、現像、水洗、乾燥
し、所定形状のレジスト層１４０を形成した。（図１
（ｅ）） ＜露光条件＞ 密着露光機 （株）小野測器製ＴＮ８００ＣＬ 露光量 ８０ｍＪ／ｃｍ2
【００２１】次いで、レジスト層１４０を耐エッチング
マスクとして、過硫安をエッチング液として用いて、マ
スキングされていない部分をスプレーエツチングし、配
線部１３０Ａを形成し、レジスト層１４０を苛性ソーダ
にて剥離し、水洗、乾燥して、基材１１０の一面に配線
１３０Ａと溶解性金属層１２０とを配設した、図３
（ｂ）に示す第２の例の配線部材を得た。（図１
（ｆ））
マスクとして、過硫安をエッチング液として用いて、マ
スキングされていない部分をスプレーエツチングし、配
線部１３０Ａを形成し、レジスト層１４０を苛性ソーダ
にて剥離し、水洗、乾燥して、基材１１０の一面に配線
１３０Ａと溶解性金属層１２０とを配設した、図３
（ｂ）に示す第２の例の配線部材を得た。（図１
（ｆ））
【００２２】次いで、ドライフィルムレジスト（旭化成
（株）、サンフオートＡＱ２５５８）をラミネートし、
配線部１３０Ａ形成の際と同様に、半田めっき部形成用
のフオトマスクを用いて露光を行い、現像、水洗、乾燥
をし、所定の形状を有する厚さ５０μｍレジスト層１４
５を形成した（図１（ｇ））後、レジスト層１４５を耐
めっきマスクとして、下記組成の半田めっき浴にて、電
流密度３Ａ／ｄｍ2 で２５分間の通電を行い、４０μｍ
厚の半田めっき膜からなる半田めっき層１５０を形成し
た。（図１（ｈ）） ＜半田めっき浴組成＞ 第１すず（Ｓｎ２＋） ４０ｇ／ｌ 鉛 （Ｐｂ） １５ｇ／ｌ 遊離ほうふっ酸 １００ｇ／ｌ ホルマリン（３７％） １０ｍｌ／ｌ 光沢剤（アミンーアルデヒド系） ６０ｍｌ／ｌ 分散剤（ＰＥＧＮＰＥ、１５Ｈ） ４０ｇ／ｌ 温度 １５℃ 陽極 Ｓｎ７０％−Ｐｂ３０％
（株）、サンフオートＡＱ２５５８）をラミネートし、
配線部１３０Ａ形成の際と同様に、半田めっき部形成用
のフオトマスクを用いて露光を行い、現像、水洗、乾燥
をし、所定の形状を有する厚さ５０μｍレジスト層１４
５を形成した（図１（ｇ））後、レジスト層１４５を耐
めっきマスクとして、下記組成の半田めっき浴にて、電
流密度３Ａ／ｄｍ2 で２５分間の通電を行い、４０μｍ
厚の半田めっき膜からなる半田めっき層１５０を形成し
た。（図１（ｈ）） ＜半田めっき浴組成＞ 第１すず（Ｓｎ２＋） ４０ｇ／ｌ 鉛 （Ｐｂ） １５ｇ／ｌ 遊離ほうふっ酸 １００ｇ／ｌ ホルマリン（３７％） １０ｍｌ／ｌ 光沢剤（アミンーアルデヒド系） ６０ｍｌ／ｌ 分散剤（ＰＥＧＮＰＥ、１５Ｈ） ４０ｇ／ｌ 温度 １５℃ 陽極 Ｓｎ７０％−Ｐｂ３０％
【００２３】次いで、レジスト層１４５を苛性ソーダに
て剥離し、水洗、乾燥して、基材１１０の一面に配線１
３０Ａと溶解性金属層１２０と、半田めっき部１５０を
配設した、図３（ａ）に示す第１の例の配線部材を得
た。（図１（ｉ））
て剥離し、水洗、乾燥して、基材１１０の一面に配線１
３０Ａと溶解性金属層１２０と、半田めっき部１５０を
配設した、図３（ａ）に示す第１の例の配線部材を得
た。（図１（ｉ））
【００２４】次いで、金バンプ付きウエハ１６０の端子
部１６５とフリップチップ接続用端子１３１とを、半田
めっき部１５０により、フリップチップ接続した（図１
（ｊ））後、所定形状の型にて、エポキシ系樹脂を封止
用樹脂として用い、圧力をかけ、樹脂封止を行なった。
（図１（ｋ））
部１６５とフリップチップ接続用端子１３１とを、半田
めっき部１５０により、フリップチップ接続した（図１
（ｊ））後、所定形状の型にて、エポキシ系樹脂を封止
用樹脂として用い、圧力をかけ、樹脂封止を行なった。
（図１（ｋ））
【００２５】次いで、溶解剥離性金属層１２０を、塩酸
をエッチング液とし、選択的にエッチングして、基材１
１０を剥離した。（図１（ｌ））
をエッチング液とし、選択的にエッチングして、基材１
１０を剥離した。（図１（ｌ））
【００２６】次いで、配線部１３０Ａの外部接続端子部
１３２の半田ボール形成面を開口する開口１８５を設
け、ソルダーレジスト層１８０を形成し（図１
（ｍ））、半田ボールを搭載、リフローし、半田バンプ
を形成した（図１（ｎ））後、これを切断分離して、半
導体装置２１１、２１２、２１３を得た。（図１
（ｏ））
１３２の半田ボール形成面を開口する開口１８５を設
け、ソルダーレジスト層１８０を形成し（図１
（ｍ））、半田ボールを搭載、リフローし、半田バンプ
を形成した（図１（ｎ））後、これを切断分離して、半
導体装置２１１、２１２、２１３を得た。（図１
（ｏ））
【００２７】
【発明の効果】本発明は、上記のように、パッケージン
グされたバンプ付き半導体装置をウエハレベルで作製す
る、半導体装置の作製方法であって、従来のウエハレベ
ルＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）の
製造方式における歩留まり上の問題を解決できる半導体
装置の作製方法の提供を可能とした。また、このよう
な、半導体装置の作製方法に用いられる配線部材の提供
を可能とした。
グされたバンプ付き半導体装置をウエハレベルで作製す
る、半導体装置の作製方法であって、従来のウエハレベ
ルＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）の
製造方式における歩留まり上の問題を解決できる半導体
装置の作製方法の提供を可能とした。また、このよう
な、半導体装置の作製方法に用いられる配線部材の提供
を可能とした。
【図１】本発明の半導体装置の作製方法の実施の形態の
１例の一部工程断面図
１例の一部工程断面図
【図２】図１に続く工程を示した工程断面図
【図３】配線部材の実施の形態例の断面図
１１０ 基材（ベース基板） １１５ （位置合せ用の）治具穴 １２０ 溶解剥離性金属層 １３０ （配線部形成用）金属層 １３０Ａ 配線部 １３１ フリップチップ接続用端
子 １３２ 外部接続端子部 １３３ 接続配線 １４０、１４５ レジスト層 １４５Ａ 開口 １５０ 半田めっき部 １６０ ウエハ １６１、１６２、１６３ ペレット（チップ） １６５ 端子部 １７０ 封止用樹脂 １８０ ソルダーレジスト １８５ 開口 １９０ 半田ボール ２１１、２１２、２１３ 半導体装置 ３１０ 基材（ベース基板） ３１５ （位置合せ用の）治具穴 ３２０ 溶解剥離性金属層 ３３０Ａ 配線部 ３３１ フリップチップ接続用端
子 ３３２ 外部接続端子部 ３３３ 接続配線
子 １３２ 外部接続端子部 １３３ 接続配線 １４０、１４５ レジスト層 １４５Ａ 開口 １５０ 半田めっき部 １６０ ウエハ １６１、１６２、１６３ ペレット（チップ） １６５ 端子部 １７０ 封止用樹脂 １８０ ソルダーレジスト １８５ 開口 １９０ 半田ボール ２１１、２１２、２１３ 半導体装置 ３１０ 基材（ベース基板） ３１５ （位置合せ用の）治具穴 ３２０ 溶解剥離性金属層 ３３０Ａ 配線部 ３３１ フリップチップ接続用端
子 ３３２ 外部接続端子部 ３３３ 接続配線
Claims (5)
- 【請求項１】 ウエハレベルでパッケージングした後
に、切断して、個別の半導体装置を形成する、半導体装
置の作製方法であって、順に、（ａ）基材の一面上の、
酸またはアルカリに可溶な溶解剥離性層上に、フリップ
チップ接続用端子部と、外部接続端子部と、フリップチ
ップ接続用端子を所定の外部接続端子部に接続させる接
続配線とを、ウエハの端子に対応して形成した配線部材
を形成する、配線部材形成工程と、（ｂ）配線部材のフ
リップチップ接続用端子部に部分半田めっきを施した
後、各ペレットの端子部には金バンプが形成されている
ペレットの集合であるウエハの端子部と、配線部材の部
分半田めっき部とを、ウエハレベルで、半田接続する、
ウエハレベル接続工程と、（ｃ）樹脂封止工程と、
（ｄ）酸またはアルカリにより溶解剥離性層を溶解し
て、配線部材の基材を樹脂封止されたウエハ側から分離
する、分離工程と、（ｅ）外部接続端子部を露出するよ
うに開口を設けソルダーレジスト層を形成する、ソルダ
ーレジスト層形成工程と、（ｆ）外部接続端子部にプリ
ント基板との接続用バンプを形成する、接続用バンプ形
成工程と、（ｇ）個別の半導体装置に切り出す、切断工
程とを行うことを特徴とする半導体装置の作製方法。 - 【請求項２】 請求項１における、配線部材形成工程
は、基材の一面上に、順に、酸またはアルカリに可溶な
溶解剥離性金属層、銅層を設けた基板の、銅層上に所定
形状のレジスト像を形成し、前記所定形状のレジスト像
を耐エッチングマスクとして、銅層をエッチングして、
フリップチップ接続用端子部と、外部接続端子部と、フ
リップチップ接続用端子を所定の外部接続端子部に接続
させる接続配線とを形成するものであることを特徴とす
る半導体装置の作製方法。 - 【請求項３】 ウエハレベルでパッケージングした後
に、切断して、個別の半導体装置を形成する、半導体装
置の形成方法に用いられる配線部材であって、基材の一
面上の、酸またはアルカリに可溶な溶解剥離性層上に、
フリップチップ接続用端子部と、外部接続端子部と、フ
リップチップ接続用端子を所定の外部接続端子部に接続
させる接続配線とを、ウエハの端子に対応して形成して
いることを特徴とする配線部材。 - 【請求項４】 請求項３において、基材が導電性金属層
であり、溶解剥離性層と、フリップチップ接続用端子
部、外部接続端子部、接続配線を形成する金属層とが、
電解めっき形成されたものであることを特徴とする配線
部材。 - 【請求項５】 請求項４において、基材、溶解剥離性
層、金属層が、それぞれ、４２合金、亜鉛層、銅層であ
ることを特徴とする配線部材。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000166303A JP4480108B2 (ja) | 2000-06-02 | 2000-06-02 | 半導体装置の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000166303A JP4480108B2 (ja) | 2000-06-02 | 2000-06-02 | 半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001345336A true JP2001345336A (ja) | 2001-12-14 |
| JP4480108B2 JP4480108B2 (ja) | 2010-06-16 |
Family
ID=18669642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000166303A Expired - Fee Related JP4480108B2 (ja) | 2000-06-02 | 2000-06-02 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4480108B2 (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100451511B1 (ko) * | 2002-03-13 | 2004-10-06 | 주식회사 하이닉스반도체 | 웨이퍼 레벨 플립-칩 어레이 패키지의 제조 방법 |
| US6852570B2 (en) * | 2002-07-12 | 2005-02-08 | Oki Electric Industry Co., Ltd. | Method of manufacturing a stacked semiconductor device |
| JP2006147921A (ja) * | 2004-11-22 | 2006-06-08 | Akita Denshi Systems:Kk | 半導体装置及びその製造方法 |
| JP2007005810A (ja) * | 2005-06-24 | 2007-01-11 | Megic Corp | 線路デバイスの製造方法 |
| JP2007243163A (ja) * | 2006-03-10 | 2007-09-20 | Samsung Electro-Mechanics Co Ltd | ボードオンチップパッケージ及びその製造方法 |
| CN100413384C (zh) * | 2003-11-06 | 2008-08-20 | Lg电子株式会社 | 多涂层印刷电路板及其制造方法 |
| CN100461354C (zh) * | 2004-09-28 | 2009-02-11 | 相丰科技股份有限公司 | 适用集成电路及发光二极管的封装方法 |
| US7511232B2 (en) | 2005-04-25 | 2009-03-31 | Hitachi Kyowa Engineering Co., Ltd. | Substrate for mounting electronic part and electronic part |
| US7790515B2 (en) | 2006-11-28 | 2010-09-07 | Casio Computer Co., Ltd. | Semiconductor device with no base member and method of manufacturing the same |
| JP2011029636A (ja) * | 2009-07-02 | 2011-02-10 | Taiwan Semiconductor Manufacturing Co Ltd | 銅柱バンプ上の金属間化合物の接合のための方法と構造 |
| US8309434B2 (en) | 2006-06-05 | 2012-11-13 | Denso Corporation | Method for manufacturing semiconductor device including semiconductor elements with electrode formed thereon |
| JP2014033151A (ja) * | 2012-08-06 | 2014-02-20 | Fujitsu Ltd | 半導体装置の製造方法及び疑似ウエハ |
| US8884433B2 (en) | 2005-06-24 | 2014-11-11 | Qualcomm Incorporated | Circuitry component and method for forming the same |
| CN111106018A (zh) * | 2018-10-26 | 2020-05-05 | 深圳市环基实业有限公司 | 一种封装过程中形成金属电极的方法 |
-
2000
- 2000-06-02 JP JP2000166303A patent/JP4480108B2/ja not_active Expired - Fee Related
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100451511B1 (ko) * | 2002-03-13 | 2004-10-06 | 주식회사 하이닉스반도체 | 웨이퍼 레벨 플립-칩 어레이 패키지의 제조 방법 |
| US6852570B2 (en) * | 2002-07-12 | 2005-02-08 | Oki Electric Industry Co., Ltd. | Method of manufacturing a stacked semiconductor device |
| US7247949B2 (en) | 2002-07-12 | 2007-07-24 | Oki Electric Industry Co., Ltd. | Semiconductor device with stacked chips |
| CN100413384C (zh) * | 2003-11-06 | 2008-08-20 | Lg电子株式会社 | 多涂层印刷电路板及其制造方法 |
| CN100461354C (zh) * | 2004-09-28 | 2009-02-11 | 相丰科技股份有限公司 | 适用集成电路及发光二极管的封装方法 |
| JP2006147921A (ja) * | 2004-11-22 | 2006-06-08 | Akita Denshi Systems:Kk | 半導体装置及びその製造方法 |
| JP4497304B2 (ja) * | 2004-11-22 | 2010-07-07 | エルピーダメモリ株式会社 | 半導体装置及びその製造方法 |
| US7511232B2 (en) | 2005-04-25 | 2009-03-31 | Hitachi Kyowa Engineering Co., Ltd. | Substrate for mounting electronic part and electronic part |
| US7842889B2 (en) | 2005-04-25 | 2010-11-30 | Hitachi Kyowa Engineering Co., Ltd. | Substrate for mounting electronic part and electronic part |
| JP2007005810A (ja) * | 2005-06-24 | 2007-01-11 | Megic Corp | 線路デバイスの製造方法 |
| US8884433B2 (en) | 2005-06-24 | 2014-11-11 | Qualcomm Incorporated | Circuitry component and method for forming the same |
| JP2007243163A (ja) * | 2006-03-10 | 2007-09-20 | Samsung Electro-Mechanics Co Ltd | ボードオンチップパッケージ及びその製造方法 |
| JP4523949B2 (ja) * | 2006-03-10 | 2010-08-11 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | ボードオンチップパッケージ及びその製造方法 |
| US8309434B2 (en) | 2006-06-05 | 2012-11-13 | Denso Corporation | Method for manufacturing semiconductor device including semiconductor elements with electrode formed thereon |
| US7790515B2 (en) | 2006-11-28 | 2010-09-07 | Casio Computer Co., Ltd. | Semiconductor device with no base member and method of manufacturing the same |
| JP2011029636A (ja) * | 2009-07-02 | 2011-02-10 | Taiwan Semiconductor Manufacturing Co Ltd | 銅柱バンプ上の金属間化合物の接合のための方法と構造 |
| JP2015135974A (ja) * | 2009-07-02 | 2015-07-27 | 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． | 銅柱バンプ上の金属間化合物の接合のための構造 |
| JP2014033151A (ja) * | 2012-08-06 | 2014-02-20 | Fujitsu Ltd | 半導体装置の製造方法及び疑似ウエハ |
| CN111106018A (zh) * | 2018-10-26 | 2020-05-05 | 深圳市环基实业有限公司 | 一种封装过程中形成金属电极的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4480108B2 (ja) | 2010-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100671921B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6808962B2 (en) | Semiconductor device and method for fabricating the semiconductor device | |
| JP4522574B2 (ja) | 半導体装置の作製方法 | |
| JP4131595B2 (ja) | 半導体装置の製造方法 | |
| US6989326B2 (en) | Bump manufacturing method | |
| US20060214296A1 (en) | Semiconductor device and semiconductor-device manufacturing method | |
| JP3949505B2 (ja) | 接続端子及びその製造方法並びに半導体装置及びその製造方法 | |
| JP4480108B2 (ja) | 半導体装置の作製方法 | |
| KR100826989B1 (ko) | 반도체 패키지 및 그의 제조방법 | |
| KR20060131642A (ko) | 반도체 장치 및 그 제조 방법 | |
| US20040089946A1 (en) | Chip size semiconductor package structure | |
| JP3422144B2 (ja) | 半導体パッケージの製造方法 | |
| JP2005260081A (ja) | 半導体装置及びその製造方法 | |
| JP4393343B2 (ja) | 半導体装置の製造方法 | |
| JP4638614B2 (ja) | 半導体装置の作製方法 | |
| JP3457926B2 (ja) | 半導体装置およびその製造方法 | |
| US20030157438A1 (en) | Bump forming process | |
| JP4190659B2 (ja) | 配線基板とその製造方法 | |
| JP4282514B2 (ja) | 半導体装置の製造方法 | |
| JP2004296812A (ja) | 半導体装置及びその製造方法 | |
| JP3162464B2 (ja) | 半導体装置の製造方法 | |
| JP2001077142A (ja) | 半導体装置及びその製造方法 | |
| JP4845986B2 (ja) | 半導体装置 | |
| US20230275050A1 (en) | Silver- and gold-plated conductive members | |
| JP2002110849A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材、および回路部材の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070531 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100212 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100311 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100315 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140326 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |