JP2011029636A - 銅柱バンプ上の金属間化合物の接合のための方法と構造 - Google Patents

銅柱バンプ上の金属間化合物の接合のための方法と構造 Download PDF

Info

Publication number
JP2011029636A
JP2011029636A JP2010151626A JP2010151626A JP2011029636A JP 2011029636 A JP2011029636 A JP 2011029636A JP 2010151626 A JP2010151626 A JP 2010151626A JP 2010151626 A JP2010151626 A JP 2010151626A JP 2011029636 A JP2011029636 A JP 2011029636A
Authority
JP
Japan
Prior art keywords
copper
layer
diffusion barrier
barrier layer
intermetallic compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010151626A
Other languages
English (en)
Other versions
JP2011029636A5 (ja
Inventor
Toshinari Hayashi
俊成 林
Chen-Hua Yu
振華 余
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of JP2011029636A publication Critical patent/JP2011029636A/ja
Publication of JP2011029636A5 publication Critical patent/JP2011029636A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13084—Four-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H01L2224/13583—Three-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24612—Composite web or sheet

Abstract

【課題】銅柱バンプ上の金属間化合物（ＩＭＣ）の良好な接合のための方法と構造を提供する。
【解決手段】銅柱１０８層を形成するために銅を堆積するステップと、銅柱層の上部に拡散バリア層１１０を堆積するステップと、拡散バリア層上に銅キャップ層１１２を形成するステップを含み、金属間化合物１１６（ＩＭＣ）が拡散バリア層、銅キャップ層、銅キャップ層上に形成されたはんだ層の間に形成される。ＩＭＣは銅柱構造上で良好な接合性を有し、ＩＭＣの厚さは銅キャップ層の厚さで制御することができ、拡散バリア層は銅柱層からはんだ層への銅の拡散を抑制する。銅キャップ層を形成する前に、拡散バリア層上部の濡れ性のために薄膜層を堆積するステップを更に含むことができる。
【選択図】図１

Description

本発明は、フリップチップ実装方法に関し、特に、銅柱バンプを用いたフリップチップ実装方法に関するものである。
フリップチップ、またはC4（Controlled Collapse Chip Connection）は、半導体デバイス（例えば集積回路チップやMEMS）をチップパッド上に堆積されている、はんだバンプを有する外部回路に相互接続する方法である。はんだバンプは、最終のウエハのプロセスのステップ中に、ウエハの上側のチップパッド上に堆積される。チップを外部回路（例えば、回路板または他のチップまたはウエハ）に実装するために、チップの上側が下に向くように裏返され、チップのパッドが外部回路に適合したパッドと位置合わせするように配置され、続いてはんだが流されて相互接続を完成する。
標準（球状）のバンプを用いた従来のフリップチップ実装方法は、以下の欠点を有する：１）ダイと基板間の不一致な間隔、２）縮小されたピッチがダイと基板間の間隔を減少する、３）基板のはんだマスクの開口が間隔を変える、且つ４）バンプの直径の変化が不一致なアンダーフィルを生じる。
逆に、ボール状のバンプの代わりに柱状のバンプを用いる柱バンプのフリップチップ実装方法は、以下の利点を有する：１）ダイと基板間の一致した間隔（剛体バンプ）、２）バンプの高さに変化のないファインピッチバンプであるため、ダイのサイズを減少する（例えば８０μｍのファインピッチ）、３）はんだマスクがないため、はんだマスク関連の欠陥をなくす、４）柱状のバンプを有する一致したアンダーフィル、且つ５）フレキシブルなパッド位置により、重大な設計の障壁を解決する。
特に、銅柱はんだバンプ（CPB）は、以下の利点を有する：１）より良い熱的／電気的性能、２）より高い電流容量（current carrying capacity）、３）より高いエレクトロマイグレーション耐性により、より長いバンプ寿命を有する、４）金型ボイド（molding voids）を減少する。即ち、銅柱バンプ間のより一致した間隙を有する。また、より低コストの基板は、銅柱制御のはんだ拡散（Cu-pillar controlled solder spreading）を用い、鉛フリーのしずく状の設計を除去して、ファインピッチのマスクなし（maskless）基板と銅ベアパッド（bare Cu pads）を用いることで可能となる。また、銅柱はんだバンプは、敏感なデバイス（例えばメモリチップ）のためのソフトエラー保護（soft error protection）、即ち、銅柱距離による“アルファ放射（Alpha emission）”保護を提供する。銅柱はんだバンプはまた、鉛フリー柱バンプも使用可能ということである。
はんだにおける銅の存在は、金属間化合物（IMC）の接合性にも影響する。銅含有のはんだ合金では、界面の金属間化合物（例えばスズ−銅−ニッケル）は、無電解アンダーバンプ金属（UBM、例えばニッケル−リン）に接着する。銅（例えばニッケル−スズ、またはニッケル−スズ−銀）がなければ、金属間化合物（例えば針状のNi3Sn4）は接合性を失い、無電解アンダーバンプ金属の界面（例えばニッケル−リン）を剥離する。
しかし、アニーリング及び電流ストレスの間、銅柱バンプ上の金属間化合物とカーケンダルボイド（Kirkendall void）成長に関する問題がある。スズのはんだ材料が用いられる時、銅柱からの十分な銅の提供は、銅とスズとの間の反応によって、例えばCu6Sn5とCu3Snの厚い金属間化合物を形成する。厚い金属間化合物層は、金属間化合物が脆性であるために、銅柱バンプの機械的強度を低下させる。金属間化合物は、ホタテガイの縁のように波打ち（scalloped）、界面を剥離する。より厚い（例えば２０mm）スズのはんだのために、より長いアニーリングプロセスと十分な銅のソース（source）がCu3Snを厚くし、Cu6Sn5のサイズも大きくなる。延性のはんだがより硬い金属間化合物へと全て転移すると、構造の剪断強度が低下する。また、より厚い金属間化合物は、不十分な接合性をもたらす。また、カーケンダルボイド（Kirkendall void）が、柱とCu3Sn界面で成長し、銅柱とCu3Sn間に不良界面と不十分な接触をもたらす。
よって、銅柱バンプ上の金属間化合物の良好な接合性のための新しい方法と構造と、信頼できる構造的完全性が必要とされる。
一実施例に基づいた銅柱バンプ上の金属間化合物の良好な接合性のための模範的な構造を示している。 もう１つの実施例に基づいた銅柱バンプ上の金属間化合物の良好な接合性のための模範的なプロセスを示している。 もう１つの実施例に基づいた銅柱バンプ上の金属間化合物の良好な接合性のための模範的なプロセスを示している。 もう１つの実施例に基づいた銅柱バンプ上の金属間化合物の良好な接合性のための模範的なプロセスを示している。 もう１つの実施例に基づいた銅柱バンプ上の金属間化合物の良好な接合性のための模範的なプロセスを示している。 もう１つの実施例に基づいた銅柱バンプ上の金属間化合物の良好な接合性のための模範的なプロセスを示している。 もう１つの実施例に基づいた銅柱バンプ上の金属間化合物の良好な接合性のための模範的なプロセスを示している。 もう１つの実施例に基づいた銅柱バンプ上の金属間化合物の良好な接合性のための模範的なプロセスを示している。 もう１つの実施例に基づいた銅柱バンプ上の金属間化合物の良好な接合性のための模範的なプロセスを示している。 もう１つの実施例に基づいた銅柱バンプ上の金属間化合物の良好な接合性のための模範的なプロセスを示している。 もう１つの実施例に基づいた銅柱バンプ上の金属間化合物の良好な接合性のための模範的なプロセスを示している。 もう１つの実施例に基づいた銅柱バンプ上の金属間化合物の良好な接合性のための模範的なプロセスを示している。 図２Ａ〜図２Ｋに示された銅柱バンプ上の金属間化合物の良好な接合性のためのプロセス後の模範的なフリップチップ実装構造と、もう１つの実施例に基づいたプリント回路板（ＰＣＢ）へのフリップチップ実装を示している。 図２Ａ〜図２Ｋに示された銅柱バンプ上の金属間化合物の良好な接合性のためのプロセス後の模範的なフリップチップ実装構造と、もう１つの実施例に基づいたプリント回路板（ＰＣＢ）へのフリップチップ実装を示している。
本発明についての目的、特徴、長所が一層明確に理解されるよう、以下に実施形態を例示し、図面を参照しながら、詳細に説明する。
銅柱バンプ上の金属間化合物の良好な接合性のための新しい方法と構造が提供される。各図と実施例中、同様の参照番号が同様の素子を指すように用いられている。
図１は、一実施例に基づいた銅柱バンプ上の金属間化合物の良好な接合性のための模範的な構造を示している。前記構造は、パターン化デイジーチェーンを有する半導体ウエハ（例えばシリコン）１０２（デイジーチェーンは、短い金属線と接続されたビアのグループのことである）、金属線層１０３｛例えばアルミニウム、銅、またはアルミニウム銅合金（AlCu）｝、保護層（開口を有する）１０４、シード層１０６｛例えばチタン−タングステン合金／銅（TiW/Cu）、チタン／銅（Ti/Cu）、またはチタン／銅／ニッケル金（Ti/Cu/NiAu）など｝、銅柱１０８、拡散バリア層１１０｛例えばニッケル、ニッケルリンNi（P）、またはニッケルバナジウムNi（V）など｝、銅キャップ層１１２、はんだ層１１４｛例えばスズ−銀、スズ、またはスズ−銀（銅）Sn-Ag（Cu）：銅の重量＜０.３％、など｝を有する。
拡散バリア層１１０は、銅柱１０８からはんだ層１１４に拡散する銅をブロックする。拡散バリア層１１０がなければ、非常に厚い金属間化合物を銅柱１０８からの十分な銅のソースを有するはんだ層１１４の界面に形成することができ、弱い強度と不十分な接合性をもたらす。より良い濡れ性のために拡散バリア層１１０の上部に薄膜（例えば銀）が堆積されることができる。
薄膜の銅キャップ層１１２は、限定された銅のソースを提供してはんだ層（例えばスズ）１１４と反応させ、拡散バリア層（例えばニッケル）１１０とも反応させる。銅キャップ層１１２は、リフローはんだ付けの後、約０.１μｍ〜１.５μｍの厚さを有して制御可能な金属間化合物｛例えば（Cu,Ni）xSny｝を形成することができる。リフローはんだ付けは、はんだペースト（粉状はんだとフラックスの粘着性混合物）がそれらの実装パッドに成分を一時的に保持し、その後、接合部をはんだ付けするためにそのアセンブリ（assembly）が注意深く加熱されるように用いられるプロセスである。前記アセンブリは、赤外線ランプによって加熱されるか、または注意深く制御されたオーブン（oven）を通過させることによって、またはホットエアーペンシル（hot air pencil）ではんだ付けされることができる。
リフロー後、金属間化合物層１１６が、銅キャップ層１１２、拡散バリア層１１０（例えばニッケル）と、はんだ層１１４（例えばスズ）の間に形成される。例えば、ニッケル拡散バリア層１１０とスズはんだ層１１４と併せて、銅−ニッケル−スズの金属間化合物層の厚さは、０.１μｍ〜１.５μｍの銅キャップ層で７μｍより小さく制御されることができる。銅−ニッケル−スズ金属間化合物層は、良好な界面接着を提供する。銅（例えばニッケル−スズまたはニッケル−スズ−銀）がなければ、金属間化合物（例えば針状のNi3Sn4）は、接合性を失い、界面（例えばニッケル−リン）を剥離する。
銅柱１０８は、約３０μｍ〜１５０μｍの厚さ（高さ）を有することができる。拡散バリア層１１０｛例えばニッケル、Ni（P）、またはNi（V）など｝は、電気めっきまたは無電解めっきのどちらかを用いてめっきされることができ、約０.５μｍ〜４μｍの厚さを有することができる。より良い濡れ性のための薄膜（例えば銀）が拡散バリア層１１０の上部に堆積された場合、この薄膜は、約０.０１μｍ〜０.１μｍの厚さを有することができる。
はんだ層１１４は、Sn、SnAg、Sn-Pb、SnAgCu（銅の重量％は０.３％より小さい）、SnAgZn、SnZn、SnBi-In、Sn-In、Sn-Au、SnPb、SnCu、SnZnIn、またはSnAgSbなどで作られることができる。はんだの体積は熱アニールの間、変化しない。はんだ層１１４がスズ−銀の場合、良好な接合性を有する制御可能な（Cu,Ni）xSny 金属間化合物層が界面に形成される。Ag3Snは、エレクトロマイグレーション耐性が良好であるが、それでも銀の含有量を制御し、大きいサイズのAg3Sn形成を避ける必要がある。
図２Ａ〜図２Ｋは、もう１つの実施例に基づいた銅柱バンプ上の金属間化合物の良好な接合性のための模範的なプロセスを示している。図２Ａでは、半導体ウエハ１０２（例えばシリコン）上に保護層１０４が形成される。保護は、材料をもう１つの材料と一緒に用いる前にもう１つの材料との関連で材料を不動態（不活性）にするプロセスである。プロセスでは、半導体表面上の化学的活性と電気的活性の破壊原子価（broken bonds）は、飽和され、選択された元素と反応することによって不活性化される｛例えば、水素が表面上の破壊シリコン原子価（broken Si bonds）を保護し；シリコン表面に成長した酸素もそれを保護する｝。
シード層１０６（例えばTiW/Cu、Ti/Cu、またはTi/Cu/Ni/Auなど）が、図２Ｂに堆積される。図２Ｃではフォトレジスト層２０２が堆積され、図２Ｄではその一部が除去される。図２Ｅでは、めっき（例えば電気めっきまたは無電解めっき）によって銅柱層１０８が堆積される。図２Ｆでは、銅柱層１０８の拡散バリアである、拡散バリア層１１０｛例えばニッケル、Ni（P）、またはNi（V）など｝が、電気めっきまたは無電解めっきによって堆積される。選択的に、より良い濡れ性のための薄膜（例えば銀）が拡散バリア層１１０の上部にめっきされることもできる。図２Ｇでは、薄膜の銅キャップ層１１２が拡散バリア層１１０の上にめっきされ、制限された銅のソースに提供されて、はんだ（例えばスズ）と拡散バリア層（例えばニッケル）１１０と反応させる。図２Ｈでは、はんだ層１１４（例えばスズ）が、銅キャップ層１１２の上に堆積され、図２Ｉでは、フォトレジストが除去される。図２Ｊでは、シード層１０６がエッチングされる。図２Ｋでは、拡散バリア層１１０とはんだ層１１４との間に良好な接合性を提供する金属間化合物層（例えばNi-Cu-Sn）１１６がリフロープロセスの間に形成される。
図３Ａ、図３Ｂは、図２Ａ〜図２Ｋに示されたように銅柱バンプ上の金属間化合物の良好な接合性のためのプロセス後に形成された模範的な構造と、もう１つの実施例に基づいたプリント回路板（PCB）へのフリップチップ実装を示している。図３Ａは、８μｍより小さい厚さのはんだ層１１４を有する構造を表しており、図３Ｂは、８μｍより大きい厚さのはんだ層１１４を有する構造を表している。図２Ｋに示された構造は、逆さに反転され、底部でプリント回路板（PCB）２０４に付着される。プリント回路板２０４は、導電層２０６とその上に拡散バリア層２０８を有し、金属間化合物層（例えばNi-Cu-Sn）２１０が形成される。金属間化合物層２１０は、プリント回路板側からもう１つの薄膜の銅キャップ層からも形成される。
はんだ層１１４は、Sn、SnAg、Sn-Pb、SnAgCu（銅の重量％＜０.３％）、SnAgZn、SnZn、SnBi-In、Sn-In、Sn-Au、SnPb、SnCu、SnZnIn、またはSnAgSb、または他の適合する材料で作られることができる。はんだ層１１４がもともと銅、例えばSnAgCu（SAC）、Sn-Cuなど、を含む場合、薄膜の銅キャップ層１１２は、ソース要素（source element）を提供し、拡散バリア層１１０とはんだ層１１４と反応させて（Cu,Ni）xSny金属間化合物を形成することができる。この（Cu,Ni）xSny金属間化合物は、はんだ接合に適合する。また、はんだの体積はリフローと他の熱アニールの後も変化しない。体積の変化は、信頼度の問題を招く可能性がある。
本発明の有利な特徴は、銅柱バンプ上の金属間化合物の良好な接合性と信頼できる構造的完全性を含む。当業者は、本発明に多くの実施例の変化があることがわかるであろう。
以上、本発明の好適な実施例を例示したが、これは本発明を限定するものではなく、本発明の精神及び範囲を逸脱しない限りにおいて、当業者であれば行い得る少々の変更や修飾を付加することが可能である。従って、本発明が請求する保護範囲は、特許請求の範囲を基準とする。
１０２ デイジーチェーン
１０３ 金属線層
１０４ 保護層
１０６ シード層
１０８ 銅柱
１１０ 拡散バリア層
１１２ 銅キャップ層
１１４ はんだ層
１１６ 金属間化合物層
２０２ フォトレジスト層
２０４ プリント回路板（PCB）
２０６ 導電層
２０８ 拡散バリア層
２１０ 金属間化合物層

Claims (19)

  1. 銅含有柱層を形成するステップ、
    前記銅含有柱層上に拡散バリア層を堆積するステップ、及び
    前記拡散バリア層上に金属間化合物（IMC）を形成するステップを含む、柱構造を形成する方法。
  2. 前記金属間化合物の形成は、
    前記拡散バリア層上に銅含有キャップ層を堆積するステップ、
    前記銅含有キャップ層上にはんだ層を堆積するステップ、及び
    前記金属間化合物を形成するために前記銅含有キャップ層と前記はんだ層を熱処理するステップを含む請求項１に記載の方法。
  3. 前記金属間化合物の厚さを決定するために前記銅含有キャップ層の厚さを制御するステップを更に含む請求項２に記載の方法。
  4. 前記銅含有キャップ層は０．１μｍ〜１．５μｍの厚さに堆積される請求項２に記載の方法。
  5. 前記金属間化合物を形成する熱処理は、最大の厚さが７μｍを有する銅−ニッケル−スズで作られる請求項２に記載の方法。
  6. 前記金属間化合物を形成する前に前記拡散バリア層の上部に約０.０１μｍ〜０.１μｍの厚さで金を堆積するステップを更に含む請求項１に記載の方法。
  7. 前記拡散バリア層は、ニッケル、ニッケルリンNi（P）、ニッケルバナジウムNi（V）、またはそれらの組み合わせを含む請求項１に記載の方法。
  8. 前記拡散バリア層は０．５μｍ〜４μｍの厚さに堆積される請求項１に記載の方法。
  9. 前記銅含有柱層は３０μｍ〜１５０μｍの厚さに堆積される請求項１に記載の方法。
  10. 銅含有柱層、
    前記銅含有柱層上の拡散バリア層、
    前記拡散バリア層上の金属間化合物（IMC）、及び
    前記金属間化合物上のはんだ層を含む柱構造。
  11. 前記拡散バリア層は、ニッケル、ニッケルリンNi（P）、ニッケルバナジウムNi（V）、またはそれらの組み合わせを含む請求項１０に記載の構造。
  12. 前記拡散バリア層は０．５μｍ〜４μｍの厚さを持つ請求項１０に記載の構造。
  13. 前記銅含有柱層は３０μｍ〜１５０μｍの厚さを持つ請求項１０に記載の構造。
  14. 前記金属間化合物は、最大の厚さが７μｍを有する銅−ニッケル−スズを含む請求項１０に記載の構造。
  15. プリント回路板、及び
    前記プリント回路板とフリップチップ接合され、柱構造を有する半導体ウエハを含み、前記柱構造は、
    銅含有柱層、
    前記銅含有柱層上の拡散バリア層、
    前記拡散バリア層上の金属間化合物（IMC）、及び
    前記プリント回路板とフリップチップ接合するはんだ層を含むフリップチップボンディング構造。
  16. 前記拡散バリア層は、ニッケル、ニッケルリンNi（P）、ニッケルバナジウムNi（V）、またはそれらの組み合わせを含む請求項１５に記載のフリップチップボンディング構造。
  17. 前記拡散バリア層は０．５μｍ〜４μｍの厚さを持つ請求項１５に記載のフリップチップボンディング構造。
  18. 前記銅含有柱層は３０μｍ〜１５０μｍの厚さを持つ請求項１５に記載のフリップチップボンディング構造。
  19. 前記金属間化合物は、最大の厚さが７μｍを有する銅−ニッケル−スズを含む請求項１５に記載のフリップチップボンディング構造。
JP2010151626A 2009-07-02 2010-07-02 銅柱バンプ上の金属間化合物の接合のための方法と構造 Pending JP2011029636A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US22286009P 2009-07-02 2009-07-02
US12/825,822 US8592995B2 (en) 2009-07-02 2010-06-29 Method and structure for adhesion of intermetallic compound (IMC) on Cu pillar bump

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013076744A Division JP5756140B2 (ja) 2009-07-02 2013-04-02 銅柱バンプ上の金属間化合物の接合のための方法

Publications (2)

Publication Number Publication Date
JP2011029636A true JP2011029636A (ja) 2011-02-10
JP2011029636A5 JP2011029636A5 (ja) 2012-07-05

Family

ID=43412194

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2010151626A Pending JP2011029636A (ja) 2009-07-02 2010-07-02 銅柱バンプ上の金属間化合物の接合のための方法と構造
JP2013076744A Active JP5756140B2 (ja) 2009-07-02 2013-04-02 銅柱バンプ上の金属間化合物の接合のための方法
JP2015031242A Active JP6352205B2 (ja) 2009-07-02 2015-02-20 銅柱バンプ上の金属間化合物の接合のための構造

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2013076744A Active JP5756140B2 (ja) 2009-07-02 2013-04-02 銅柱バンプ上の金属間化合物の接合のための方法
JP2015031242A Active JP6352205B2 (ja) 2009-07-02 2015-02-20 銅柱バンプ上の金属間化合物の接合のための構造

Country Status (5)

Country Link
US (1) US8592995B2 (ja)
JP (3) JP2011029636A (ja)
KR (1) KR101344553B1 (ja)
CN (1) CN101944496B (ja)
TW (1) TWI498981B (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012222191A (ja) * 2011-04-11 2012-11-12 Okuno Chem Ind Co Ltd Ｌｅｄ照明ユニット
JP2013135014A (ja) * 2011-12-26 2013-07-08 Fujitsu Ltd 電子部品及び電子機器
JP2013211511A (ja) * 2012-02-29 2013-10-10 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2014090001A (ja) * 2012-10-29 2014-05-15 Fujitsu Ltd 電子部品、電子部品の製造方法及び電子装置の製造方法
JP2014116367A (ja) * 2012-12-06 2014-06-26 Fujitsu Ltd 電子部品、電子装置の製造方法及び電子装置
JP2015213103A (ja) * 2014-05-01 2015-11-26 三菱電機株式会社 半導体装置およびその実装構造
JP2016032090A (ja) * 2014-07-25 2016-03-07 ▲き▼邦科技股▲分▼有限公司 基板及びその製造方法
KR20170033393A (ko) 2014-08-29 2017-03-24 닛데쓰스미킹 마이크로 메탈 가부시키가이샤 반도체 접속의 Cu 필러용 원기둥상 형성물
JP2018166224A (ja) * 2016-12-23 2018-10-25 ルーメンス カンパニー リミテッド マイクロｌｅｄモジュール及びその製造方法
KR20210023811A (ko) 2018-06-27 2021-03-04 디아이씨 가부시끼가이샤 필러 형성용 도전 페이스트
KR20210035187A (ko) 2018-07-26 2021-03-31 디아이씨 가부시끼가이샤 도전성 페이스트를 이용한 도전성 필러의 제조 방법
KR20210047885A (ko) 2018-08-24 2021-04-30 제이에스알 가부시끼가이샤 감광 수지 조성물, 레지스트 패턴의 형성 방법, 도금 조형물의 제조 방법 및 반도체 장치
CN114367730A (zh) * 2021-12-16 2022-04-19 武汉大学 基于金刚石间接拉伸结构的金刚石/块铜衬底扩散键合工艺及结构

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI245402B (en) * 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
TWI584434B (zh) * 2010-04-20 2017-05-21 瑞鼎科技股份有限公司 晶粒結構及晶粒接合方法
US9142533B2 (en) 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
US8581420B2 (en) * 2010-10-18 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Under-bump metallization (UBM) structure and method of forming the same
US20120313234A1 (en) * 2011-06-10 2012-12-13 Geng-Shin Shen Qfn package and manufacturing process thereof
US10833033B2 (en) * 2011-07-27 2020-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Bump structure having a side recess and semiconductor structure including the same
US8643196B2 (en) * 2011-07-27 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for bump to landing trace ratio
EP2565297A3 (en) 2011-08-30 2013-04-24 Rohm and Haas Electronic Materials LLC Adhesion promotion of cyanide-free white bronze
US9219016B2 (en) * 2011-09-28 2015-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Structure design for 3DIC testing
KR101301795B1 (ko) * 2011-10-04 2013-08-29 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9786622B2 (en) * 2011-10-20 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package
KR101359733B1 (ko) * 2011-12-16 2014-02-11 성균관대학교산학협력단 반도체 3차원 적층공정에서의 이중 확산방지층을 포함하는 범프 및 그 제조방법
CN102437135A (zh) * 2011-12-19 2012-05-02 南通富士通微电子股份有限公司 圆片级柱状凸点封装结构
CN102496606B (zh) * 2011-12-19 2014-11-12 南通富士通微电子股份有限公司 一种高可靠圆片级柱状凸点封装结构
CN102496584A (zh) * 2011-12-19 2012-06-13 南通富士通微电子股份有限公司 一种焊料凸点的形成方法
CN102496605B (zh) * 2011-12-19 2014-11-12 南通富士通微电子股份有限公司 一种圆片级封装结构
CN102496585A (zh) * 2011-12-19 2012-06-13 南通富士通微电子股份有限公司 一种新型圆片级封装方法
TWI467718B (zh) * 2011-12-30 2015-01-01 Ind Tech Res Inst 凸塊結構以及電子封裝接點結構及其製造方法
JP5966874B2 (ja) * 2012-01-27 2016-08-10 Tdk株式会社 構造体、及びそれを含む電子部品、プリント配線板
US8685790B2 (en) * 2012-02-15 2014-04-01 Freescale Semiconductor, Inc. Semiconductor device package having backside contact and method for manufacturing
US9418947B2 (en) 2012-02-27 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming connectors with a molding compound for package on package
US9646923B2 (en) 2012-04-17 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
US9349689B2 (en) * 2012-04-20 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices including conductive features with capping layers and methods of forming the same
KR101932727B1 (ko) 2012-05-07 2018-12-27 삼성전자주식회사 범프 구조물, 이를 갖는 반도체 패키지 및 이의 제조 방법
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
US9053990B2 (en) * 2012-10-25 2015-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Bump interconnection techniques
US8802556B2 (en) * 2012-11-14 2014-08-12 Qualcomm Incorporated Barrier layer on bump and non-wettable coating on trace
WO2014109014A1 (ja) * 2013-01-09 2014-07-17 株式会社日立製作所 半導体装置およびその製造方法
US9425160B1 (en) * 2013-03-14 2016-08-23 Maxim Integrated Products, Inc. Wafer-level package device with solder bump reinforcement
US9299680B2 (en) * 2013-03-14 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure having dies with connectors
JP6282454B2 (ja) * 2013-12-10 2018-02-21 新光電気工業株式会社 半導体パッケージの製造方法
JP6187226B2 (ja) * 2013-12-16 2017-08-30 富士通株式会社 電子装置の製造方法
US9735129B2 (en) 2014-03-21 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
US9318452B2 (en) 2014-03-21 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
TWI612632B (zh) * 2014-05-09 2018-01-21 矽品精密工業股份有限公司 封裝結構、晶片結構及其製法
US9520370B2 (en) * 2014-05-20 2016-12-13 Micron Technology, Inc. Methods of forming semiconductor device assemblies and interconnect structures, and related semiconductor device assemblies and interconnect structures
US9875980B2 (en) 2014-05-23 2018-01-23 Amkor Technology, Inc. Copper pillar sidewall protection
US9299686B1 (en) * 2015-01-16 2016-03-29 International Business Machines Corporation Implementing integrated circuit chip attach in three dimensional stack using vapor deposited solder Cu pillars
US9443813B1 (en) * 2015-03-05 2016-09-13 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
TWI608132B (zh) 2015-08-06 2017-12-11 羅門哈斯電子材料有限公司 自含有吡啶基烷基胺及雙環氧化物之反應產物的銅電鍍覆浴液電鍍覆光阻劑限定之特徵的方法
US10006136B2 (en) 2015-08-06 2018-06-26 Dow Global Technologies Llc Method of electroplating photoresist defined features from copper electroplating baths containing reaction products of imidazole compounds, bisepoxides and halobenzyl compounds
US10100421B2 (en) 2015-08-06 2018-10-16 Dow Global Technologies Llc Method of electroplating photoresist defined features from copper electroplating baths containing reaction products of imidazole and bisepoxide compounds
US9932684B2 (en) 2015-08-06 2018-04-03 Rohm And Haas Electronic Materials Llc Method of electroplating photoresist defined features from copper electroplating baths containing reaction products of alpha amino acids and bisepoxides
KR102430984B1 (ko) * 2015-09-22 2022-08-09 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US20170162536A1 (en) * 2015-12-03 2017-06-08 International Business Machines Corporation Nanowires for pillar interconnects
KR102534735B1 (ko) 2016-09-29 2023-05-19 삼성전자 주식회사 필름형 반도체 패키지 및 그 제조 방법
US10580713B2 (en) 2017-02-08 2020-03-03 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US10923447B2 (en) * 2017-05-23 2021-02-16 Micron Technology, Inc. Semiconductor device assembly with die support structures
US10950568B2 (en) * 2017-05-23 2021-03-16 Micron Technology, Inc. Semiconductor device assembly with surface-mount die support structures
KR102420586B1 (ko) 2017-07-24 2022-07-13 삼성전자주식회사 반도체 장치, 반도체 패키지 및 반도체 패키지의 제조 방법
US10424552B2 (en) * 2017-09-20 2019-09-24 Texas Instruments Incorporated Alloy diffusion barrier layer
JP7083648B2 (ja) * 2018-01-16 2022-06-13 株式会社アルバック 半導体装置の製造方法
JP2019134007A (ja) * 2018-01-30 2019-08-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP7122593B2 (ja) * 2018-05-08 2022-08-22 パナソニックＩｐマネジメント株式会社 半導体装置の製造方法、半導体装置の製造装置、及び半導体装置
US10847492B2 (en) * 2018-06-25 2020-11-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method for the same
US10763231B2 (en) 2018-07-27 2020-09-01 Texas Instruments Incorporated Bump bond structure for enhanced electromigration performance
TW202106934A (zh) * 2019-05-08 2021-02-16 日商石原化學股份有限公司 具備銅鍍層或銅合金鍍層的結構體
KR20220128352A (ko) 2020-01-17 2022-09-20 디아이씨 가부시끼가이샤 도전성 필러 및 그 제조 방법 그리고 접합 구조의 제조 방법
KR20210126188A (ko) * 2020-04-09 2021-10-20 삼성전자주식회사 반도체 소자
US11502056B2 (en) * 2020-07-08 2022-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Joint structure in semiconductor package and manufacturing method thereof
CN114975143A (zh) 2021-02-22 2022-08-30 联华电子股份有限公司 半导体结构及其制作方法
US20230238345A1 (en) * 2022-01-27 2023-07-27 nD-HI Technologies Lab, Inc. High-yielding and ultrafine pitch packages for large-scale ic or advanced ic

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216185A (ja) * 1999-01-27 2000-08-04 Shinko Electric Ind Co Ltd 柱状電極付き半導体ウエハ及びその製造方法並びに半導体装置及びその製造方法
JP2001345336A (ja) * 2000-06-02 2001-12-14 Dainippon Printing Co Ltd 半導体装置の作製方法と、それに用いられる配線部材
JP2002280417A (ja) * 2001-01-15 2002-09-27 Nec Corp 半導体装置及びその製造方法並びに半導体製造装置
WO2008105589A1 (en) * 2007-02-28 2008-09-04 Nepes Corporation Bump structure for semiconductor device
WO2009031522A1 (ja) * 2007-09-04 2009-03-12 Kyocera Corporation 半導体素子およびその製造方法、ならびにその半導体素子を実装する実装構造体

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06196349A (ja) * 1992-12-24 1994-07-15 Kobe Steel Ltd タンタルコンデンサ用銅系リードフレーム材及びその製造方法
US6083633A (en) * 1997-06-16 2000-07-04 Olin Corporation Multi-layer diffusion barrier for a tin coated electrical connector
US6130479A (en) * 1999-08-02 2000-10-10 International Business Machines Corporation Nickel alloy films for reduced intermetallic formation in solder
JP3444245B2 (ja) * 1999-09-03 2003-09-08 日本電気株式会社 無電解ニッケル／金メッキへのはんだ付け方法、配線構造体、回路装置及びその製造方法
US6866741B2 (en) * 2001-01-08 2005-03-15 Fujitsu Limited Method for joining large substrates
US6504242B1 (en) * 2001-11-15 2003-01-07 Intel Corporation Electronic assembly having a wetting layer on a thermally conductive heat spreader
JP4034107B2 (ja) * 2002-04-17 2008-01-16 株式会社ルネサステクノロジ 半導体装置
TW558821B (en) * 2002-05-29 2003-10-21 Via Tech Inc Under bump buffer metallurgy structure
JP2004273591A (ja) * 2003-03-06 2004-09-30 Seiko Epson Corp 半導体装置及びその製造方法
US7276801B2 (en) * 2003-09-22 2007-10-02 Intel Corporation Designs and methods for conductive bumps
JP3929966B2 (ja) * 2003-11-25 2007-06-13 新光電気工業株式会社 半導体装置及びその製造方法
CN1654703A (zh) 2004-02-11 2005-08-17 富士康(昆山)电脑接插件有限公司 表面处理方法
CN1998074A (zh) * 2004-06-17 2007-07-11 德克萨斯仪器股份有限公司 具有利用电镀接触焊盘的衬底的半导体组件
US20060068218A1 (en) * 2004-09-28 2006-03-30 Hooghan Kultaransingh N Whisker-free lead frames
US7233074B2 (en) * 2005-08-11 2007-06-19 Texas Instruments Incorporated Semiconductor device with improved contacts
KR100718169B1 (ko) * 2006-01-12 2007-05-15 한국과학기술원 니켈 표면 처리된 전자부품과 무전해 니켈 표면 처리된전자부품의 접합방법
JP2007258629A (ja) * 2006-03-27 2007-10-04 Yamaha Corp チップサイズパッケージの製造方法
JP4986523B2 (ja) * 2006-07-20 2012-07-25 三洋電機株式会社 半導体装置およびその製造方法
US7919859B2 (en) * 2007-03-23 2011-04-05 Intel Corporation Copper die bumps with electromigration cap and plated solder
JP5627835B2 (ja) * 2007-11-16 2014-11-19 ローム株式会社 半導体装置および半導体装置の製造方法
JP5222714B2 (ja) * 2008-12-25 2013-06-26 株式会社四国総合研究所 非破壊検査方法と非破壊検査装置
WO2011002778A2 (en) * 2009-07-02 2011-01-06 Flipchip International, Llc Methods and structures for a vertical pillar interconnect

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216185A (ja) * 1999-01-27 2000-08-04 Shinko Electric Ind Co Ltd 柱状電極付き半導体ウエハ及びその製造方法並びに半導体装置及びその製造方法
JP2001345336A (ja) * 2000-06-02 2001-12-14 Dainippon Printing Co Ltd 半導体装置の作製方法と、それに用いられる配線部材
JP2002280417A (ja) * 2001-01-15 2002-09-27 Nec Corp 半導体装置及びその製造方法並びに半導体製造装置
WO2008105589A1 (en) * 2007-02-28 2008-09-04 Nepes Corporation Bump structure for semiconductor device
WO2009031522A1 (ja) * 2007-09-04 2009-03-12 Kyocera Corporation 半導体素子およびその製造方法、ならびにその半導体素子を実装する実装構造体

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012222191A (ja) * 2011-04-11 2012-11-12 Okuno Chem Ind Co Ltd Ｌｅｄ照明ユニット
JP2013135014A (ja) * 2011-12-26 2013-07-08 Fujitsu Ltd 電子部品及び電子機器
JP2013211511A (ja) * 2012-02-29 2013-10-10 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2014090001A (ja) * 2012-10-29 2014-05-15 Fujitsu Ltd 電子部品、電子部品の製造方法及び電子装置の製造方法
JP2014116367A (ja) * 2012-12-06 2014-06-26 Fujitsu Ltd 電子部品、電子装置の製造方法及び電子装置
JP2015213103A (ja) * 2014-05-01 2015-11-26 三菱電機株式会社 半導体装置およびその実装構造
JP2016032090A (ja) * 2014-07-25 2016-03-07 ▲き▼邦科技股▲分▼有限公司 基板及びその製造方法
US11101234B2 (en) 2014-08-29 2021-08-24 Nippon Micrometal Corporation Cu pillar cylindrical preform for semiconductor connection
KR20170033393A (ko) 2014-08-29 2017-03-24 닛데쓰스미킹 마이크로 메탈 가부시키가이샤 반도체 접속의 Cu 필러용 원기둥상 형성물
KR20180130009A (ko) 2014-08-29 2018-12-05 닛데쓰스미킹 마이크로 메탈 가부시키가이샤 반도체 접속의 Cu 필러용 원기둥상 형성물
KR20200121923A (ko) 2014-08-29 2020-10-26 닛데쓰마이크로메탈가부시키가이샤 반도체 접속의 Cu 필러용 원기둥상 형성물
JP2018166224A (ja) * 2016-12-23 2018-10-25 ルーメンス カンパニー リミテッド マイクロｌｅｄモジュール及びその製造方法
KR20210023811A (ko) 2018-06-27 2021-03-04 디아이씨 가부시끼가이샤 필러 형성용 도전 페이스트
KR20210035187A (ko) 2018-07-26 2021-03-31 디아이씨 가부시끼가이샤 도전성 페이스트를 이용한 도전성 필러의 제조 방법
KR20210047885A (ko) 2018-08-24 2021-04-30 제이에스알 가부시끼가이샤 감광 수지 조성물, 레지스트 패턴의 형성 방법, 도금 조형물의 제조 방법 및 반도체 장치
CN114367730A (zh) * 2021-12-16 2022-04-19 武汉大学 基于金刚石间接拉伸结构的金刚石/块铜衬底扩散键合工艺及结构
CN114367730B (zh) * 2021-12-16 2022-11-18 武汉大学 基于金刚石间接拉伸结构的金刚石/块铜衬底扩散键合工艺及结构

Also Published As

Publication number Publication date
TWI498981B (zh) 2015-09-01
JP6352205B2 (ja) 2018-07-04
CN101944496A (zh) 2011-01-12
CN101944496B (zh) 2014-10-15
KR20110002816A (ko) 2011-01-10
US8592995B2 (en) 2013-11-26
TW201123325A (en) 2011-07-01
KR101344553B1 (ko) 2013-12-26
JP2013131782A (ja) 2013-07-04
US20110001250A1 (en) 2011-01-06
JP5756140B2 (ja) 2015-07-29
JP2015135974A (ja) 2015-07-27

Similar Documents

Publication Publication Date Title
JP6352205B2 (ja) 銅柱バンプ上の金属間化合物の接合のための構造
US5470787A (en) Semiconductor device solder bump having intrinsic potential for forming an extended eutectic region and method for making and using the same
JP4195886B2 (ja) 無鉛はんだを用い反応バリア層を有するフリップ・チップ用相互接続構造を形成するための方法
TWI484608B (zh) 高溫應用所用之銲錫凸塊／凸塊下金屬層結構
TWI431701B (zh) 可熔ｉ／ｏ互連系統與涉及基板安裝之柱狀凸塊的覆晶封裝方法
US20040087057A1 (en) Method for fabricating a flip chip package with pillar bump and no flow underfill
JP5208500B2 (ja) 組込方法及びこの方法により製造されたアセンブリ
JP2003234367A (ja) 半導体素子およびその製造方法並びに半導体装置およびその製造方法
JP2011258921A5 (ja)
JP2008500181A (ja) はんだの組成物、及びはんだ接続部を製造する方法
US20030189260A1 (en) Flip-chip bonding structure and method thereof
JP2006279062A (ja) 半導体素子および半導体装置
TWI230450B (en) Under bump metallurgy structure
TWI502666B (zh) Electronic parts mounting body, electronic parts, substrate
US20080083993A1 (en) Gold-Tin Solder Joints Having Reduced Embrittlement
US20040183195A1 (en) [under bump metallurgy layer]
US9601374B2 (en) Semiconductor die assembly
US20050133571A1 (en) Flip-chip solder bump formation using a wirebonder apparatus
Wong et al. Low cost flip chip bumping technologies
TWI220304B (en) Flip-chip package substrate and flip-chip bonding process thereof
JP4533724B2 (ja) 接続バンプの形成方法および半導体装置の製造方法
JP2001156207A (ja) バンプ接合体及び電子部品
TWI242273B (en) Bump structure
TWI262567B (en) Bumped wafer structure
TW200534447A (en) Bump and the fabricating method thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120208

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120427

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120507

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20120518

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130402

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130527

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130726

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131203

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131210