JP7122593B2 - 半導体装置の製造方法、半導体装置の製造装置、及び半導体装置 - Google Patents

半導体装置の製造方法、半導体装置の製造装置、及び半導体装置 Download PDF

Info

Publication number
JP7122593B2
JP7122593B2 JP2018090121A JP2018090121A JP7122593B2 JP 7122593 B2 JP7122593 B2 JP 7122593B2 JP 2018090121 A JP2018090121 A JP 2018090121A JP 2018090121 A JP2018090121 A JP 2018090121A JP 7122593 B2 JP7122593 B2 JP 7122593B2
Authority
JP
Japan
Prior art keywords
resist
nanoimprint mold
semiconductor element
semiconductor device
electrode terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018090121A
Other languages
English (en)
Other versions
JP2019197780A (ja
Inventor
大輔 櫻井
健 玉利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2018090121A priority Critical patent/JP7122593B2/ja
Priority to TW108104797A priority patent/TWI788520B/zh
Publication of JP2019197780A publication Critical patent/JP2019197780A/ja
Application granted granted Critical
Publication of JP7122593B2 publication Critical patent/JP7122593B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Description

本開示は、半導体装置の製造方法、半導体装置の製造装置、及び半導体装置に関する。
近年、半導体素子の高密度化と電極端子の多ピン化との両立を進めるために、半導体素子の電極端子間の狭ピッチ化及び電極端子の面積縮小化が図られている。電極端子間が狭ピッチ化され電極端子が面積縮小化された半導体素子の実装基板への実装技術の1つとして、フリップチップ実装が知られている。
フリップチップ実装においては、突起電極が、システムLSI、メモリ、CPUなどの半導体素子の電極端子上に形成され、実装基板の接続端子に対して圧接・加熱される。すると、電極端子が接続端子にバンプ接続され、半導体素子が実装基板にフリップチップ実装される。
電極端子上に形成される突起電極には、はんだバンプが多く採用されている。はんだバンプを電極端子上に突起状に形成する工法として、はんだを、例えば、スクリーン印刷、ディスペンス、又は電解メッキで電極端子上に形成した後、リフロー炉ではんだ融点以上に加熱する工法が知られている。しかしながら、電極端子間の狭ピッチ化に伴い、フリップチップ実装時の圧接・加熱工程において、溶融し変形したはんだバンプがその表面張力により他のはんだバンプと繋がるブリッジ不良が発生し易くなる。それ故、電極端子間の狭ピッチ化への要求が厳しい程、突起電極にはんだバンプを採用することが困難になる。
そこで、電極端子上に形成される突起電極に、はんだバンプに代えて、例えば、金や銅などからなる先細りの微細金属バンプを採用する工法が知られている。この工法においては、フリップチップ実装時の圧接・加熱工程において突起電極の先端を塑性変形させ、固相拡散により突起電極を接続端子に接合する。この工法によれば、フリップチップ実装時の圧接・加熱工程において、先細りの微細金属バンプを溶融させないので、微細金属バンプの溶融及び変形に起因するブリッジ不良の発生を防ぐことができる。それ故、電極端子間の狭ピッチ化への対応も容易になる。先細りの微細金属バンプを形成する工法としては、様々な工法が提案されている(特許文献1及び2参照)。
特許第4826924号公報 特開平4-217324号公報
本開示の一態様は、突起電極を形成するための、改善された半導体装置の製造方法、半導体装置の製造装置、及び半導体装置の提供に資する。
本開示の一態様に係る半導体装置の製造方法は、半導体素子に設けられた複数の電極端子の表面を覆うレジストを形成するレジスト形成工程と、開口部の型であるナノインプリント型を、前記レジストを挟んで前記複数の電極端子に押し当てることにより、前記レジストに前記開口部を形成するレジスト開口工程と、前記ナノインプリント型を介して前記レジストにエネルギーを与えて前記レジストを硬化させるレジスト硬化工程と、前記開口部を、現像液と反応させて径方向に拡げる現像工程と前記開口部にバンプとなる金属を充填する金属充填工程と、前記レジストを前記半導体素子から剥離する剥離工程と、を備える構成を採る。
本開示の一態様に係る半導体装置の製造装置は、半導体素子に設けられた複数の電極端子の表面を覆うレジストに開口部を形成する型であるナノインプリント型を、前記レジストを挟んで前記複数の電極端子に押し当てる加圧ユニットと、前記ナノインプリント型を介して前記レジストにエネルギーを与えて前記レジストを硬化させるレジスト硬化ユニットと、前記開口部の内壁を、現像液と反応させて径方向に拡げる現像ユニットと、前記開口部にバンプとなる金属を充填する金属充填ユニットと、を備える構成を採る。
本開示の一態様に係る半導体装置は、複数の電極端子を有する半導体素子と、前記複数の電極端子を覆うシード層と、前記シード層上に形成されたバンプと、を備え、前記バンプが傾斜面を備え、前記バンプの底面及び前記シード層の面積が等しい構成を採る。
本開示によれば、突起電極を形成するための、改善された半導体装置の製造方法、半導体装置の製造装置、及び半導体装置を提供できる。
本開示の一態様における更なる利点及び効果は、明細書及び図面から明らかにされる。かかる利点及び/又は効果は、いくつかの実施の形態並びに明細書及び図面に記載された特徴によってそれぞれ提供されるが、1つ又はそれ以上の同一の特徴を得るために必ずしも全てが提供される必要はない。
実施の形態1に係る半導体装置の製造方法を説明する断面図 実施の形態1に係る半導体装置の製造方法における光照射及び加熱工程を概念的に示す断面図 実施の形態1に係る半導体装置の製造方法における光・温度プロファイルを示す図 実施の形態1に係る半導体装置の製造装置を概念的に説明する立体図 実施の形態1に係る半導体装置の製造方法を説明する断面図 従来技術におけるバンプ形成工法を概念的に示す断面図
[本開示に至った経緯]
先細りの微細金属バンプを形成する工法としては、例えば、微粒子とキャリアガスとを噴射して金属微粒子を堆積するガスデポジション法が知られている(特許文献1参照)。
特許文献1によれば、基板の一面側に形成された金属部材の所定箇所に微細な金属バンプを安定して工業的に形成し得る微細金属バンプの形成方法を提供することができるとされている。しかしながら、特許文献1に記載の形成方法によって円錐状の金属バンプを形成するために、金属微粒子とキャリアガスとを、個々のバンプに対して、個別にノズルから電極部に噴射することが求められる。それ故、多ピンかつ大口径のウエハへ多数のバンプを形成するには、ウエハ全面を走査し、ウエハ全面に亘って金属微粒子とキャリアガスとを噴射することが求められ、生産時間が長くなるという問題がある。さらに、特許文献1に記載の形成方法において、堆積した金属膜は、マスク層と同時に剥離される。それ故、剥離された金属膜に含まれる金や白金などの高価な金属を廃棄又は回収することが求められ、生産コストが上がるという問題もある。
他のバンプ形成方法として、例えば、ネガ型レジストをオーバー露光して逆テーパ状のレジストパターンを形成し、レジストパターンをマスクとして電解メッキ法によりバンプを形成する方法が提案されている(特許文献2参照)。
図5は、従来技術におけるバンプ形成工法を概念的に示す断面図である。
まず、図5(a)に示されるように、シリコン基板101上に絶縁膜102、アルミパッド103、保護膜104が形成された後、バリアメタル105が形成される。次に、ネガ型のレジスト107が塗布される。そして、レジスト107に露光マスクが押し当てられ、露光される。ネガ型のレジスト107の光が照射された部分は、現像液に溶解せず、光が照射されていない部分は、現像液に溶解する。ここで、露光時間を通常より長くする、即ちオーバー露光すると、現像後に、レジスト107の断面形状が、図5(b)に示されるように逆テーパ形状になる。次にレジスト107をマスクとして、電解メッキ液により電解メッキされることにより、バンプ106の形状は、図5(c)に示されるように順テーパ形状になる。その後、図5(d)に示されるように、レジスト107が除去され、バリアメタル105のエッチング用として、フォトリソグラフィによりパターニングしたレジスト108が形成される。そして、図5(e)に示されるように、バリアメタル105が選択エッチングされ、レジスト108が除去される。
しかしながら、レジスト107の断面形状は、レジスト107の光が照射されていない部分の現像液への溶解度合いによって左右される。それ故、レジスト107に微小の開口部を形成しようとすると、現像液が孔へ入り込む速度に基板内でばらつきが生じる。その結果、レジスト開口形状がばらつく、底部まで開口されないバンプが基板内に形成されるといった問題が生じる。この問題は、半導体素子の電極端子の更なる狭ピッチ化や高生産のための基板の大口径化の際に、より顕著になる。
以上の問題を踏まえて、本開示に至った。本開示は、上記の問題に鑑み、多ピン化、大口径化が進む半導体素子において、短い生産時間で、低コストに安定した形状を確保する微小突起電極を形成する、半導体装置の製造方法を提供する。以下、本開示の実施の形態について図面を参照しながら説明する。
[実施の形態1]
図1は、実施の形態1に係る半導体装置の製造方法を説明する断面図である。
<バンプ形成方法>
まず、図1の(a)に示されるレジスト形成工程について述べる。半導体素子1には、複数個の電極端子2が形成されている。半導体素子1は、例えば、円形のシリコンウエハである。シリコンウエハの外径は、例えば、直径300mmである。
レジスト形成工程において、電極端子2が形成された面全体を覆うようにシード層7を形成する。シード層7は、薄い導電層であり、半導体素子全面に形成され、金属充填プロセスにおいて電極として使われる層である。金属充填プロセスが電気めっき形成プロセスである場合、シード層7は、電気めっきを形成するための下地層としても使われる。シード層7の材質は、例えば、Ni、W、Cr、Cu、Co、Tiなどであってもよい。シード層7の厚みは、例えば、0.02~2μmであってもよい。
シード層7が形成された後、シード層7の上にレジスト3が形成される。レジスト3は、例えば、感光型、熱硬化型、光熱併用型のレジストであってもよい。レジスト3は、例えば、スピンコート、バーコーター、スプレー、ジェットディスペンス等を用い、膜が均一になるように形成される。
次に、図1の(b)及び(c)に示されるレジスト開口工程について述べる。まず、図1の(b)に示されるように、ナノインプリント型5に設けられた認識マーク14と半導体素子1に設けられた認識マーク4とが位置合わせされる。ここで、ナノインプリント型5は、レジスト3に形成される開口部3a(図1(f)参照)と同等の寸法・形状の微小突起部が片面に所定の間隔で設けられている転写用の型である。例えば、ナノインプリント型5には、電極端子2に対向するように、突起部5aが形成されている。突起部の形状は、例えば、円、四角形、八角形であってもよい。
ナノインプリント型5は、例えば、石英、ガラス、及びシリコーン樹脂の1つから形成されてもよく、また、複数を積層して形成されてもよい。例えば、ナノインプリント型5の表面に柔軟なシリコーン樹脂を用いると、半導体素子1の反り・うねりを吸収することができ、好適である。
ナノインプリント型5は、例えば、原版を作製した後、ナノインプリント型5の材料を流動させ硬化させることにより形成してもよい。ここで、作製される原版は、レジスト3に形成される開口部3aの間隔と等しい間隔で、開口部3aの開口径と同等の寸法の、複数の凹部を有する。原版は、例えば、シリコン、石英、又はガラスを、エッチングないしは放電加工することにより形成されてもよい。ナノインプリント型5の外形寸法は、半導体素子1の外形寸法よりも大きい。また、ナノインプリント型5の形状は、例えば、矩形である。
次に、図1の(c)に示されるように、ナノインプリント型5と電極端子2との距離が縮まり、ナノインプリント型5が半導体素子1の電極端子2に押し当てられるまで、ナノインプリント型5が加圧される。ここでは、レジスト3は液状である。
次に、図1の(d)に示されるレジスト硬化工程(ナノインプリント工程)において、ナノインプリント型5が電極端子2に押し当てられたまま、ナノインプリント型5を介して、レジスト3が反応するエネルギーが与えられる。例えば、ナノインプリント型5を介して、レジスト3に光、例えば紫外線光13(図2A参照)が照射され、その後、加熱される。ここで、ナノインプリント型5は、レジスト3が反応する波長の光に対して光透過性を有すると、ナノインプリント型5を介して照射された光にレジスト3を反応させることができ、好適である。ナノインプリント型5は、例えば、石英、ガラス、透明なシリコーン樹脂といった、光透過性を備えた材質から形成される。
次に、図1の(e)に示されるように、ナノインプリント型5を引き上げる。すると、レジスト3に微細な開口部3aが形成されている。ここで、ナノインプリント型5の材料とレジスト3の材料とは、例えば、溶解度パラメータが2.0以上離れていると、レジスト硬化後の離型性が向上するので、好適である。例えば、溶解度パラメータが7.3~7.6であるシリコーン樹脂をナノインプリント型5に用いた場合、溶解度パラメータが9.5~12.5であるアクリル樹脂、又は、溶解度パラメータが10.9~11.2であるエポキシ樹脂などをレジスト3の材料に用いてもよい。さらに、ナノインプリント型5の表面に、光透過性の金属や樹脂で離型膜が形成されていると、さらに離型性が向上するので、好適である。離型膜としては、例えば、ニッケル、酸化インジウムスズ、シリコーンゴム、フッ素ゴムなどが用いられる。
次に、図1の(f)に示される現像工程において、半導体素子1が現像液槽(現像ユニット)6の現像液に浸漬される。現像液槽6の現像液が開口部3aに入り込むことにより、レジスト3の開口部3aの内壁の溶解が進み、開口部3aが径方向に拡大する。ここで、現像液槽6の現像液は、レジスト3を溶解する作用を有する。現像液槽6の現像液は、例えば、テトラメチルアンモニウムヒドロキシド、トリメチル-2-ヒドロキシエチルアンモニウムハイドロオキサイド水溶液であってもよい。
ナノインプリント型5によって形成された開口部3aは、垂直に開口しており、かつ、半導体素子1全体に亘って同一形状になるように設けられる。現像液は、半導体素子1面内で均一の速度で開口部3aに入り込むことができる。その後、レジスト3の架橋度に応じて、レジスト3の溶解が進展する。レジスト3の架橋度が低い部分は、レジスト3の架橋度が高い部分よりも溶解が速いので、レジスト3の架橋度を制御することにより、開口部3aの形状を制御できる。
次に、図1の(g)に示されるように、開口部3aに入り込んだ現像液、残渣が、洗浄液により除去される。洗浄液は、例えば、純水、アルコール、エタノール、アセトンである。
次に、図1の(h)に示されるめっき工程において半導体素子1のシード層7と電極10とが、電源19に接続され、電解めっき浴槽(金属充填ユニット)18に浸され、通電処理が行われる。その結果、図1の(g)に示される開口部3aがめっきで充填される。めっき液は、例えば、Cu、Co、Auなどから成るボトムアップタイプのフィルドめっき液であってもよい。これらのめっき液を用いると、Cu、Co、Auなどの触媒効果により、開口部3aの内壁への濡れ性が増し、微小な開口部3aであってもめっき液の注入が容易になるので、ボトムアップでめっきを形成するのに好適である。
次に、図1の(i)に示されるレジスト剥離工程において、レジスト3がレジスト剥離液に浸漬され、半導体素子1から剥離される。
最後に、図1の(j)に示されるシード層除去工程において、ウエットエッチング又はアッシング処理によりシード層7が除去されると、傾斜面8aを有するバンプ(突起電極)8が形成される。ここで、シード層7には、バンプ8よりもエッチング速度が速い材料を用いると、シード層除去工程においてバンプのエッチング量を減らすことができ、レジスト剥離工程後のバンプ形状を維持できるので、好適である。バンプ8の下のシード層7は、導電膜として残存させる。
<ナノインプリント工程>
図1の(d)を参照して上述した、ナノインプリント型5を介した光照射及び加熱工程について詳述する。
図2Aは、実施の形態1に係る半導体装置の製造方法における光照射及び加熱工程を概念的に示す断面図である。図2Bは、実施の形態1に係る半導体装置の製造方法における光・温度プロファイルを示す図である。
図2Aに示されるように、ナノインプリント型5を介して光量Qの紫外線光13が照射された時の、レジスト3の位置A及び位置Bにおける受光量を、それぞれQ及びQで表す。
図2Bに示されるように、まず、レジスト3の位置A及び位置Bは、それぞれ受光量Q、Qの紫外線光13を一定時間受光する。ナノインプリント型5からの距離が長くなるにつれて受光量は低下するため、Qは、Qより大きくなる。この時、レジスト3の位置A及び位置Bにおける温度と、ナノインプリント型5の温度Tと、半導体素子1の温度Tとは等しく、かつ、一定である。
レジスト3が反応する波長域において、ナノインプリント型5の光透過率がレジスト3の光透過率よりも低いと、紫外線光13の照射における突起部5aによるレジスト3の開口部周辺の架橋度を制御する上で好適である。
次に、図2Bに示されるように、ナノインプリント型5の温度Tを、半導体素子1の温度T以上に上昇させ、一定時間保持する。ナノインプリント型5を形成する材料の熱伝導率が半導体素子1の熱伝導率よりも低いと、ナノインプリント型5の昇温時におけるレジスト3内の温度分布を制御する上で好適である。即ち、高温で熱伝導率の低いナノインプリント型5を介して、緩やかな速度でレジスト3の位置Aから位置Bに熱が伝わる。一方、半導体素子1が搭載された搭載用ステージ11が熱を逃がすヒートシンクとして作用する場合、半導体素子1に近いレジスト3の位置Bは、熱伝導率の高い半導体素子1を介して、常に冷却されつづける。その結果、ナノインプリント型5の昇温時におけるレジスト3の位置Aにおける温度Tはレジスト3の位置Bにおける温度Tよりも高くなる。
紫外線光13の照射及びナノインプリント型5の昇温によって、レジスト3の厚み方向における受光量及び熱量が、一定の勾配をもって分布する。その結果、レジスト3の架橋度も、一定の勾配をもって分布する。図2Aには、架橋反応が進んだ成分9が模式的に示されている。図2Aに示されるように、レジスト3の位置Aにおける架橋度が、レジスト3の位置Bにおける架橋度よりも高くなる。
その後、図2Bに示されるように、ナノインプリント型5が、半導体素子1の温度Tまで冷却される。冷却後、レジスト3の位置A及び位置Bにおける温度と、ナノインプリント型5の温度Tと、半導体素子1の温度Tとは等しくなる。
ナノインプリント型5がレジスト3から剥離された後に、レジスト3が現像液に浸漬される。すると、レジスト3の位置Bの架橋度の低い部分が、位置Aの架橋度の高い部分よりも速く現像液に溶解する。その結果、現像後のレジスト3には、逆テーパ形状の開口部が形成される。
ここで、ナノインプリント型5の透過率は、50%以上80%以下にすると、形成される開口部を逆テーパ形状にする上で好適である。例えば、ナノインプリント型5は、例えば、染料成分を含有する樹脂から形成されると、透過率を下げる上で好適である。さらに、ナノインプリント5の表面に、蒸着、スパッタリング、スプレイコーティングなどにより金属膜が形成されていると、ナノインプリント5の透過率を下げる上で好適である。透過率を80%以下に下げることにより、光照射時に突起部5aを介して漏れる散乱や電極端子2からの反射光による開口部周辺の架橋度の促進を防ぐことができ、かつ厚み方向に架橋度の分布を形成できる。一方、ナノインプリント型5の透過率を50%未満にすると、光反応時間が長くなるため、レジスト3の位置Aと位置Bにおける架橋度の差が小さくなり、レジスト3の開口部のテーパ角度を90°に近づけることができる。
<実施例>
ここで、実施の形態1に係る実施例を説明する。ナノインプリント型5には、ポリジメチルシロキサン(PDMS)が用いられる。PDMSの波長365nmにおける透過率は80%であり、熱伝導率は550W/mKである。さらに、ナノインプリント型5の表面には、1μm厚のスパッタ膜が形成されている。
半導体素子1の表面にレジスト3が供給された後、半導体素子1の温度Tを70℃とし、ナノインプリント型5の温度Tを120℃まで上昇させた状態で、ナノインプリント型5が加圧された。加圧後のレジスト3の膜厚は、5μmであった。
次に、ナノインプリント型5がレジスト3から剥離されると、開口径3μmの開口部がレジスト3に形成された。その後、現像処理が行われると、開口部は、頭頂部が4μm、底部が6μmの逆テーパ形状を呈した。
<ナノインプリント装置構成・動作>
次に、以上の製造方法を実施するための、具体的な装置構成及び動作について述べる。
図3は、実施の形態1に係る製造装置10を概念的に説明する立体図である。
製造装置10は、搭載用ステージ11と、認識カメラユニット12と、金属充填ユニット18と、ディスペンサユニット20と、加圧ユニット21と、温度調節機構23と、第1のローラ24aと、第2のローラ24bと、を備える。製造装置10は、さらに、現像ユニット6と、レジスト硬化ユニット22と、第1の駆動機構31と、第2の駆動機構32と、第3の駆動機構33と、位置調節機構34と、を備える。
搭載用ステージ11は、半導体素子1を搭載する。
認識カメラユニット12は、搭載用ステージ11を撮像し、撮像された画像に基づいて、ナノインプリント型5と半導体素子1との位置関係を認識する。認識カメラユニット12は、例えば、搭載用ステージ11の上方に、搭載用ステージ11に対向するように設けられ、搭載用ステージ11の上方から、搭載用ステージ11をカメラで撮像する。例えば、認識カメラユニット12は、撮像された画像内のナノインプリント型5の認識マーク14と(図1参照)半導体素子1の認識マーク4(図1参照)とを識別し、識別結果に基づいて、ナノインプリント型5と半導体素子1との位置関係を認識する。
金属充填ユニット18は、内壁が現像液に反応して径方向に拡がったレジスト3の開口部に、バンプ8となる金属を充填する。例えば、金属充填ユニット18は、湿式めっき又は乾式めっきを形成するためのめっき浴槽である。金属充填ユニット18が電解めっき浴槽であると、頭頂部及び底部が数μmの逆テーパ形状のバンプを形成する上で好ましい。
ディスペンサユニット20は、搭載用ステージ11の上方に設けられ、レジスト3を半導体素子1上に供給する。ディスペンサユニット20は、X軸及びZ軸方向の駆動機構を備え、半導体素子1上の表面全体に亘って、半導体素子1上にレジスト3を供給する。
加圧ユニット21は、搭載用ステージ11の上方に設けられ、ナノインプリント型5に上から加圧する。加圧ユニット21は、例えば、加圧ローラである。
温度調節機構23は、加圧ユニット21及び搭載用ステージ11の少なくとも1つの温度を調節する。温度調節機構23は、例えば、加圧ユニット21による加圧時に、半導体素子1内の温度が、図2Bを参照して上述した一定の勾配を生成するように加圧ユニット21を誘導加熱するコイルを備える。この場合、加圧ユニット21は、レジスト3を加熱しながら加圧する加圧治具として機能する。また、温度調節機構23は、例えば、半導体素子1内の温度が、図2Bを参照して上述した一定の勾配を生成するように、搭載用ステージ11を介して半導体素子1を冷却する温度調節装置を備える。
第1のローラ24a及び第2のローラ24bは、ナノインプリント型5に引張力を加えつつ、ナノインプリント型5の両端を固定する。例えば、第1のローラ24a及び第2のローラ24bを回転させることにより、第1のローラ24a及び第2のローラ24bは、ナノインプリント型5に加える引張力を調節できる。
現像ユニット6は、レジスト3の開口部3aに現像液を反応させて、開口部3aを径方向に拡大させる。現像ユニット6は、例えば、半導体素子1を浸漬する現像液を張った現像液槽である。
レジスト硬化ユニット22は、搭載用ステージ11の上方に、搭載用ステージ11に対向するように設けられ、ナノインプリント型5の上から、レジスト3を硬化するためのエネルギーを与える。エネルギーは、例えば、紫外線光13の照射及び熱源の接触の少なくとも1つによって、ナノインプリント型5を介してレジスト3に与えられる。一例において、レジスト硬化ユニット22は、紫外線ランプである。他の一例において、加圧ユニット21及び温度調節機構23が、レジスト硬化ユニット22の機能を実現する。
第1の駆動機構31は、ナノインプリント型5を半導体素子1(図示せず)の表面に垂直な方向、例えば、X軸及びY軸に垂直なZ軸方向(上下方向)に移動させるように、第1のローラ24a及び第2のローラ24bを駆動する。第1の駆動機構31は、例えば、電動モータを備える。
第2の駆動機構32は、加圧ユニット21に一定の加圧力をかけさせながら、加圧ユニット21を、半導体素子1(図示せず)の表面に水平な方向、例えば、X軸方向に移動させるように駆動する。加圧ユニット21が加圧ローラである場合、第2の駆動機構32は、例えば、加圧ローラを回転させつつ、加圧ローラに一定の加圧力をかけさせる。第2の駆動機構32は、例えば、電動モータを備える。
第3の駆動機構33は、レジスト硬化ユニット22を、半導体素子1(図示せず)の表面に水平な方向、例えば、X軸方向に移動させるように駆動する。第3の駆動機構33は、例えば、電動モータを備える。
位置調節機構34は、認識カメラユニット12が認識したナノインプリント型5と半導体素子1との位置関係に基づいて、ナノインプリント型5と半導体素子1との位置関係を調節する。一例において、位置調節機構34は、搭載用ステージ11をX軸方向及びY軸方向に移動させるように駆動するモータである。他の一例において、第1の駆動機構31が、位置調節機構34の機能を実現する。位置調節機構34は、例えば、認識マーク14(図1参照)と認識マーク4(図1参照)とが重なるように、ナノインプリント型5を半導体素子1に対して位置合わせすることにより、位置関係を調節する。
<ナノインプリント装置を用いたレジスト開口の実施例>
図3に示される製造装置10を用いたレジスト開口の実施方法について、図4を参照して以下に説明する。
図4は、実施の形態1に係る半導体装置の製造方法を説明する断面図である。
まず、図4の(a)に示されるように、半導体素子1がステージ11上に搭載される。次に、図4の(b)に示されるように、ディスペンサユニット20が、レジスト3を半導体素子1の上に供給する。次に、ナノインプリント型5の表面5cが、半導体素子1の電極面に対向するように配置され、認識カメラユニット12を用いてナノインプリント型5が半導体素子1に位置合わせされる。
次に、図4の(c)に示されるように、加圧ユニット21がX軸方向に移動するように駆動され、ナノインプリント型5の表面5cが加圧ユニット21によって裏面5bから半導体素子1に押し当てられる。ここで、上述したように、ナノインプリント型5の表面5cには、複数個の突起部5aが全面に亘って形成されている。この工程にて、ナノインプリント型5と半導体素子1の間の空隙がレジスト3によって充填される。
次に、図4の(d)に示されるように、ナノインプリント型5の裏面5bに紫外線を照射するレジスト硬化ユニット22が、一定速度でX軸に沿って移動する。
次に、図4の(e)に示されるように、レジスト3を加熱するために、温度調節機構23によって加熱された加圧ユニット21が、X軸方向に沿って移動する。
最後に、図4の(f)に示されるように、ナノインプリント型5が剥離されることにより、レジスト3に微小な開口部が形成される。
<効果>
以上のように、実施の形態1によれば、微小で多ピンのバンプを、高い生産性を確保しながら安定して形成することが可能になる。
以上の説明において、光照射と加熱を組み合わせる事例について述べたが、本開示の適用範囲は、上述の事例に限られない。レジスト3が光硬化性の材料である場合、レジスト3は、加熱されなくてもよい。また、レジスト3が熱硬化性の材料である場合、レジスト3は、光照射を受けなくてもよい。
また、ナノインプリント型5に加圧する方式として、加圧ローラである加圧ユニット21を用いる方式を例にとって本開示を説明したが、ナノインプリント型5に加圧する方式は、これに限られない。加圧する方式は、例えば、加熱された型である加熱ユニット21によって半導体素子1、レジスト3、及びナノインプリント型5を上下から挟み込む、熱プレス方式を用いる方式であってもよい。
[本開示のまとめ]
本開示に係る半導体装置の製造方法は、半導体素子に設けられた複数の電極端子の表面を覆うレジストを形成するレジスト形成工程と、開口部の型であるナノインプリント型を、前記レジストを挟んで前記複数の電極端子に押し当てることにより、前記レジストに前記開口部を形成するレジスト開口工程と、前記ナノインプリント型を介して前記レジストにエネルギーを与えて前記レジストを硬化させるレジスト硬化工程と、前記開口部を、現像液と反応させて径方向に拡げる現像工程と前記開口部にバンプとなる金属を充填する金属充填工程と、前記レジストを前記複数の電極端子の表面から剥離する剥離工程と、を備える。
本開示に係る半導体装置の製造方法の一態様において、前記エネルギーは、前記ナノインプリント型への紫外線光の照射により前記レジストに与えられ、前記ナノインプリント型の光透過率が前記レジストの光透過率よりも低い。
本開示に係る半導体装置の製造方法の一態様において、前記エネルギーは、前記ナノインプリント型への熱源の接触により前記レジストに与えられ、前記ナノインプリント型の熱伝導率が前記半導体素子の熱伝導率よりも低い。
本開示に係る半導体装置の製造方法の前記レジスト開口工程の一態様において、前記ナノインプリント型を介して、前記半導体素子よりも高温の加圧冶具で前記レジストを加熱する。
本開示に係る半導体装置の製造装置は、半導体素子に設けられた複数の電極端子の表面を覆うレジストに開口部を形成する型であるナノインプリント型を、前記レジストを挟んで前記複数の電極端子に押し当てる加圧ユニットと、前記ナノインプリント型を介して前記レジストにエネルギーを与えて前記レジストを硬化させるレジスト硬化ユニットと、前記開口部の内壁を、現像液と反応させて径方向に拡げる現像ユニットと、前記開口部にバンプとなる金属を充填する金属充填ユニットと、を備える。
本開示に係る半導体装置の製造装置の一態様において、前記加圧ユニットは、加圧ローラであり、前記半導体素子と前記ナノインプリント型との位置関係を認識する認識カメラユニットと、認識された前記位置関係に基づいて、前記半導体素子と前記ナノインプリント型との位置関係を調節する位置調節機構と、前記複数の電極端子の表面を覆うように、前記レジストを前記電極端子の表面に供給するディスペンサユニットと、前記ナノインプリント型の両端を引っ張る第1のローラ及び第2のローラと、前記ナノインプリント型を前記半導体素子の表面に垂直な方向に移動させるように、前記第1のローラ及び第2のローラを駆動する第1の駆動機構と、前記加圧ローラを回転させつつ、前記半導体素子の表面に水平な方向に移動させるように、前記加圧ローラを駆動する第2の駆動機構と、前記半導体素子の表面に水平な方向に前記レジスト硬化ユニットを駆動する第3の駆動機構と、前記レジスト内の温度の勾配を調節する温度調節機構と、をさらに備える。
本開示に係る半導体装置は、複数の電極端子を有する半導体素子と、前記複数の電極端子を覆うシード層と、前記シード層上に形成されたバンプと、を備え、前記バンプが傾斜面を備える。
本開示は、多ピン化、大口径化が進む半導体素子の実装において有用である。
1 半導体素子
2 電極端子
3 レジスト
3a 開口部
4 認識マーク
5 ナノインプリント型
5a 突起部
5b 裏面
5c 表面
6 現像ユニット
7 シード層
8 バンプ
8a 傾斜面
9 架橋成分
10 製造装置
11 搭載用ステージ
12 認識カメラ
13 紫外線光
14 認識マーク
18 金属充填ユニット
19 電源
20 ディスペンサユニット
21 加圧ユニット
22 レジスト硬化ユニット
23 温度調節機構
24a 第1のローラ
24b 第2のローラ
31 第1の駆動機構
32 第2の駆動機構
33 第3の駆動機構
34 位置調節機構
101 シリコン基板
102 絶縁膜
103 アルミパッド
104 保護膜
105 バリアメタル
106 バンプ
107、108 レジスト

Claims (7)

  1. 半導体素子に設けられた複数の電極端子の表面を覆うレジストを形成するレジスト形成工程と、
    開口部の型であるナノインプリント型を、前記レジストを挟んで前記複数の電極端子に押し当てることにより、前記レジストに前記開口部を形成するレジスト開口工程と、
    前記ナノインプリント型を介して前記レジストにエネルギーを与えて前記レジストを硬化させるレジスト硬化工程と、
    前記開口部を、現像液と反応させて径方向に拡げる現像工程と
    前記開口部にバンプとなる金属を充填する金属充填工程と、
    前記レジストを前記半導体素子から剥離する剥離工程と、
    を備える、
    半導体装置の製造方法。
  2. 前記エネルギーは、前記ナノインプリント型への紫外線光の照射により前記レジストに与えられ、
    前記ナノインプリント型の光透過率が前記レジストの光透過率よりも低いことを特徴とする、
    請求項1に記載の半導体装置の製造方法。
  3. 前記エネルギーは、前記ナノインプリント型への熱源の接触により前記レジストに与えられ、
    前記ナノインプリント型の熱伝導率が前記半導体素子の熱伝導率よりも低いことを特徴とする、
    請求項1又は2に記載の半導体装置の製造方法。
  4. 前記レジスト開口工程において、前記ナノインプリント型を介して、前記半導体素子よりも高温の加圧ユニットで前記レジストを加熱することを特徴とする、
    請求項1から3のいずれか一項に記載の半導体装置の製造方法。
  5. 半導体素子に設けられた複数の電極端子の表面を覆うレジストに開口部を形成する型であるナノインプリント型を、前記レジストを挟んで前記複数の電極端子に押し当てる加圧ユニットと、
    前記ナノインプリント型を介して前記レジストにエネルギーを与えて前記レジストを硬化させるレジスト硬化ユニットと、
    前記開口部の内壁を、現像液と反応させて径方向に拡げる現像ユニットと、
    前記開口部にバンプとなる金属を充填する金属充填ユニットと、
    を備える、
    半導体装置の製造装置。
  6. 前記加圧ユニットは、加圧ローラであり、
    前記半導体素子と前記ナノインプリント型との位置関係を認識する認識カメラユニットと、
    認識された前記位置関係に基づいて、前記半導体素子と前記ナノインプリント型との位置関係を調節する位置調節機構と、
    前記複数の電極端子の表面を覆うように、前記レジストを前記電極端子の表面に供給するディスペンサユニットと、
    前記ナノインプリント型の両端を引っ張る第1のローラ及び第2のローラと、
    前記ナノインプリント型を前記半導体素子の表面に垂直な方向に移動させるように、前記第1のローラ及び第2のローラを駆動する第1の駆動機構と、
    前記加圧ローラを回転させつつ、前記半導体素子の表面に水平な方向に移動させるように、前記加圧ローラを駆動する第2の駆動機構と、
    前記半導体素子の表面に水平な方向に前記レジスト硬化ユニットを駆動する第3の駆動機構と、
    前記レジスト内の温度の勾配を調節する温度調節機構と、
    をさらに備える、
    請求項5に記載の半導体装置の製造装置。
  7. 複数の電極端子を有する半導体素子と、
    前記複数の電極端子を覆うシード層と、
    前記シード層上に形成されたバンプと、
    を備え、
    前記バンプが傾斜面を備え
    前記バンプの底面及び前記シード層の面積が等しい、
    半導体装置。
JP2018090121A 2018-05-08 2018-05-08 半導体装置の製造方法、半導体装置の製造装置、及び半導体装置 Active JP7122593B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018090121A JP7122593B2 (ja) 2018-05-08 2018-05-08 半導体装置の製造方法、半導体装置の製造装置、及び半導体装置
TW108104797A TWI788520B (zh) 2018-05-08 2019-02-13 半導體裝置的製造方法、半導體裝置的製造裝置、及半導體裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018090121A JP7122593B2 (ja) 2018-05-08 2018-05-08 半導体装置の製造方法、半導体装置の製造装置、及び半導体装置

Publications (2)

Publication Number Publication Date
JP2019197780A JP2019197780A (ja) 2019-11-14
JP7122593B2 true JP7122593B2 (ja) 2022-08-22

Family

ID=68538735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018090121A Active JP7122593B2 (ja) 2018-05-08 2018-05-08 半導体装置の製造方法、半導体装置の製造装置、及び半導体装置

Country Status (2)

Country Link
JP (1) JP7122593B2 (ja)
TW (1) TWI788520B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI827882B (zh) * 2020-09-07 2024-01-01 大陸商天材創新材料科技(廈門)有限公司 感光型導電結構及觸控感測器
JP2023044782A (ja) 2021-09-21 2023-04-03 パナソニックIpマネジメント株式会社 半導体装置の製造方法及び半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335774A (ja) 2003-05-08 2004-11-25 Murata Mfg Co Ltd レジストパターンの形成方法および配線パターンの形成方法
JP2009272383A (ja) 2008-05-01 2009-11-19 Fujitsu Ltd 半導体装置及び基板の接合方法
JP2010030153A (ja) 2008-07-29 2010-02-12 Toshiba Corp パターン形成方法及びパターン形成装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8592995B2 (en) * 2009-07-02 2013-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for adhesion of intermetallic compound (IMC) on Cu pillar bump
TWI600129B (zh) * 2013-05-06 2017-09-21 奇景光電股份有限公司 玻璃覆晶接合結構

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335774A (ja) 2003-05-08 2004-11-25 Murata Mfg Co Ltd レジストパターンの形成方法および配線パターンの形成方法
JP2009272383A (ja) 2008-05-01 2009-11-19 Fujitsu Ltd 半導体装置及び基板の接合方法
JP2010030153A (ja) 2008-07-29 2010-02-12 Toshiba Corp パターン形成方法及びパターン形成装置

Also Published As

Publication number Publication date
JP2019197780A (ja) 2019-11-14
TW202004841A (zh) 2020-01-16
TWI788520B (zh) 2023-01-01

Similar Documents

Publication Publication Date Title
TWI510315B (zh) 於基板上形成焊料結構之裝置與射出模鑄焊接方法
KR102546450B1 (ko) 프린팅된 3-차원 구조들의 표면 특성들의 제어
TWI345281B (en) Methods and systems for advanced solder bumping
JP7122593B2 (ja) 半導体装置の製造方法、半導体装置の製造装置、及び半導体装置
KR100804734B1 (ko) 자외선 롤 나노임프린팅을 이용한 연속 리소그라피 장치 및 방법
KR20240023575A (ko) 반도체 장치의 제조 방법
CN112645276B (zh) 铟柱及其制备方法
JP2024009340A (ja) 半導体装置の製造方法および製造装置
US20070155154A1 (en) System and method for solder bumping using a disposable mask and a barrier layer
JP4591053B2 (ja) 加工方法および加工装置
JP2023044782A (ja) 半導体装置の製造方法及び半導体装置
JP4181236B2 (ja) 凹版印刷方法、バンプ形成方法,配線パターンの形成方法,並びに,バンプおよび配線パターン形成方法
JP7194921B2 (ja) 半導体装置の製造方法
JPH11274209A (ja) バンプ電極形成方法
TW451301B (en) Method for forming under bump metal
CN103428988A (zh) 印刷电路板及其制造方法
JP2000216110A (ja) 光記録による金属パタ―ン形成方法、並びにこれを用いた電子素子及び光学素子
TW546752B (en) Nozzle plate structure at wafer stage and the fabrication method thereof
JP3238919B2 (ja) エネルギービーム利用の高精度マイクロパーツ製造方法
Kay Novel micro-engineered stencils for flip-chip bonding and wafer level packaging
KR20200001842A (ko) 나노패턴을 포함하는 바코터 및 그 제조방법, 바코터를 이용한 박막 형성방법
JPH1092880A (ja) 粒子配列装置およびこれを用いた粒子転写方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190625

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20191021

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220713

R151 Written notification of patent or utility model registration

Ref document number: 7122593

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151