JP2023044782A - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP2023044782A
JP2023044782A JP2021152822A JP2021152822A JP2023044782A JP 2023044782 A JP2023044782 A JP 2023044782A JP 2021152822 A JP2021152822 A JP 2021152822A JP 2021152822 A JP2021152822 A JP 2021152822A JP 2023044782 A JP2023044782 A JP 2023044782A
Authority
JP
Japan
Prior art keywords
resist
semiconductor device
opening
imprint mold
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021152822A
Other languages
English (en)
Other versions
JP2023044782A5 (ja
Inventor
清一 糸井
Seiichi Itoi
敬子 生田
Keiko Ikuta
大輔 櫻井
Daisuke Sakurai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2021152822A priority Critical patent/JP2023044782A/ja
Priority to US17/821,726 priority patent/US20230089483A1/en
Priority to KR1020220113388A priority patent/KR20230042560A/ko
Priority to CN202211098574.8A priority patent/CN115841960A/zh
Publication of JP2023044782A publication Critical patent/JP2023044782A/ja
Publication of JP2023044782A5 publication Critical patent/JP2023044782A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/11515—Curing and solidification, e.g. of a photosensitive bump material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/11602—Mechanical treatment, e.g. polishing, grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/11618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive bump material, e.g. of a photosensitive conductive resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)

Abstract

【課題】半導体素子を実装基板にフリップチップ実装する際に、実装基板側に与える応力を緩和する半導体装置の製造方法及び半導体装置を提供する。【解決手段】半導体装置の製造方法は、半導体素子１に設けられた複数の電極端子の表面を覆うレジスト３を形成する工程と、電極端子直上のレジストに、インプリント型５に設けられた突起部５ａを差し込むことにより、レジストに開口部３ａを形成する工程と、レジストにエネルギーを与えて、レジストを硬化させる工程と、開口部を現像液と反応させて、開口部を径方向に拡げる工程と、開口部にバンプとなる金属を充填する工程とを含む。レジストを開口する工程は、レジストの表面とインプリント型の内面５ｃとの間に隙間を設けた状態で行われる。【選択図】図１

Description

本開示は、半導体装置の製造方法、及び半導体装置に関する。
近年、半導体素子の高密度化と電極端子の多ピン化との両立を進めるために、半導体素子の電極端子間の狭ピッチ化及び電極端子の面積縮小化が図られている。電極端子間が狭ピッチ化され、電極端子の面積が縮小化された半導体素子を、実装基板へ実装技術する１つとして、フリップチップ実装が知られている。
フリップチップ実装においては、突起電極が、システムＬＳＩ、メモリ、ＣＰＵなどの半導体素子の電極端子上に形成され、実装基板の接続端子に対して圧接・加熱される。これにより、電極端子が接続端子にバンプ接続され、半導体素子が実装基板にフリップチップ実装される。
電極端子上に形成される突起電極には、はんだバンプが多く採用されている。はんだバンプを電極端子上に突起状に形成する工法として、はんだを、例えば、スクリーン印刷、ディスペンス、又は電解メッキで電極端子上に形成した後、リフロー炉ではんだ融点以上に加熱する工法が知られている。
しかしながら、電極端子間の狭ピッチ化に伴い、フリップチップ実装時の圧接・加熱工程において、溶融し変形したはんだバンプが、その表面張力により他のはんだバンプと繋がり、ブリッジ不良が発生し易くなる。それ故、電極端子間の狭ピッチ化への要求が厳しい程、突起電極に、はんだバンプを採用することが困難になる。
そこで、電極端子上に形成される突起電極に、はんだバンプに代えて、例えば、金や銅などからなる先細りの微細金属バンプを採用する工法が知られている。この工法においては、フリップチップ実装時の圧接・加熱工程において、突起電極の先端を塑性変形させ、固相拡散により突起電極を接続端子に接合する。この工法によれば、フリップチップ実装時の圧接・加熱工程において、先細りの微細金属バンプを溶融させないので、ブリッジ不良の発生を防ぐことができる。それ故、電極端子間の狭ピッチ化への対応も容易になる。
微細金属バンプを形成する工法として、特許文献１には、シート状のインプリント型を用いて、複数の電極端子上に形成したレジストに開口部を設け、この開口部に金属を充填することにより、傾斜面を備えた円錐状のバンプを形成する方法が開示されている。
特開２０１９－１９７７８０号公報
特許文献１に開示された工法では、電極端子の表面に、傾斜面を備えた円錐状のバンプが形成できるが、バンプが形成された半導体素子を基板にフリップチップ実装する際、フリップチップ実装時の圧力が、バンプを介して実装基板に印加されるため、実装基板に形成されたデバイス等に応力が加わり、その結果、デバイスの信頼性等が損なわれるという課題がある。
本発明は、上記の課題に鑑みなされたもので、その主な目的は、複数の電極端子を備えた半導体素子を実装基板にフリップチップ実装する際に、実装基板側に与える応力を緩和することができる半導体装置の製造方法、及び半導体装置を提供することにある。
本発明に係る半導体装置の製造方法は、半導体素子に設けられた複数の電極端子の表面を覆うレジストを形成するレジスト形成工程と、複数の電極端子直上のレジストに、インプリント型を差し込むことにより、前記レジストに開口部を形成するレジスト開口工程と、レジストにエネルギーを与えて、レジストを硬化させるレジスト硬化工程と、開口部を現像液と反応させて、開口部を径方向に拡げる現像工程と、開口部にバンプとなる金属を充填する金属充填工程と、レジストを複数の電極端子の表面から剥離する剥離工程と、を含み、レジスト開口工程は、レジストの表面とインプリント型の内部の平面との間に隙間を設けた状態で行われる。
本発明に係る半導体装置は、複数の電極端子を有する半導体素子と、複数の電極端子にそれぞれ形成されたバンプとを備え、バンプは、電極端子側から、幅が細くなるテーパ部と、該テーパ部側から、幅が広くなる逆テーパ部とを有し、テーパ部と逆テーパ部との間がくぼみ部になっている。
本発明によれば、複数の電極端子を備えた半導体素子を実装基板にフリップチップ実装する際に、実装基板側に与える応力を緩和することができる半導体装置の製造方法、及び半導体装置を提供することができる。
（ａ）～（ｊ）は、本発明の一実施形態における半導体装置の製造方法を模式的に示した断面図である。 バンプ形状を示した断面図である。 （ａ）及び（ｂ）は、レジストの架橋度の制御を説明した図である。 （ａ）～（ｃ）は、ステップアンドリピート方式によるレジスト開口工程を説明した図である。
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の実施形態に限定されるものではない。また、本発明の効果を奏する範囲を逸脱しない範囲で、適宜変更は可能である。
図１（ａ）～（ｉ）は、本発明の一実施形態における半導体装置の製造方法を模式的に示した断面図である。
図１（ａ）に示されるレジスト形成工程について述べる。半導体素子１には、複数個の電極端子２が形成されている。半導体素子１は、例えば、円形のシリコンウエハに形成されている。シリコンウエハの外径は、例えば、直径３００ｍｍである。
レジスト形成工程において、電極端子２が形成された面全体を覆うようにシード層７を形成する。シード層７は、薄い導電層であり、半導体素子全面に形成され、金属充填プロセスにおいて電極として使われる層である。金属充填プロセスが電気めっき形成プロセスである場合、シード層７は、電気めっきを形成するための下地層としても使われる。シード層７の材質は、例えば、Ｎｉ、Ｗ、Ｃｒ、Ｃｕ、Ｃｏ、Ｔｉなどであってもよい。シード層７の厚みは、例えば、０．０２～２μｍであってもよい。
シード層７が形成された後、シード層７の上にレジスト３が形成される。レジスト３は、例えば、感光型、熱硬化型、光熱併用型のレジストであってもよい。レジスト３は、例えば、スピンコート、バーコーター、スプレー、ジェットディスペンス等を用い、膜が均一になるように形成される。
次に、図１（ｂ）及び（ｃ）に示されるレジスト開口工程について述べる。まず、図１（ｂ）に示されるように、インプリント型５に設けられた認識マーク５ｂと半導体素子１に設けられた認識マーク４とが位置合わせされる。ここで、インプリント型５は、電極端子２に対向するように、複数の突起部５ａが所定の間隔で設けられている転写用の型である。突起部５ａの形状は、例えば、円、四角形、八角形であってもよい。
インプリント型５は、例えば、石英、ガラス、及びシリコーン樹脂の１つから形成されてもよく、また、複数を積層して形成されてもよい。例えば、インプリント型５の表面に柔軟なシリコーン樹脂を用いると、半導体素子１の反り・うねりを吸収することができ、好適である。
インプリント型５は、例えば、原版を作製した後、インプリント型５の材料を流動させ硬化させることにより形成してもよい。ここで、作製される原版は、レジスト３に形成される開口部３ａ（図１（ｅ）を参照）の間隔と等しい間隔で、開口部３ａの開口径と同等の寸法の、複数の凹部を有する。原版は、例えば、シリコン、石英、又はガラスを、エッチングないしは放電加工することにより形成されてもよい。インプリント型５の外形寸法は、半導体素子１の外形寸法よりも大きい。また、インプリント型５の形状は、例えば、矩形である。
次に、図１（ｃ）に示されるように、電極端子２直上のレジスト３へ、インプリント型５の加圧により突起部５ａを差し込んでいく。このとき、突起部５ａの先端は、電極端子２に接触していても、あるいは、電極端子２から少し離れていてもよい。また、レジスト３の表面と、インプリント型５の内面５ｃとの間には隙間が設けられている。これにより、レジスト３とインプリント型５の接触面積が減るため、インプリント型５を引き上げる際に発生するシード層７とレジスト３の剥離を防止する事ができる。
また、突起部５ａにより押されたレジスト３は、インプリント型５とレジスト３の隙間に逃げ、開口部３の開口周縁に沿って、盛り上がり部３ｂが形成される。これにより、レジスト３が横方向へ流れることを抑制される。これにより、隣接する半導体素子上のレジスト３の形状を崩すことなく、ステップアンドリピート方式により、インプリント（レジスト開口工程）を行うことができる。その結果、一括方式に比べて、パターニング精度およびアライメント精度を向上させることが可能となる。勿論、レジスト開口工程を、一括方式で行っても構わない。
次に、図１（ｄ）に示されるレジスト硬化工程において、インプリント型５の突起部５ａをレジスト３に差し込んだまま、インプリント型５を介して、レジスト３が反応するエネルギー１２が与えられる。例えば、インプリント型５を介して、レジスト３に光（例えば紫外線光）１２が照射され、その後、加熱される。ここで、インプリント型５は、レジスト３が反応する波長の光に対して光透過性を有すると、インプリント型５を介して照射された光にレジスト３を反応させることができ、好適である。インプリント型５は、例えば、石英、ガラス、透明なシリコーン樹脂といった、光透過性を備えた材質から形成される。
次に、図１（ｅ）に示されるように、インプリント型５を引き上げる。すると、レジスト３に微細な開口部３ａが形成されている。ここで、インプリント型５の材料とレジスト３の材料とは、例えば、溶解度パラメータが２．０以上離れていると、レジスト硬化後の離型性が向上するので、好適である。例えば、溶解度パラメータが７．３～７．６であるシリコーン樹脂をインプリント型５に用いた場合、溶解度パラメータが９．５～１２．５であるアクリル樹脂、又は、溶解度パラメータが１０．９～１１．２であるエポキシ樹脂などをレジスト３の材料に用いてもよい。さらに、インプリント型５の表面に、光透過性の金属や樹脂で離型膜が形成されていると、さらに離型性が向上するので、好適である。離型膜としては、例えば、ニッケル、酸化インジウムスズ、シリコーンゴム、フッ素ゴムなどが用いられる。
なお、本実施形態では、インプリント型５の突起部５ａをレジスト３に差し込んだまま、インプリント型５を介して、レジスト３にエネルギー１２を与えたが、レジスト３にエネルギー１２を与える前に、インプリント型５を引き上げ、開口部３ａが形成された状態（図１（ｅ）を参照）のレジスト３に、直接、エネルギー１２を与えてもよい。
次に、図１（ｆ）に示される現像工程において、半導体素子１が現像液槽６内の現像液に浸漬される。現像液槽６の現像液が開口部３ａに入り込むことにより、レジスト３の開口部３ａの内壁の溶解が進み、開口部３ａが径方向に拡大する。ここで、現像液槽６の現像液は、レジスト３を溶解する作用を有する。現像液槽６の現像液は、例えば、テトラメチルアンモニウムヒドロキシド、トリメチル－２－ヒドロキシエチルアンモニウムハイドロオキサイド水溶液であってもよい。
インプリント型５によって形成された開口部３ａは、図１（ｅ）に示すように、垂直に開口しており、かつ、半導体素子１全体に亘って同一形状になるように設けられる。現像液は、半導体素子１面内で均一の速度で開口部３ａに入り込むことができる。その後、レジスト３の架橋度に応じて、レジスト３の溶解が進展する。レジスト３の架橋度が低い部分は、レジスト３の架橋度が高い部分よりも溶解が速いので、レジスト３の架橋度を制御することにより、開口部３ａの形状を制御できる。レジスト３の架橋度の制御については、後述する。
次に、図１（ｇ）に示されるように、開口部３ａに入り込んだ現像液、残渣が、洗浄液により除去される。洗浄液は、例えば、純水、アルコール、エタノール、アセトンである。
次に、図１（ｈ）に示される金属充填工程（めっき工程）において、半導体素子１のシード層７と電極１０とが、電源９に接続され、電解めっき浴槽１１に浸され、通電処理が行われる。その結果、開口部３ａがバンプとなる金属で充填される。めっき液は、例えば、Ｃｕ、Ｃｏ、Ａｕなどから成るボトムアップタイプのフィルドめっき液であってもよい。これらのめっき液を用いると、Ｃｕ、Ｃｏ、Ａｕなどの触媒効果により、開口部３ａの内壁への濡れ性が増し、微小な開口部３ａであってもめっき液の注入が容易になるので、ボトムアップでめっきを形成するのに好適である。
次に、図１（ｉ）に示されるレジスト剥離工程において、レジスト３がレジスト剥離液に浸漬され、半導体素子１から剥離される。
最後に、図１（ｊ）に示されるシード層除去工程において、ウエットエッチング又はアッシング処理によりシード層７が除去されると、傾斜面を有するテーパ状のバンプ（突起電極）８が形成される。ここで、シード層７には、バンプ８よりもエッチング速度が速い材料を用いると、シード層除去工程においてバンプ８のエッチング量を減らすことができ、レジスト剥離工程後のバンプ形状を維持できるので、好適である。バンプ８の下のシード層７は、導電膜として残存させる。
本実施形態において、金属充填工程（めっき工程）における導通処理時間を制御することによって、バンプ８の形状を制御することができる。具体的には、図１（ｈ）に示すように、金属を盛り上がり部（３ｂ）まで充填することによって、図２に示すような形状のバンプ８を形成することができる。
図２に示したバンプ８は、電極端子２側から、幅が細くなるテーパ部８ａと、テーパ部８ａ側から、幅が広くなる逆テーパ部８ｂとを有し、テーパ部８ａと逆テーパ部との間が、くぼみ部８ｃになっている。これにより、半導体素子１を実装基板にフリップチップ実装する際に、バンプ８を介して実装基板側に加わる圧力を、くぼみ部８ｃで吸収することができる。その結果、実装基板に形成されたデバイス等に加わる応力を緩和することができ、デバイスの信頼性等が損なわれることを抑制することができる。
＜レジストの架橋度の制御＞
図３（ａ）は、図１（ｄ）に示した工程の拡大図である。
図３（ａ）に示されるように、インプリント型５を介して光量Ｑの紫外線光１２が照射された時の、レジスト３の位置Ａ及び位置Ｂにおける受光量を、それぞれＱＡ及びＱＢで表す。
図３（ｂ）に示されるように、レジスト３の位置Ａ及び位置Ｂは、それぞれ受光量ＱＡ、ＱＢの紫外線光１２を一定時間受光する。インプリント型５からの距離が長くなるにつれて受光量は低下するため、ＱＡは、ＱＢより大きくなる。この時、レジスト３の位置Ａ及び位置Ｂにおける温度と、インプリント型５の温度Ｔ１と、半導体素子１の温度Ｔ２とは等しく、かつ、一定である。レジスト３が反応する波長域において、インプリント型５の光透過率がレジスト３の光透過率よりも低いと、紫外線光１２の照射における突起部５ａによるレジスト３の開口部周辺の架橋度を制御する上で好適である。
次に、図３（ａ）に示すインプリント型５の温度Ｔ１を、半導体素子１の温度Ｔ２以上に上昇させ、一定時間保持する。温度上昇したインプリント型５からは、熱輻射により熱がレジスト３に伝わり、緩やかな速度でレジスト３の位置Ａから位置Ｂに熱が伝わる。
一方、半導体素子１が搭載された搭載用ステージ（不図示）が、熱を逃がすヒートシンクとして作用する場合、半導体素子１に近いレジスト３の位置Ｂは、熱伝導率の高い半導体素子１を介して、常に冷却されつづける。その結果、インプリント型５の昇温時におけるレジスト３の位置Ａにおける温度ＴＡは、レジスト３の位置Ｂにおける温度ＴＢよりも高くなる。
紫外線光１２の照射及びインプリント型５の昇温によって、レジスト３の厚み方向における受光量及び熱量が、一定の勾配をもって分布する。その結果、レジスト３の架橋度も、一定の勾配をもって分布する。図３（ａ）には、架橋反応が進んだ成分２０が模式的に示されている。図３（ａ）に示されるように、レジスト３の位置Ａにおける架橋度が、レジスト３の位置Ｂにおける架橋度よりも高くなる。
その後、図３（ｂ）に示されるように、インプリント型５が、半導体素子１の温度Ｔ２まで冷却される。冷却後、レジスト３の位置Ａ及び位置Ｂにおける温度と、インプリント型５の温度Ｔ１と、半導体素子１の温度Ｔ２とは等しくなる。
インプリント型５がレジスト３から剥離された後に、レジスト３が現像液に浸漬される。すると、レジスト３の位置Ｂの架橋度の低い部分が、位置Ａの架橋度の高い部分よりも速く現像液に溶解する。その結果、現像後のレジスト３には、開口幅が、前記電極端子（２）に向かって拡がる逆テーパ状の開口部が形成される。
ここで、インプリント型５の透過率は、５０％以上８０％以下にすると、形成される開口部を逆テーパ形状にする上で好適である。例えば、インプリント型５は、例えば、染料成分を含有する樹脂から形成されると、透過率を下げる上で好適である。さらに、インプリント型５の表面に、蒸着、スパッタリング、スプレイコーティングなどにより金属膜が形成されていると、インプリント型５の透過率を下げる上で好適である。透過率を８０％以下に下げることにより、光照射時に突起部５ａを介して漏れる散乱や電極端子２からの反射光による開口部周辺の架橋度の促進を防ぐことができ、かつ厚み方向に架橋度の分布を形成できる。一方、インプリント型５の透過率を５０％未満にすると、光反応時間が長くなるため、レジスト３の位置Ａと位置Ｂにおける架橋度の差が小さくなり、レジスト３の開口部のテーパ角度を９０°に近づけることができる。
なお、図３に例示した工程は、インプリント型５を介して、レジスト３に紫外線光１２を照射したが、インプリント型５を介さずに、直接、レジスト３に紫外線光１２を照射した場合でも、同様に、レジスト３の厚み方向における受光量を、一定の勾配をもって分布させることができる。また、インプリント型５を昇温して、インプリント型５からの熱輻射により、レジスト３の厚み方向における温度を、一定の勾配をもって分布させたが、直接、レジスト３に熱エネルギー（例えば、ランプ加熱等）を照射することにより、レジスト３の厚み方向における温度を、一定の勾配をもって分布させることができる。その結果、レジスト３の架橋度を、一定の勾配をもって分布させることができる。
また、レジスト３に紫外線光１２を照射した後、レジスト３の厚み方向に一定の温度勾配をもたすために、レジスト３を加熱する工程を行わなくてもよい。この場合、紫外線光１２の照射量を調整することにより、レジスト３の厚み方向における受光量に、一定の勾配をもたせることができ、その結果、レジスト３の架橋度を、一定の勾配をもって分布させることができる。
＜実施例＞
複数の電極端子２が形成された半導体素子１の表面に、レジスト３を形成した。レジスト３は、プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）を用いた。電極端子２直上のレジスト３に、インプリント型５に設けられた複数の突起部５ａを差し込み、レジスト３に開口部を形成した。インプリント型５は、ポリジメチルシロキサン（ＰＤＭＳ）を用い、インプリント型５の内面には、１μｍ厚のフッ素系離型膜を形成した。ここで、ＰＤＭＳの波長３６５ｎｍにおける透過率は８０％である。
次に、レジスト３に、波長３６５ｎｍの紫外線を照射した後、半導体素子１の温度Ｔ２を７０℃とし、インプリント型５の温度Ｔ１を１２０℃まで上昇させた。その後、インプリント型５をレジスト３から剥離すると、開口径３μｍの開口部３ａがレジスト３に形成された。
次に、レジスト３を現像処理した後、めっき法を用いて、開口部３ａに、銅を充填した。その後、レジスト３を電極端子２の表面から剥離した。これにより、底部の幅が６μｍのテーパ部８ａと、頭頂部の幅が４μｍの逆テーパ部８ｂと、テーパ部８ａと逆テーパ部８ｂとの間のくぼみの最小幅が１μｍのくぼみ部８ｃを有する形状のバンプ８が形成された。
＜ステップアンドリピート方式によるレジスト開口工程＞
図４（ａ）～（ｃ）を参照しながら、レジスト開口工程を、ステップアンドリピート方式で行う方法を説明する。
図４（ａ）に示すように。搭載用ステージ１３は、レジスト３が形成された半導体ウエハ１４を搭載する。半導体ウエハ１４とインプリント型５でアライメントをとり、インプリントヘッド１５によって、インプリント型５を半導体ウエハ１４上の指定の位置まで移動させ、レジスト３へインプリント型５を押し込むことで、レジスト３に開口部を形成する。
その後、図４（ｂ）に示すように、インプリントヘッド１５を上昇させ、レジスト３からインプリント型５を離型する。インプリント型５を小型化したことで、型のパターン精度は向上し、かつ、離型時の抵抗も下がるためレジスト剥離も防止可能となる。
さらに、図４（ｃ）に示すように、アライメントから離型までの動作を、隣接パターンへ繰り返し動作するステップアンドリピート方式により、全面にレジスト３の開口部を形成する。この時使用するインプリント型５は、生産性と形状安定性から、一辺が２０～５０ｍｍ程度が好適であるが、その限りではない。本方式により、高精度の安定したレジスト３の開口部形成が可能となり、大型の３００ｍｍサイズの半導体ウエハ１４においても高歩留まりの生産が実現できる。
１ 半導体素子
２ 電極端子
３ レジスト
３ａ 開口部
３ｂ 盛り上がり部
４ 認識マーク
５ インプリント型
５ａ 突起部
５ｂ 認識マーク
６ 現像液槽
７ シード層
８ バンプ
８ａ テーパ部
８ｂ 逆テーパ部
８ｃ くぼみ部
９ 電源
１０ 電極
１１ 電解めっき浴槽
１２ 紫外線光（エネルギー）
１３ 搭載用ステージ
１４ 半導体ウエハ
１５ インプリントヘッド

Claims (9)

  1. 半導体素子に設けられた複数の電極端子の表面を覆うレジストを形成するレジスト形成工程と、
    前記複数の電極端子直上のレジストに、インプリント型に設けられた複数の突起部を差し込むことにより、前記レジストに開口部を形成するレジスト開口工程と、
    前記レジストにエネルギーを与えて、前記レジストを硬化させるレジスト硬化工程と、
    前記開口部を現像液と反応させて、前記開口部を径方向に拡げる現像工程と、
    前記開口部にバンプとなる金属を充填する金属充填工程と、
    前記レジストを前記複数の電極端子の表面から剥離する剥離工程と、
    を含み、
    前記レジスト開口工程は、前記レジストの表面と前記インプリント型の内面との間に隙間を設けた状態で行われる、半導体装置の製造方法。
  2. 前記レジスト開口工程において、前記開口部の開口周縁に沿って、前記レジストの盛り上がり部）が形成される、請求項１または２に記載の半導体装置の製造方法。
  3. 前記現像工程において、前記開口部は、該開口部の開口幅が、前記電極端子に向かって拡がる逆テーパ状に形成される、請求項１に記載の半導体装置の製造方法。
  4. 前記金属充填工程において、前記金属は、前記盛り上がり部まで充填される、請求項３に記載の半導体装置の製造方法。
  5. 前記レジスト形成工程の前に、前記複数の電極端子の表面を覆うシード層を形成する工程をさらに含み、
    前記レジスト形成工程は、前記シード層の上に前記レジストが形成される、請求項１～４の何れか１項に記載の半導体装置の製造方法。
  6. 前記レジスト開口工程は、ステップアンドリピート方式で行われる、請求項１～５の何れか１項に記載の半導体装置の製造方法。
  7. 前記レジスト硬化工程は、前記インプリント型を介して、前記レジストにエネルギーが与えられる、請求項１～６の何れか１項に記載の半導体装置の製造方法。
  8. 前記エネルギーは、前記インプリント型への紫外線光の照射により前記レジストに与えられ、前記インプリント型の光透過率が前記レジストの光透過率よりも低い、請求項７に記載の半導体装置の製造方法。
  9. 複数の電極端子を有する半導体素子と、
    前記複数の電極端子にそれぞれ形成されたバンプと
    を備え、
    前記バンプは、前記電極端子側から、幅が細くなるテーパ部と、該テーパ部側から、幅が広くなる逆テーパ部とを有し、前記テーパ部と前記逆テーパ部との間が、くぼみ部になっている、半導体装置。
JP2021152822A 2021-09-21 2021-09-21 半導体装置の製造方法及び半導体装置 Pending JP2023044782A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021152822A JP2023044782A (ja) 2021-09-21 2021-09-21 半導体装置の製造方法及び半導体装置
US17/821,726 US20230089483A1 (en) 2021-09-21 2022-08-23 Method for manufacturing semiconductor device and semiconductor device
KR1020220113388A KR20230042560A (ko) 2021-09-21 2022-09-07 반도체 장치의 제조 방법 및 반도체 장치
CN202211098574.8A CN115841960A (zh) 2021-09-21 2022-09-08 半导体装置的制造方法以及半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021152822A JP2023044782A (ja) 2021-09-21 2021-09-21 半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
JP2023044782A true JP2023044782A (ja) 2023-04-03
JP2023044782A5 JP2023044782A5 (ja) 2024-09-12

Family

ID=85573501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021152822A Pending JP2023044782A (ja) 2021-09-21 2021-09-21 半導体装置の製造方法及び半導体装置

Country Status (4)

Country Link
US (1) US20230089483A1 (ja)
JP (1) JP2023044782A (ja)
KR (1) KR20230042560A (ja)
CN (1) CN115841960A (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7122593B2 (ja) 2018-05-08 2022-08-22 パナソニックＩｐマネジメント株式会社 半導体装置の製造方法、半導体装置の製造装置、及び半導体装置

Also Published As

Publication number Publication date
KR20230042560A (ko) 2023-03-28
CN115841960A (zh) 2023-03-24
US20230089483A1 (en) 2023-03-23

Similar Documents

Publication Publication Date Title
TWI345281B (en) Methods and systems for advanced solder bumping
KR960016007B1 (ko) 반도체 칩 범프의 제조방법
KR100804734B1 (ko) 자외선 롤 나노임프린팅을 이용한 연속 리소그라피 장치 및 방법
JP2006303420A (ja) 半導体装置の製造方法、半導体装置の実装方法及び実装構造
KR20240023575A (ko) 반도체 장치의 제조 방법
JP2024009340A (ja) 半導体装置の製造方法および製造装置
JP7122593B2 (ja) 半導体装置の製造方法、半導体装置の製造装置、及び半導体装置
CN104570593A (zh) 涂层材料的光刻方法
JP2023044782A (ja) 半導体装置の製造方法及び半導体装置
WO2024116844A1 (ja) 半導体装置及びその製造方法
TWI837307B (zh) 半導體裝置及其製造方法
CN102548243B (zh) 制作电路板凸点的方法、系统及电路板
TW202427729A (zh) 半導體裝置及其製造方法
CN107731679B (zh) 显示面板的制造方法、显示面板和显示装置
KR101341634B1 (ko) 비지에이 패키지에 사용되는 회로 기판
JP2024082302A (ja) バンプ形成方法及びバンプ
JPH10112474A (ja) 半導体装置、半導体装置の製造方法、接点の形成方法、および電子装置の製造方法
JP2006019316A (ja) パターン形成方法及び薄膜の作製方法
JP2002025935A (ja) 導体部材形成方法、パターン形成方法
WO2019146428A1 (ja) はんだ電極の製造方法およびその用途
TW451301B (en) Method for forming under bump metal
KR20110025247A (ko) 플립칩 실장을 위한 미세 피치의 금속 범프 제조 방법
KR20110095794A (ko) 패키지기판에 미세 피치의 솔더레지스트 댐 제조방법
TW546752B (en) Nozzle plate structure at wafer stage and the fabrication method thereof
KR20200001842A (ko) 나노패턴을 포함하는 바코터 및 그 제조방법, 바코터를 이용한 박막 형성방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240903

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240903