JP2002025935A - 導体部材形成方法、パターン形成方法 - Google Patents
導体部材形成方法、パターン形成方法Info
- Publication number
- JP2002025935A JP2002025935A JP2000210285A JP2000210285A JP2002025935A JP 2002025935 A JP2002025935 A JP 2002025935A JP 2000210285 A JP2000210285 A JP 2000210285A JP 2000210285 A JP2000210285 A JP 2000210285A JP 2002025935 A JP2002025935 A JP 2002025935A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- opening
- conductor member
- base material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004020 conductor Substances 0.000 title claims abstract description 79
- 238000000034 method Methods 0.000 title claims abstract description 45
- 239000000463 material Substances 0.000 claims abstract description 63
- 238000010894 electron beam technology Methods 0.000 claims description 42
- 239000002344 surface layer Substances 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 19
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 48
- 238000000151 deposition Methods 0.000 description 6
- BGTOWKSIORTVQH-UHFFFAOYSA-N cyclopentanone Chemical compound O=C1CCCC1 BGTOWKSIORTVQH-UHFFFAOYSA-N 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 3
- 206010034972 Photosensitivity reaction Diseases 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 230000036211 photosensitivity Effects 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 102100031102 C-C motif chemokine 4 Human genes 0.000 description 1
- 101000777471 Homo sapiens C-C motif chemokine 4 Proteins 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
- Electron Beam Exposure (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 精度よく微細な導体部材を形成する方法を提
供する。 【解決手段】 基材１００に、第１膜１０６を形成する
工程と、第１膜１０６の上方に、第２膜１０８を形成す
る工程と、第２膜１０８が、所定のパターンを有するよ
うに、第２膜１０８に、第１開口部１１０を形成する工
程と、第２膜１０８が庇形状を有するように第１膜１０
６の一部を除去する工程と、第１膜１０６および第２膜
１０８をマスクとして、基材１００に導体部材１１４を
形成する工程と、第１膜１０６および第２膜１０８を除
去する工程とを備えることを特徴とする導体部材形成方
法。
供する。 【解決手段】 基材１００に、第１膜１０６を形成する
工程と、第１膜１０６の上方に、第２膜１０８を形成す
る工程と、第２膜１０８が、所定のパターンを有するよ
うに、第２膜１０８に、第１開口部１１０を形成する工
程と、第２膜１０８が庇形状を有するように第１膜１０
６の一部を除去する工程と、第１膜１０６および第２膜
１０８をマスクとして、基材１００に導体部材１１４を
形成する工程と、第１膜１０６および第２膜１０８を除
去する工程とを備えることを特徴とする導体部材形成方
法。
Description
【０００１】
【発明の属する技術分野】本発明は、導体部材形成方
法、パターン形成方法に関する。特に本発明は、微細な
形状を有する導体部材の形成方法に関する。
法、パターン形成方法に関する。特に本発明は、微細な
形状を有する導体部材の形成方法に関する。
【０００２】
【従来の技術】図１は、従来の導体部材形成方法の途中
工程を示す。従来の導体部材１４の形成方法は、導体部
材１４を形成する基材１０に、レジスト１２を塗布し、
レジスト１２を露光および現像することにより所定のパ
ターンを形成する。次に、レジスト１４をマスクとし
て、スパッタリングなどにより、導体部材１４を堆積す
る。そして、レジスト１４を、現像液を用いて除去する
ことにより、レジスト１４に堆積した導体部材１４を除
去し、基材１０の所定の領域にだけ導体部材１４を形成
する。図１（ａ）に示すように、レジスト１４は、露光
のパラメータを制御することにより、露光方向に沿って
広がる開口部１６を形成することができる。
工程を示す。従来の導体部材１４の形成方法は、導体部
材１４を形成する基材１０に、レジスト１２を塗布し、
レジスト１２を露光および現像することにより所定のパ
ターンを形成する。次に、レジスト１４をマスクとし
て、スパッタリングなどにより、導体部材１４を堆積す
る。そして、レジスト１４を、現像液を用いて除去する
ことにより、レジスト１４に堆積した導体部材１４を除
去し、基材１０の所定の領域にだけ導体部材１４を形成
する。図１（ａ）に示すように、レジスト１４は、露光
のパラメータを制御することにより、露光方向に沿って
広がる開口部１６を形成することができる。
【０００３】
【発明が解決しようとする課題】近年の半導体デバイス
の微細化に伴い、当該半導体デバイスに設けられる電極
や配線などの導体部材を形成するために、電子線を利用
した露光方式が用いられるようになった。当該露光方式
では、電子線レジストが用いられる。しかしながら、電
子線レジストは、電子線を照射すると電子線のエネルギ
により、熱だれを起こしてしまい、図１（ｂ）に示すよ
うに、略垂直形状もしくは電子線の照射方向に沿って狭
まる開口部を形成してしまい、図１（ａ）に示すよう
な、電子線の照射方向に沿って広がる開口部を形成する
のが非常に困難である。
の微細化に伴い、当該半導体デバイスに設けられる電極
や配線などの導体部材を形成するために、電子線を利用
した露光方式が用いられるようになった。当該露光方式
では、電子線レジストが用いられる。しかしながら、電
子線レジストは、電子線を照射すると電子線のエネルギ
により、熱だれを起こしてしまい、図１（ｂ）に示すよ
うに、略垂直形状もしくは電子線の照射方向に沿って狭
まる開口部を形成してしまい、図１（ａ）に示すよう
な、電子線の照射方向に沿って広がる開口部を形成する
のが非常に困難である。
【０００４】略垂直形状もしくは電子線の照射方向に沿
って狭まる開口部が形成されたレジスト１２をマスクと
して導体部材１４をスパッタリングなどにより形成する
と、基材１０に堆積された導体部材１４と、レジスト１
２に堆積された導体部材１４は接触してしまう。そのた
め、レジスト１２を除去することにより、基材１０に所
定の形状を有する導体部材１４を形成するのは非常に困
難である。また、基材１０形成される導体部材１４の厚
さは、レジスト１２の厚さに制限される。電子線レジス
トは、膜厚を薄く形成する必要があるため、導体部材１
４を厚く形成することが非常に困難であった。
って狭まる開口部が形成されたレジスト１２をマスクと
して導体部材１４をスパッタリングなどにより形成する
と、基材１０に堆積された導体部材１４と、レジスト１
２に堆積された導体部材１４は接触してしまう。そのた
め、レジスト１２を除去することにより、基材１０に所
定の形状を有する導体部材１４を形成するのは非常に困
難である。また、基材１０形成される導体部材１４の厚
さは、レジスト１２の厚さに制限される。電子線レジス
トは、膜厚を薄く形成する必要があるため、導体部材１
４を厚く形成することが非常に困難であった。
【０００５】そこで本発明は、上記の課題を解決するこ
とのできる導体部材形成方法、パターン形成方法を提供
することを目的とする。この目的は特許請求の範囲にお
ける独立項に記載の特徴の組み合わせにより達成され
る。また従属項は本発明の更なる有利な具体例を規定す
る。
とのできる導体部材形成方法、パターン形成方法を提供
することを目的とする。この目的は特許請求の範囲にお
ける独立項に記載の特徴の組み合わせにより達成され
る。また従属項は本発明の更なる有利な具体例を規定す
る。
【０００６】
【課題を解決するための手段】即ち、本発明の第１の形
態によると、基材に、第１膜を形成する工程と、第１膜
の上方に、第２膜を形成する工程と、第２膜が、所定の
パターンを有するように、第２膜に、第１開口部を形成
する工程と、第１開口部の下方に存在する第１膜と、第
１開口部の下方の領域の周囲に存在する第１膜の一部と
を除去することにより、第１膜に、穴部を形成する工程
と、穴部において、基材の一部に導体部材を形成する工
程と、第１膜および第２膜を除去する工程とを備えるこ
とを特徴とする導体部材形成方法を提供する。
態によると、基材に、第１膜を形成する工程と、第１膜
の上方に、第２膜を形成する工程と、第２膜が、所定の
パターンを有するように、第２膜に、第１開口部を形成
する工程と、第１開口部の下方に存在する第１膜と、第
１開口部の下方の領域の周囲に存在する第１膜の一部と
を除去することにより、第１膜に、穴部を形成する工程
と、穴部において、基材の一部に導体部材を形成する工
程と、第１膜および第２膜を除去する工程とを備えるこ
とを特徴とする導体部材形成方法を提供する。
【０００７】さらに、第２膜を形成する工程が、電子線
を照射することにより反応するレジストである電子線レ
ジストを、第１膜の上方に塗布する工程を含み、第１開
口部を形成する工程が、電子線レジストを露光する工
程、および電子線レジストを現像する工程を含むことが
好ましく、また、第１膜を形成する工程が、電子線レジ
ストより、電子線に反応しにくい膜を形成する工程を含
むことがさらに好ましい。
を照射することにより反応するレジストである電子線レ
ジストを、第１膜の上方に塗布する工程を含み、第１開
口部を形成する工程が、電子線レジストを露光する工
程、および電子線レジストを現像する工程を含むことが
好ましく、また、第１膜を形成する工程が、電子線レジ
ストより、電子線に反応しにくい膜を形成する工程を含
むことがさらに好ましい。
【０００８】さらに、基材の表層の一部を除去する工程
を備えてもよく、また、基材の表層の一部を除去する工
程が、穴部の下方に存在する基材の表層と、穴部の下方
の領域の周囲に存在する基材の表層の一部とを除去する
工程を含んでもよい。
を備えてもよく、また、基材の表層の一部を除去する工
程が、穴部の下方に存在する基材の表層と、穴部の下方
の領域の周囲に存在する基材の表層の一部とを除去する
工程を含んでもよい。
【０００９】また、穴部を形成する工程が、少なくとも
第１開口部の下方に存在する第１膜を除去することによ
り、第１膜に、第２開口部を形成する工程と、基材の表
層の一部を除去する工程と、第２開口部の周囲に存在す
る第１膜の一部を除去して、穴部を形成する工程とを含
んでもよく、また、基材の表層の一部を除去する工程
が、第２開口部の下方に存在する基材の表層と、第２開
口部の下方の領域の周囲に存在する基材の表層の一部と
を除去する工程を含んでもよい。
第１開口部の下方に存在する第１膜を除去することによ
り、第１膜に、第２開口部を形成する工程と、基材の表
層の一部を除去する工程と、第２開口部の周囲に存在す
る第１膜の一部を除去して、穴部を形成する工程とを含
んでもよく、また、基材の表層の一部を除去する工程
が、第２開口部の下方に存在する基材の表層と、第２開
口部の下方の領域の周囲に存在する基材の表層の一部と
を除去する工程を含んでもよい。
【００１０】さらに、第２開口部を形成する工程が、異
方性エッチングを用いて、少なくとも第１開口部の下方
に存在する第１膜を除去する工程を含んでもよい。
方性エッチングを用いて、少なくとも第１開口部の下方
に存在する第１膜を除去する工程を含んでもよい。
【００１１】本発明の第２の形態によると、基材に、膜
を形成する工程と、膜の上方に、電子線を照射すること
により反応するレジストである電子線レジストを形成す
る工程と、電子線レジストが、所定のパターンを有する
ように、電子線レジストを露光し、現像することによ
り、電子線レジストに、開口部を形成する工程と、開口
部の下方に存在する膜と、開口部の下方の領域の周囲に
存在する膜の一部とを除去することにより、膜に、穴部
を形成する工程とを備えることを特徴とするパターン形
成方法を提供する。
を形成する工程と、膜の上方に、電子線を照射すること
により反応するレジストである電子線レジストを形成す
る工程と、電子線レジストが、所定のパターンを有する
ように、電子線レジストを露光し、現像することによ
り、電子線レジストに、開口部を形成する工程と、開口
部の下方に存在する膜と、開口部の下方の領域の周囲に
存在する膜の一部とを除去することにより、膜に、穴部
を形成する工程とを備えることを特徴とするパターン形
成方法を提供する。
【００１２】なお上記の発明の概要は、本発明の必要な
特徴の全てを列挙したものではなく、これらの特徴群の
サブコンビネーションも又発明となりうる。
特徴の全てを列挙したものではなく、これらの特徴群の
サブコンビネーションも又発明となりうる。
【００１３】
【発明の実施の形態】以下、発明の実施の形態を通じて
本発明を説明するが、以下の実施形態はクレームにかか
る発明を限定するものではなく、又実施形態の中で説明
されている特徴の組み合わせの全てが発明の解決手段に
必須であるとは限らない。
本発明を説明するが、以下の実施形態はクレームにかか
る発明を限定するものではなく、又実施形態の中で説明
されている特徴の組み合わせの全てが発明の解決手段に
必須であるとは限らない。
【００１４】図２は、本発明の一実施形態に係る導体部
材形成方法を示す。まず、図２（ａ）に示すように、基
材１００を用意する。
材形成方法を示す。まず、図２（ａ）に示すように、基
材１００を用意する。
【００１５】図２（ｂ）は、第１膜１０６を形成する工
程と、第２膜１０８を形成する工程とを示す。第１膜１
０６は、後述する第１開口部を形成する工程において、
第２膜１０８の一部を除去するときに、除去されにくい
材料により形成されることが望ましい。具体的には、第
１膜１０６は、第２膜１０８を除去するときに用いる、
現像液、エッチング溶液、あるいはエッチングガスなど
のエッチャントの、第２膜１０８に対するエッチング速
度より、第１膜１０６に対するエッチング速度が遅くな
るような材料により形成されるのが望ましい。さらに、
後述する穴部を形成する工程において、第１膜１０６の
一部を除去するときに用いる、現像液、エッチング溶
液、あるいはエッチングガスなどのエッチャントの、第
１膜１０６に対するエッチング速度より、第２膜１０８
に対するエッチング速度が速くなるような材料により、
第１膜１０６が形成されることが望ましい。第１膜１０
６は、基材１００に対する密着性が、第２膜１０８の基
材１００に対する密着性より高い材料により形成されて
もよい。本実施例において、第１膜１０６は、シクロペ
ンタノン（Ｃ５Ｈ８Ｏ）を含む有機材料により形成され
る。当該有機材料は、シクロペンタノンを９０％以上含
むことが好ましい。
程と、第２膜１０８を形成する工程とを示す。第１膜１
０６は、後述する第１開口部を形成する工程において、
第２膜１０８の一部を除去するときに、除去されにくい
材料により形成されることが望ましい。具体的には、第
１膜１０６は、第２膜１０８を除去するときに用いる、
現像液、エッチング溶液、あるいはエッチングガスなど
のエッチャントの、第２膜１０８に対するエッチング速
度より、第１膜１０６に対するエッチング速度が遅くな
るような材料により形成されるのが望ましい。さらに、
後述する穴部を形成する工程において、第１膜１０６の
一部を除去するときに用いる、現像液、エッチング溶
液、あるいはエッチングガスなどのエッチャントの、第
１膜１０６に対するエッチング速度より、第２膜１０８
に対するエッチング速度が速くなるような材料により、
第１膜１０６が形成されることが望ましい。第１膜１０
６は、基材１００に対する密着性が、第２膜１０８の基
材１００に対する密着性より高い材料により形成されて
もよい。本実施例において、第１膜１０６は、シクロペ
ンタノン（Ｃ５Ｈ８Ｏ）を含む有機材料により形成され
る。当該有機材料は、シクロペンタノンを９０％以上含
むことが好ましい。
【００１６】第２膜１０８が、例えばレジストなどの、
所定の波長を有する光源に対して感光性を有する材料で
形成される場合には、第１膜１０６は、当該光源に対し
て、第２膜１０８を形成する材料より、感光しにくい材
料により形成されるのが好ましく、且つ第２膜１０８
を、現像液を用いて現像するときに、当該現像液の、第
２膜１０８の当該光源に感光した部分または感光してい
ない部分のいずれか一方である、当該第１開口部が形成
される領域に対する除去速度より、当該現像液の除去速
度が遅い材料により形成されるのがさらに好ましい。
所定の波長を有する光源に対して感光性を有する材料で
形成される場合には、第１膜１０６は、当該光源に対し
て、第２膜１０８を形成する材料より、感光しにくい材
料により形成されるのが好ましく、且つ第２膜１０８
を、現像液を用いて現像するときに、当該現像液の、第
２膜１０８の当該光源に感光した部分または感光してい
ない部分のいずれか一方である、当該第１開口部が形成
される領域に対する除去速度より、当該現像液の除去速
度が遅い材料により形成されるのがさらに好ましい。
【００１７】本実施例において、第１膜１０６は、第２
膜１０８を形成する材料より電子線に反応しにくく、且
つ所定の現像液に可溶である材料を用いて、次の工程に
より形成される。まず、第１膜１０６を形成する材料で
ある前駆体を、スピンコート法により、基材１００に塗
布する。次いで、当該前駆体を、ホットプレートを用い
て、１６０℃の温度で５分間、加熱（ベーク）処理する
ことにより、第１膜１０６を、基材１００に形成する。
膜１０８を形成する材料より電子線に反応しにくく、且
つ所定の現像液に可溶である材料を用いて、次の工程に
より形成される。まず、第１膜１０６を形成する材料で
ある前駆体を、スピンコート法により、基材１００に塗
布する。次いで、当該前駆体を、ホットプレートを用い
て、１６０℃の温度で５分間、加熱（ベーク）処理する
ことにより、第１膜１０６を、基材１００に形成する。
【００１８】第２膜１０８は、第１膜１０６の上方に形
成される。本実施例において、第２膜１０８は、電子線
を照射することにより反応するレジストである電子線レ
ジストを用いて、次の工程により形成される。まず、電
子線レジストをスピンコート法により塗布する。次い
で、ホットプレートを用いて、１２０℃の温度で３分
間、ベーク処理することにより、第２膜１０８を、第１
膜の上方に形成する。
成される。本実施例において、第２膜１０８は、電子線
を照射することにより反応するレジストである電子線レ
ジストを用いて、次の工程により形成される。まず、電
子線レジストをスピンコート法により塗布する。次い
で、ホットプレートを用いて、１２０℃の温度で３分
間、ベーク処理することにより、第２膜１０８を、第１
膜の上方に形成する。
【００１９】図２（ｃ）は、第１開口部１１０を形成す
る工程を示す。第１開口部１１０は、第２膜１０８の一
部を除去することにより形成される。例えば、第２膜１
０８が、感光性を有する場合には、当該工程は、第２膜
１０８に、露光処理および現像処理することにより、第
１開口部１１０を形成してもよい。本実施例において、
第１開口部１１０は、次の工程により形成される。ま
ず、電子線露光装置を用いて、電子線レジストである第
２膜１０８の、所定の領域に電子線を照射する。このと
き、後述する工程において、基材１００において導体部
材が形成される領域が、基材１００において導体部材が
形成されない領域より狭い場合には、第２膜１０８であ
る当該電子線レジストは、ポジ型であることが好まし
い。第２膜１０８を、ポジ型電子線レジストで形成する
ことにより、電子線レジストを露光する時間を大幅に縮
めることができる。
る工程を示す。第１開口部１１０は、第２膜１０８の一
部を除去することにより形成される。例えば、第２膜１
０８が、感光性を有する場合には、当該工程は、第２膜
１０８に、露光処理および現像処理することにより、第
１開口部１１０を形成してもよい。本実施例において、
第１開口部１１０は、次の工程により形成される。ま
ず、電子線露光装置を用いて、電子線レジストである第
２膜１０８の、所定の領域に電子線を照射する。このと
き、後述する工程において、基材１００において導体部
材が形成される領域が、基材１００において導体部材が
形成されない領域より狭い場合には、第２膜１０８であ
る当該電子線レジストは、ポジ型であることが好まし
い。第２膜１０８を、ポジ型電子線レジストで形成する
ことにより、電子線レジストを露光する時間を大幅に縮
めることができる。
【００２０】次いで、所定の現像液を用いて、電子線が
照射された電子線レジストの当該領域を除去することに
より、第２膜１０８が、所定のパターンを有するよう
に、第２膜１０８に、第１開口部１１０を形成する。こ
のとき、第１開口部１１０は、基材１００と第１膜１０
６とが接触する面に対して、略垂直に形成されてよく、
また、第２膜１０８から基材１００に向かう方向に沿っ
て、広がりを有するように形成されてもよい。
照射された電子線レジストの当該領域を除去することに
より、第２膜１０８が、所定のパターンを有するよう
に、第２膜１０８に、第１開口部１１０を形成する。こ
のとき、第１開口部１１０は、基材１００と第１膜１０
６とが接触する面に対して、略垂直に形成されてよく、
また、第２膜１０８から基材１００に向かう方向に沿っ
て、広がりを有するように形成されてもよい。
【００２１】図２（ｄ）は、穴部１１２を形成する工程
を示す。穴部１１２は、第１開口部１１０の下方に存在
する第１膜１０６と、第１開口部１１０の下方の領域の
周囲に存在する第１膜１０６の一部を除去することによ
り形成されることが望ましい。具体的には、第２膜１０
８により、庇が形成されるように第１膜１０６を除去し
て、穴部１１２を形成するのが好ましい。
を示す。穴部１１２は、第１開口部１１０の下方に存在
する第１膜１０６と、第１開口部１１０の下方の領域の
周囲に存在する第１膜１０６の一部を除去することによ
り形成されることが望ましい。具体的には、第２膜１０
８により、庇が形成されるように第１膜１０６を除去し
て、穴部１１２を形成するのが好ましい。
【００２２】穴部１１２は、第１膜１０６を選択的に除
去する除去方法により形成されることが好ましい。具体
的には、第２膜１０８に対するエッチング速度が、第１
膜１０６に対するエッチング速度より遅いエッチャント
を用いて、穴部１１２を形成してもよい。本実施例にお
いて、穴部１１２は、現像液を用いて、第１開口部１１
０の下方に存在する第１膜１０６と、第１開口部１１０
の下方の領域の周囲に存在する第１膜１０６の一部を除
去することにより形成される。当該現像液は、第１膜１
０６を選択的に現像（除去）する現像液であることが好
ましく、例えば、弱アルカリ性を有する現像液であって
よい。
去する除去方法により形成されることが好ましい。具体
的には、第２膜１０８に対するエッチング速度が、第１
膜１０６に対するエッチング速度より遅いエッチャント
を用いて、穴部１１２を形成してもよい。本実施例にお
いて、穴部１１２は、現像液を用いて、第１開口部１１
０の下方に存在する第１膜１０６と、第１開口部１１０
の下方の領域の周囲に存在する第１膜１０６の一部を除
去することにより形成される。当該現像液は、第１膜１
０６を選択的に現像（除去）する現像液であることが好
ましく、例えば、弱アルカリ性を有する現像液であって
よい。
【００２３】穴部１１２を形成する工程において、第２
膜１０８をエッチングする時間を制御することにより、
穴部１１２の大きさを制御することができる。また、エ
ッチャントの濃度を制御することにより、穴部１１２の
大きさを制御してもよい。
膜１０８をエッチングする時間を制御することにより、
穴部１１２の大きさを制御することができる。また、エ
ッチャントの濃度を制御することにより、穴部１１２の
大きさを制御してもよい。
【００２４】図２（ｅ）は、導体部材１１４を形成する
工程を示す。導体部材１１４は、導電性を有する材料を
堆積することにより形成される。本実施例においては、
導体材料を蒸着することにより、導体部材１１４を堆積
させる。具体的には、開口部１１０および穴部１１２を
通過し、基材１００に到達した当該導体材料が、導体部
材１１４ａを形成し、また、第２膜１０８に堆積した当
該導体材料が、導体部材１１４ｂを形成する。
工程を示す。導体部材１１４は、導電性を有する材料を
堆積することにより形成される。本実施例においては、
導体材料を蒸着することにより、導体部材１１４を堆積
させる。具体的には、開口部１１０および穴部１１２を
通過し、基材１００に到達した当該導体材料が、導体部
材１１４ａを形成し、また、第２膜１０８に堆積した当
該導体材料が、導体部材１１４ｂを形成する。
【００２５】導体部材１１４を形成する工程において、
第１膜１０６および第２膜１０８が、庇形状を有するた
め、第１膜１０６の側面である穴部１１２の内壁に、導
体部材１１４は付着しにくい。従って、導体部材１１４
ａと、導体部材１１４ｂとが接触しないように、導体部
材１１４ａを形成することが可能となる。また、導体部
材１１４の膜厚が厚い場合であっても、第１膜１０６の
膜厚を厚くすることにより、導体部材１１４ａと、導体
部材１１４ｂとが接触しないように、導体部材１１４ａ
を形成することが可能となる。
第１膜１０６および第２膜１０８が、庇形状を有するた
め、第１膜１０６の側面である穴部１１２の内壁に、導
体部材１１４は付着しにくい。従って、導体部材１１４
ａと、導体部材１１４ｂとが接触しないように、導体部
材１１４ａを形成することが可能となる。また、導体部
材１１４の膜厚が厚い場合であっても、第１膜１０６の
膜厚を厚くすることにより、導体部材１１４ａと、導体
部材１１４ｂとが接触しないように、導体部材１１４ａ
を形成することが可能となる。
【００２６】図２（ｆ）は、第１膜１０６および第２膜
１０８を除去する工程を示す。第１膜１０６および第２
膜１０８を除去することにより、導体部材１１４ｂを除
去（リフトオフ）して、基材１００に導体部材１１４ａ
を形成する。第１膜１０６および第２膜１０８は、第１
膜１０６および第２膜１０８の双方を溶解することがで
きるエッチャントを用いて、除去されるのが好ましい。
本実施例において、第１膜１０６および第２膜１０８
は、第１膜１０６および第２膜１０８の双方を溶解する
ことができる現像液を用いて除去される。
１０８を除去する工程を示す。第１膜１０６および第２
膜１０８を除去することにより、導体部材１１４ｂを除
去（リフトオフ）して、基材１００に導体部材１１４ａ
を形成する。第１膜１０６および第２膜１０８は、第１
膜１０６および第２膜１０８の双方を溶解することがで
きるエッチャントを用いて、除去されるのが好ましい。
本実施例において、第１膜１０６および第２膜１０８
は、第１膜１０６および第２膜１０８の双方を溶解する
ことができる現像液を用いて除去される。
【００２７】図３は、本発明による導体部材形成方法の
別の実施例を示す。図３（ａ）は、図２（ａ）〜（ｄ）
において説明した工程により、穴部１１２が形成された
状態を示す。本実施例において、基材１００は、第１層
１０２および第２層１０４を有する。
別の実施例を示す。図３（ａ）は、図２（ａ）〜（ｄ）
において説明した工程により、穴部１１２が形成された
状態を示す。本実施例において、基材１００は、第１層
１０２および第２層１０４を有する。
【００２８】図３（ｂ）は、基材１００の表層の一部を
除去する工程を示す。基材１００の表層の一部は、第１
膜１０６をマスクとして除去されるのが望ましい。基材
１００が、複数の層を有する場合には、第１膜１０６に
接する層を除去してもよい。本実施例において、基材１
００の表層である第１層１０２の一部を、ウエットエッ
チングにより除去する。具体的には、穴部１１２の下方
に存在する基材１００の表層である第１層１０２と、穴
部１１２の下方の領域の周囲に存在する第１層１０２と
をウエットエッチングにより除去する。
除去する工程を示す。基材１００の表層の一部は、第１
膜１０６をマスクとして除去されるのが望ましい。基材
１００が、複数の層を有する場合には、第１膜１０６に
接する層を除去してもよい。本実施例において、基材１
００の表層である第１層１０２の一部を、ウエットエッ
チングにより除去する。具体的には、穴部１１２の下方
に存在する基材１００の表層である第１層１０２と、穴
部１１２の下方の領域の周囲に存在する第１層１０２と
をウエットエッチングにより除去する。
【００２９】穴部１１２を形成する工程において、第１
開口部１１０の下方の領域の周囲に存在する第１膜１０
６の一部を除去する量を制御することにより、基材１０
０の表層の一部を除去する工程において、除去される表
層の領域を制御することができる。また、基材１００の
表層の一部を除去する工程において、基材１００の表層
の一部をエッチングする時間を制御することにより、除
去される表層である第１層１０２の領域を制御すること
ができる。
開口部１１０の下方の領域の周囲に存在する第１膜１０
６の一部を除去する量を制御することにより、基材１０
０の表層の一部を除去する工程において、除去される表
層の領域を制御することができる。また、基材１００の
表層の一部を除去する工程において、基材１００の表層
の一部をエッチングする時間を制御することにより、除
去される表層である第１層１０２の領域を制御すること
ができる。
【００３０】図３（ｃ）は、導体部材１１４を形成する
工程を示す。導体部材１１４は、導電性を有する材料を
堆積することにより形成される。本実施例においては、
導体材料を蒸着することにより、導体部材１１４を堆積
させる。具体的には、開口部１１０および穴部１１２を
通過し、基材１００に含まれる第２層１０４に到達した
当該導体材料が、導体部材１１４ａを形成し、また、第
２膜１０８に堆積した当該導体材料が、導体部材１１４
ｂを形成する。
工程を示す。導体部材１１４は、導電性を有する材料を
堆積することにより形成される。本実施例においては、
導体材料を蒸着することにより、導体部材１１４を堆積
させる。具体的には、開口部１１０および穴部１１２を
通過し、基材１００に含まれる第２層１０４に到達した
当該導体材料が、導体部材１１４ａを形成し、また、第
２膜１０８に堆積した当該導体材料が、導体部材１１４
ｂを形成する。
【００３１】図３（ｄ）は、第１膜１０６および第２膜
１０８を除去する工程を示す。第１膜１０６および第２
膜１０８を除去することにより、導体部材１１４ｂを除
去（リフトオフ）して、基材１００に含まれる第２層１
０４に、導体部材１１４ａを形成する。第１膜１０６お
よび第２膜１０８は、第１膜１０６および第２膜１０８
の双方を溶解することができるエッチャントを用いて、
除去されるのが好ましい。本実施例において、第１膜１
０６および第２膜１０８は、第１膜１０６および第２膜
１０８の双方を溶解することができる現像液を用いて除
去される。
１０８を除去する工程を示す。第１膜１０６および第２
膜１０８を除去することにより、導体部材１１４ｂを除
去（リフトオフ）して、基材１００に含まれる第２層１
０４に、導体部材１１４ａを形成する。第１膜１０６お
よび第２膜１０８は、第１膜１０６および第２膜１０８
の双方を溶解することができるエッチャントを用いて、
除去されるのが好ましい。本実施例において、第１膜１
０６および第２膜１０８は、第１膜１０６および第２膜
１０８の双方を溶解することができる現像液を用いて除
去される。
【００３２】基材１００は、例えば、キャリアを供給す
るキャリア供給層である第１層１０２と、キャリア供給
層である第１層１０２のキャップ層である第２層１０４
とを有する高電子移動度トランジスタ（Ｈｉｇｈ Ｅｌ
ｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏ
ｒ、ＨＥＭＴ）であってよく、また、導体部材１１４ａ
は、当該ＨＥＭＴに形成されるゲート電極であってよ
い。このとき、第２層１０４または第２層１０４の上層
に、ソース電極および／またはドレイン電極が形成され
るのが好ましい。基材１００の表層を除去する工程であ
る第２層１０４を除去する工程は、第１膜１０２を形成
する工程より前であってもよい。
るキャリア供給層である第１層１０２と、キャリア供給
層である第１層１０２のキャップ層である第２層１０４
とを有する高電子移動度トランジスタ（Ｈｉｇｈ Ｅｌ
ｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏ
ｒ、ＨＥＭＴ）であってよく、また、導体部材１１４ａ
は、当該ＨＥＭＴに形成されるゲート電極であってよ
い。このとき、第２層１０４または第２層１０４の上層
に、ソース電極および／またはドレイン電極が形成され
るのが好ましい。基材１００の表層を除去する工程であ
る第２層１０４を除去する工程は、第１膜１０２を形成
する工程より前であってもよい。
【００３３】図４は、本発明による導体部材形成方法の
別の実施例を示す。図４（ａ）は、図２（ａ）〜（ｃ）
において説明した工程により、第１開口部１１０が形成
された状態を示す。本実施例において、基材１００は、
第１層１０２および第２層１０４を有する。
別の実施例を示す。図４（ａ）は、図２（ａ）〜（ｃ）
において説明した工程により、第１開口部１１０が形成
された状態を示す。本実施例において、基材１００は、
第１層１０２および第２層１０４を有する。
【００３４】図４（ｂ）は、第２開口部１１６を形成す
る工程を示す。第２開口部１１６は、少なくとも第１開
口部１１２の下方に存在する第１膜１０６を除去するこ
とにより形成されるのが望ましい。また、第２開口部１
１６は、異方性エッチングにより形成されるのが好まし
い。本実施例において、第２開口部１１６は、異方性ド
ライエッチングにより、少なくとも第１開口部１１２の
下方に存在する第１膜１０６を除去することにより形成
される。第２開口部１１６の開口幅は、第１開口部１１
０の開口幅と略同一、または第１開口部１１０の開口幅
より狭いことが好ましい。また、第２開口部１１６は、
当該異方性エッチングのエッチング方向に沿って、狭ま
るようにエッチングすることにより形成されてもよい。
る工程を示す。第２開口部１１６は、少なくとも第１開
口部１１２の下方に存在する第１膜１０６を除去するこ
とにより形成されるのが望ましい。また、第２開口部１
１６は、異方性エッチングにより形成されるのが好まし
い。本実施例において、第２開口部１１６は、異方性ド
ライエッチングにより、少なくとも第１開口部１１２の
下方に存在する第１膜１０６を除去することにより形成
される。第２開口部１１６の開口幅は、第１開口部１１
０の開口幅と略同一、または第１開口部１１０の開口幅
より狭いことが好ましい。また、第２開口部１１６は、
当該異方性エッチングのエッチング方向に沿って、狭ま
るようにエッチングすることにより形成されてもよい。
【００３５】図４（ｃ）は、基材１００の表層の一部を
除去する工程を示す。基材１００の表層の一部は、第１
膜１０６をマスクとして除去されるのが望ましい。基材
１００が、複数の層を有する場合には、第１膜１０６に
接する層を除去してもよい。本実施例において、基材１
００の表層である第１層１０２の一部を、ウエットエッ
チングにより除去する。具体的には、穴部１１２の下方
に存在する基材１００の表層である第１層１０２と、穴
部１１２の下方の領域の周囲に存在する第１層１０２の
一部とをウエットエッチングにより除去する。第２層１
０４に対するエッチング速度が、第１層１０２に対する
エッチング速度より遅いエッチャントを用いて、第１層
１０２の一部を除去するのが好ましい。
除去する工程を示す。基材１００の表層の一部は、第１
膜１０６をマスクとして除去されるのが望ましい。基材
１００が、複数の層を有する場合には、第１膜１０６に
接する層を除去してもよい。本実施例において、基材１
００の表層である第１層１０２の一部を、ウエットエッ
チングにより除去する。具体的には、穴部１１２の下方
に存在する基材１００の表層である第１層１０２と、穴
部１１２の下方の領域の周囲に存在する第１層１０２の
一部とをウエットエッチングにより除去する。第２層１
０４に対するエッチング速度が、第１層１０２に対する
エッチング速度より遅いエッチャントを用いて、第１層
１０２の一部を除去するのが好ましい。
【００３６】第２開口部１１６を形成する工程におい
て、異方性エッチングを用いて、第１膜１０６の一部を
除去して、第２開口部１１６を形成することにより、基
材１００の表層の一部を除去する工程において、除去さ
れる当該表層である第１層１０２の領域を狭く形成する
ことができる。また、図４（ｂ）において、異方性ドラ
イエッチングにより損傷した第１層１０２の領域を除去
することができる。
て、異方性エッチングを用いて、第１膜１０６の一部を
除去して、第２開口部１１６を形成することにより、基
材１００の表層の一部を除去する工程において、除去さ
れる当該表層である第１層１０２の領域を狭く形成する
ことができる。また、図４（ｂ）において、異方性ドラ
イエッチングにより損傷した第１層１０２の領域を除去
することができる。
【００３７】図４（ｄ）は、穴部１１２を形成する工程
を示す。穴部１１２は、第２開口部１１６の周囲に存在
する第１膜１０６の一部を除去して形成されるのが望ま
しい。具体的には、第２膜１０８により、庇が形成され
るように第１膜１０６を除去して、穴部１１２を形成す
るのが好ましい。
を示す。穴部１１２は、第２開口部１１６の周囲に存在
する第１膜１０６の一部を除去して形成されるのが望ま
しい。具体的には、第２膜１０８により、庇が形成され
るように第１膜１０６を除去して、穴部１１２を形成す
るのが好ましい。
【００３８】穴部１１２は、第１膜１０６を選択的に除
去する除去方法により形成されることが好ましい。具体
的には、第２膜１０８に対するエッチング速度が、第１
膜１０６に対するエッチング速度より遅いエッチャント
を用いて、穴部１１２を形成してもよい。本実施例にお
いて、穴部１１２は、現像液を用いて、第１開口部１１
０の下方に存在する第１膜１０６と、第１開口部１１０
の下方の領域の周囲に存在する第１膜１０６の一部を除
去することにより形成される。当該現像液は、第１膜１
０６を選択的に現像（除去）する現像液であることが好
ましく、例えば、弱アルカリ性を有する現像液であって
よい。
去する除去方法により形成されることが好ましい。具体
的には、第２膜１０８に対するエッチング速度が、第１
膜１０６に対するエッチング速度より遅いエッチャント
を用いて、穴部１１２を形成してもよい。本実施例にお
いて、穴部１１２は、現像液を用いて、第１開口部１１
０の下方に存在する第１膜１０６と、第１開口部１１０
の下方の領域の周囲に存在する第１膜１０６の一部を除
去することにより形成される。当該現像液は、第１膜１
０６を選択的に現像（除去）する現像液であることが好
ましく、例えば、弱アルカリ性を有する現像液であって
よい。
【００３９】図４（ｅ）は、導体部材１１４を形成する
工程を示す。導体部材１１４は、導電性を有する材料を
堆積することにより形成される。本実施例においては、
導体材料を蒸着することにより、導体部材１１４を堆積
させる。具体的には、開口部１１０および穴部１１２を
通過し、基材１００に含まれる第２層１０４に到達した
当該導体材料が、導体部材１１４ａを形成し、また、第
２膜１０８に堆積した当該導体材料が、導体部材１１４
ｂを形成する。
工程を示す。導体部材１１４は、導電性を有する材料を
堆積することにより形成される。本実施例においては、
導体材料を蒸着することにより、導体部材１１４を堆積
させる。具体的には、開口部１１０および穴部１１２を
通過し、基材１００に含まれる第２層１０４に到達した
当該導体材料が、導体部材１１４ａを形成し、また、第
２膜１０８に堆積した当該導体材料が、導体部材１１４
ｂを形成する。
【００４０】図４（ｆ）は、第１膜１０６および第２膜
１０８を除去する工程を示す。第１膜１０６および第２
膜１０８を除去することにより、導体部材１１４ｂを除
去（リフトオフ）して、基材１００に含まれる第２層１
０４に、導体部材１１４ａを形成する。第１膜１０６お
よび第２膜１０８は、第１膜１０６および第２膜１０８
の双方を溶解することができるエッチャントを用いて、
除去されるのが好ましい。本実施例において、第１膜１
０６および第２膜１０８は、第１膜１０６および第２膜
１０８の双方を溶解することができる現像液を用いて除
去される。
１０８を除去する工程を示す。第１膜１０６および第２
膜１０８を除去することにより、導体部材１１４ｂを除
去（リフトオフ）して、基材１００に含まれる第２層１
０４に、導体部材１１４ａを形成する。第１膜１０６お
よび第２膜１０８は、第１膜１０６および第２膜１０８
の双方を溶解することができるエッチャントを用いて、
除去されるのが好ましい。本実施例において、第１膜１
０６および第２膜１０８は、第１膜１０６および第２膜
１０８の双方を溶解することができる現像液を用いて除
去される。
【００４１】本実施例において、例えば、基材１００
が、キャリアを供給するキャリア供給層である第１層１
０２と、キャリア供給層である第１層１０２のキャップ
層である第２層１０４とを有するＨＥＭＴであってよ
く、また、導体部材１１４ａは、当該ＨＥＭＴに形成さ
れるゲート電極であってよい。このとき、第２層１０４
または第２層１０４の上層に、ソース電極および／また
はドレイン電極が形成されるのが好ましい。
が、キャリアを供給するキャリア供給層である第１層１
０２と、キャリア供給層である第１層１０２のキャップ
層である第２層１０４とを有するＨＥＭＴであってよ
く、また、導体部材１１４ａは、当該ＨＥＭＴに形成さ
れるゲート電極であってよい。このとき、第２層１０４
または第２層１０４の上層に、ソース電極および／また
はドレイン電極が形成されるのが好ましい。
【００４２】第２開口部１１６を形成する工程におい
て、異方性エッチングを用いて、第１膜１０６の一部を
除去して、第２開口部１１６を形成することにより、基
材１００の表層の一部を除去する工程において、除去さ
れる当該表層である第１層１０２の領域の面積を制御す
ることができる。当該領域の面積を制御することによ
り、ソース・ドレイン間距離を制御でき、結果としてゲ
ート耐圧やドレイン電流などのＨＥＭＴの特性を制御す
ることができる。また、ウェハにＨＥＭＴなどの導体部
材を有する素子を設ける場合には、ウェハ面内における
当該導体部材の加工精度を大幅に向上させることができ
る。
て、異方性エッチングを用いて、第１膜１０６の一部を
除去して、第２開口部１１６を形成することにより、基
材１００の表層の一部を除去する工程において、除去さ
れる当該表層である第１層１０２の領域の面積を制御す
ることができる。当該領域の面積を制御することによ
り、ソース・ドレイン間距離を制御でき、結果としてゲ
ート耐圧やドレイン電流などのＨＥＭＴの特性を制御す
ることができる。また、ウェハにＨＥＭＴなどの導体部
材を有する素子を設ける場合には、ウェハ面内における
当該導体部材の加工精度を大幅に向上させることができ
る。
【００４３】以上、本発明を実施の形態を用いて説明し
たが、本発明の技術的範囲は上記実施の形態に記載の範
囲には限定されない。上記実施の形態に、多様な変更又
は改良を加えることができる。その様な変更又は改良を
加えた形態も本発明の技術的範囲に含まれ得ることが、
特許請求の範囲の記載から明らかである。
たが、本発明の技術的範囲は上記実施の形態に記載の範
囲には限定されない。上記実施の形態に、多様な変更又
は改良を加えることができる。その様な変更又は改良を
加えた形態も本発明の技術的範囲に含まれ得ることが、
特許請求の範囲の記載から明らかである。
【００４４】
【発明の効果】上記説明から明らかなように、本発明に
よれば、微細なパターンを形成することができる。
よれば、微細なパターンを形成することができる。
【図１】従来の導体部材形成方法の途中工程を示す。
【図２】本発明の一実施形態に係る導体部材形成方法を
示す。
示す。
【図３】本発明による導体部材形成方法の別の実施例を
示す。
示す。
【図４】本発明による導体部材形成方法の別の実施例を
示す。
示す。
１０・・・基材、１２・・・レジスト、１４・・・導体
部材、１６・・・開口部、１００・・・基材、１０２・
・・第２層、１０４・・・第１層、１０６・・・第１
膜、１０８・・・第２膜、１１０・・・第１開口部、１
１２・・・穴部、１１４・・・導体部材、１１６・・・
第２開口部
部材、１６・・・開口部、１００・・・基材、１０２・
・・第２層、１０４・・・第１層、１０６・・・第１
膜、１０８・・・第２膜、１１０・・・第１開口部、１
１２・・・穴部、１１４・・・導体部材、１１６・・・
第２開口部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/308 Ｈ０１Ｌ 21/302 Ｍ ５Ｆ０５６ 21/3205 21/88 Ｇ ５Ｆ１０２ 29/778 29/80 Ｈ 21/338 29/812 Ｆターム(参考） 2H097 CA16 FA03 FA06 LA10 4M104 AA03 CC03 DD68 GG12 HH20 5F004 AA03 AA04 AA16 DB23 DB27 EA03 EA37 EB01 5F033 QQ16 QQ19 QQ33 QQ35 QQ42 QQ44 VV06 XX03 5F043 AA40 BB30 CC01 CC11 CC12 FF02 GG10 5F056 DA30 5F102 FA01 GB01 GC01 GD01 GQ01 GR04 GR10 GS03 HC00 HC16 HC17 HC21 HC23
Claims (9)
- 【請求項１】 基材に、第１膜を形成する工程と、 前記第１膜の上方に、第２膜を形成する工程と、 前記第２膜が、所定のパターンを有するように、前記第
２膜に、第１開口部を形成する工程と、 前記第１開口部の下方に存在する前記第１膜と、前記第
１開口部の下方の領域の周囲に存在する前記第１膜の一
部とを除去することにより、前記第１膜に、穴部を形成
する工程と、 前記穴部において、前記基材の一部に導体部材を形成す
る工程と、 前記第１膜および前記第２膜を除去する工程とを備える
ことを特徴とする導体部材形成方法。 - 【請求項２】 前記第２膜を形成する工程が、電子線を
照射することにより反応するレジストである電子線レジ
ストを、前記第１膜の上方に塗布する工程を含み、 前記第１開口部を形成する工程が、前記電子線レジスト
を露光する工程、および前記電子線レジストを現像する
工程を含むことを特徴とする請求項１記載の導体部材形
成方法。 - 【請求項３】 前記第１膜を形成する工程が、前記電子
線レジストより、前記電子線に反応しにくい膜を形成す
る工程を含むことを特徴とする請求項２記載の導体部材
形成方法。 - 【請求項４】 前記基材の表層の一部を除去する工程を
さらに備えることを特徴とする請求項１記載の導体部材
形成方法。 - 【請求項５】 前記基材の表層の一部を除去する工程
が、前記穴部の下方に存在する前記基材の表層と、前記
穴部の下方の領域の周囲に存在する前記基材の表層の一
部とを除去する工程を含むことを特徴とする請求項４記
載の導体部材の形成方法。 - 【請求項６】 前記穴部を形成する工程が、 少なくとも前記第１開口部の下方に存在する前記第１膜
を除去することにより、前記第１膜に、第２開口部を形
成する工程と、 前記基材の表層の一部を除去する工程と、 前記第２開口部の周囲に存在する前記第１膜の一部を除
去して、前記穴部を形成する工程とを含むことを特徴と
する請求項１記載の導体部材形成方法。 - 【請求項７】 前記基材の表層の一部を除去する工程
が、前記第２開口部の下方に存在する前記基材の表層
と、前記第２開口部の下方の領域の周囲に存在する前記
基材の表層の一部とを除去する工程を含むことを特徴と
する請求項６記載の導体部材の形成方法。 - 【請求項８】 前記第２開口部を形成する工程が、異方
性エッチングを用いて、少なくとも前記第１開口部の下
方に存在する前記第１膜を除去する工程を含むことを特
徴とする請求項６記載の導体部材形成方法。 - 【請求項９】 基材に、膜を形成する工程と、 前記膜の上方に、電子線を照射することにより反応する
レジストである電子線レジストを形成する工程と、 前記電子線レジストが、所定のパターンを有するよう
に、前記電子線レジストを露光し、現像することによ
り、前記電子線レジストに、開口部を形成する工程と、 前記開口部の下方に存在する前記膜と、前記開口部の下
方の領域の周囲に存在する前記膜の一部とを除去するこ
とにより、前記膜に、穴部を形成する工程とを備えるこ
とを特徴とするパターン形成方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000210285A JP2002025935A (ja) | 2000-07-11 | 2000-07-11 | 導体部材形成方法、パターン形成方法 |
| DE10135047A DE10135047A1 (de) | 2000-07-11 | 2001-07-09 | Verfahren zum Herstellen eines Leiters und Verfahren zur Bildung eines Musters |
| US09/903,478 US20020009881A1 (en) | 2000-07-11 | 2001-07-11 | Conductor member formation and pattern formation methods |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000210285A JP2002025935A (ja) | 2000-07-11 | 2000-07-11 | 導体部材形成方法、パターン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002025935A true JP2002025935A (ja) | 2002-01-25 |
Family
ID=18706571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000210285A Withdrawn JP2002025935A (ja) | 2000-07-11 | 2000-07-11 | 導体部材形成方法、パターン形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20020009881A1 (ja) |
| JP (1) | JP2002025935A (ja) |
| DE (1) | DE10135047A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010532817A (ja) * | 2007-04-03 | 2010-10-14 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | 局所皮膜の堆積方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0213695D0 (en) * | 2002-06-14 | 2002-07-24 | Filtronic Compound Semiconduct | Fabrication method |
| JP5867467B2 (ja) * | 2013-09-03 | 2016-02-24 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
| DE102014111482A1 (de) * | 2014-08-12 | 2016-02-18 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung |
-
2000
- 2000-07-11 JP JP2000210285A patent/JP2002025935A/ja not_active Withdrawn
-
2001
- 2001-07-09 DE DE10135047A patent/DE10135047A1/de not_active Withdrawn
- 2001-07-11 US US09/903,478 patent/US20020009881A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010532817A (ja) * | 2007-04-03 | 2010-10-14 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | 局所皮膜の堆積方法 |
| US8815108B2 (en) | 2007-04-03 | 2014-08-26 | Commissariat A L'energie Atomique | Method of depositing localized coatings |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10135047A1 (de) | 2002-04-04 |
| US20020009881A1 (en) | 2002-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002025935A (ja) | 導体部材形成方法、パターン形成方法 | |
| JPH04348030A (ja) | 傾斜エッチング法 | |
| TWI238456B (en) | Composite layer method for minimizing PED effect | |
| KR100564746B1 (ko) | 화합물 반도체 소자의 티형 게이트 제조 방법 | |
| JPH0661233A (ja) | 半導体装置の製造方法 | |
| JPS6137774B2 (ja) | ||
| JPS6040184B2 (ja) | 半導体装置の製造方法 | |
| WO1983003485A1 (en) | Electron beam-optical hybrid lithographic resist process | |
| JP2002237440A (ja) | レジストパターン形成方法及び微細パターン形成方法 | |
| JP3653960B2 (ja) | 半導体装置の製造方法 | |
| JPH09320981A (ja) | 深溝底部における電極パターン形成方法 | |
| JP2903594B2 (ja) | 半導体装置の製造方法 | |
| TW201924104A (zh) | 用於薄膜電晶體(tft)裝置之半導體圖案化技術 | |
| TW201923434A (zh) | 光致變裝置 | |
| KR100731104B1 (ko) | 반도체 소자의 웰 포토레지스트 패턴 및 그 형성 방법 | |
| JPH02295107A (ja) | 半導体装置の製造方法 | |
| KR101128883B1 (ko) | 반도체 소자의 형성 방법 | |
| JPS6232617A (ja) | 半導体装置およびその製造方法 | |
| KR20010058601A (ko) | 웨이퍼 가장자리의 막들림 방지 방법 | |
| JP2005084312A (ja) | レジストパターニング方法及び半導体装置の製造方法 | |
| JPH11233404A (ja) | フォトレジストパターンの形成方法 | |
| JPS6149423A (ja) | 半導体装置の製造方法 | |
| JPS6074521A (ja) | パタ−ン形成方法 | |
| JPH0923004A (ja) | 半導体装置の製造方法 | |
| KR20030038142A (ko) | 레티클 및 이를 이용한 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20071002 |