DE102014111482A1

DE102014111482A1 - Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung

Info

Publication number: DE102014111482A1
Application number: DE102014111482.5A
Authority: DE
Inventors: Guido Weiss
Original assignee: Osram Opto Semiconductors GmbH
Current assignee: Ams Osram International GmbH
Priority date: 2014-08-12
Filing date: 2014-08-12
Publication date: 2016-02-18
Also published as: WO2016023807A1; US20170236980A1

Abstract

Es wird ein optoelektronischer Halbleiterchip (1) angegeben, umfassend ein Trägersubstrat (11), eine Halbleiterschichtenfolge (2), die eine Mesastruktur aufweist, eine zwischen dem Trägersubstrat (11) und der Halbleiterschichtenfolge (2) angeordnete Spiegelschicht (6), die Silber aufweist, eine dielektrische Verkapselungsschicht (8), welche zumindest teilweise zwischen der Halbleiterschichtenfolge (2) und dem Trägersubstrat (11) angeordnet ist, wobei die Verkapselungsschicht (8) seitlich neben der Spiegelschicht (6) angeordnet ist und sich in seitlicher Richtung bis in einen Bereich neben der Mesastruktur erstreckt, und eine dielektrische transparente Deckschicht (18), welche einen neben der Mesastruktur angeordneten Tei899l der Verkapselungsschicht (8) und die Halbleiterschichtenfolge (2) zumindest teilweise bedeckt. Weiterhin wird ein Verfahren zur Herstellung des optoelektronischen Halbleiterchips (1) angegeben.

Description

Die Erfindung betrifft einen optoelektronischen Halbleiterchip und ein Verfahren zu dessen Herstellung.
Insbesondere betrifft die vorliegende Anmeldung einen so genannten Dünnfilm-Leuchtdiodenchip, bei dem das ursprüngliche Aufwachssubstrat der Halbleiterschichtenfolge abgelöst ist und stattdessen die Halbleiterschichtenfolge an einer dem ursprünglichen Aufwachssubstrat gegenüberliegenden Seite mit einem Trägersubstrat verbunden ist, das nicht gleich dem Aufwachssubstrat ist. Bei einem derartigen Dünnfilm-Leuchtdiodenchip ist es vorteilhaft, wenn die dem Trägersubstrat zugewandte Seite der Halbleiterschichtenfolge mit einer Spiegelschicht versehen ist, um in die Richtung des Trägersubstrats emittierte Strahlung in die Richtung der Strahlungsaustrittsfläche umzulenken und dadurch die Strahlungsausbeute zu erhöhen.
Für den sichtbaren Spektralbereich ist insbesondere Silber als Material für die Spiegelschicht geeignet, da es sich durch eine hohe Reflexion auszeichnet, wobei Silber aber andererseits empfindlich gegenüber Korrosion, insbesondere durch in den Halbleiterchip eindringende Feuchtigkeit, ist.
Der Erfindung liegt die Aufgabe zugrunde, einen verbesserten optoelektronischen Halbleiterchip anzugeben, der besonders gut gegen das Eindringen von Feuchtigkeit geschützt ist. Weiterhin soll ein vorteilhaftes Verfahren zur Herstellung des optoelektronischen Halbleiterchips angegeben werden.
Diese Aufgaben werden durch einen optoelektronischen Halbleiterchip und ein Verfahren zu dessen Herstellung gemäß den unabhängigen Patentansprüchen gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche.
Gemäß zumindest einer Ausgestaltung umfasst der optoelektronische Halbleiterchip ein Trägersubstrat und eine Halbleiterschichtenfolge, die einen ersten Halbleiterbereich eines ersten Leitungstyps, einen zweiten Halbleiterbereich eines zweiten Leitungstyps und eine dazwischen angeordnete aktive Schicht enthält. Der erste Halbleiterbereich kann zum Beispiel dem Trägersubstrat zugewandt sein und ist vorzugsweise ein p-Typ-Halbleiterbereich. Der zweite Halbleiterbereich kann zum Beispiel einer Strahlungsaustrittsfläche des Halbleiterchips zugewandt sein und ist vorzugsweise ein n-Typ-Halbleiterbereich.
Die Halbleiterschichtenfolge des optoelektronischen Halbleiterchips weist eine Mesa-Struktur auf. Die laterale Ausdehnung der Halbleiterschichtenfolge ist somit geringer als die laterale Ausdehnung des Trägersubstrats. Die Mesa-Struktur kann durch einen fotolithografischen Prozess hergestellt werden, bei dem die Halbleiterschichtenfolge teilweise abgetragen wird, um sie zu einer gewünschten Form und Größe zu strukturieren. Beispielsweise können bei der Herstellung der Mesa-Struktur schräge Seitenflanken erzeugt werden.
Der optoelektronische Halbleiterchip ist vorzugsweise ein so genannter Dünnfilm-Halbleiterchip, bei dem das ursprüngliche Aufwachssubstrat von der Halbleiterschichtenfolge abgelöst ist und die Halbleiterschichtenfolge an der dem ursprünglichen Aufwachssubstrat gegenüberliegenden Seite mit dem Trägersubstrat verbunden ist.
Zwischen dem Trägersubstrat und der Halbleiterschichtenfolge ist vorteilhaft eine Spiegelschicht angeordnet, die Silber aufweist oder daraus besteht. Silber ist besonders gut als Material für die Spiegelschicht geeignet, da sich Silber durch eine hohe Reflexion im sichtbaren Spektralbereich auszeichnet. Die Spiegelschicht kann weiterhin einen elektrischen Kontakt zu dem ersten Halbleiterbereich ausbilden.
Weiterhin weist der optoelektronische Halbleiterchip eine dielektrische Verkapselungsschicht auf, die insbesondere zum Schutz der Spiegelschicht dient. Die dielektrische Verkapselungsschicht ist teilweise zwischen der Halbleiterschichtenfolge und dem Trägersubstrat angeordnet. Insbesondere erstreckt sich die dielektrische Verkapselungsschicht von den durch die Mesa-Struktur gebildeten Seitenflanken des Halbleiterchips aus bis unter die Halbleiterschicht. Die dielektrische Verkapselungsschicht ist seitlich neben der Spiegelschicht angeordnet und erstreckt sich vorteilhaft in seitlicher Richtung bis in einen Bereich neben der Mesa-Struktur.
Weiterhin weist der optoelektronische Halbleiterchip vorteilhaft eine dielektrische transparente Deckschicht auf, welche einen neben der Mesa-Struktur angeordneten Teil der dielektrischen Verkapselungsschicht und die Halbleiterschichtenfolge zumindest teilweise bedeckt. Vorzugsweise bedeckt die dielektrische transparente Deckschicht alle ansonsten freiliegenden Bereiche der Halbleiterschichtenfolge, insbesondere die Seitenflanken der Halbleiterschichtenfolge. Weiterhin bedeckt die dielektrische transparente Deckschicht vorteilhaft auch die von dem Trägersubstrat abgewandte Strahlungsaustrittsfläche der Halbleiterschichtenfolge mit Ausnahme von Bereichen, die von einer elektrischen Kontaktschicht wie beispielsweise einem Bondpad bedeckt sind.
Durch das Zusammenwirken der Verkapselungsschicht, die sich bis unter die Halbleiterschichtenfolge erstreckt, und der Deckschicht, welche freiliegende Bereiche der Halbleiterschichtenfolge bedeckt, welche nicht an die Verkapselungsschicht angrenzen, werden der Halbleiterchip und insbesondere die Spiegelschicht besonders gut gegen Umwelteinflüsse, insbesondere gegen das Eindringen von Feuchtigkeit, geschützt. Die dielektrische Verkapselungsschicht ist weiterhin vorteilhaft dazu geeignet, eine unerwünschte Strominjektion in den angrenzenden Bereich des ersten Halbleiterbereichs zu verhindern. Beispielsweise liegt ein Teil der die dielektrischen Verkapselungsschicht in vertikaler Richtung gesehen einem Kontakt, insbesondere einem Bondpad, auf der Strahlungsaustrittsfläche gegenüber. In diesem Fall ist es vorteilhaft, wenn kein Strom in den Bereich der Halbleiterschichtenfolge injiziert wird, der unterhalb des Kontakts angeordnet ist, weil die in diesem Bereich erzeugte Strahlung ansonsten zumindest teilweise in dem Kontakt absorbiert würde.
Bei einer vorteilhaften Ausgestaltung des optoelektronischen Halbleiterchips ist die Spiegelschicht von einer elektrisch leitfähigen Schutzschicht bedeckt. Die elektrisch leitfähige Schutzschicht bedeckt die Spiegelschicht insbesondere an der von der Halbleiterschichtenfolge abgewandten Seite der Spiegelschicht.
Besonders bevorzugt wird die Spiegelschicht einschließlich ihrer Seitenflanken von der elektrisch leitfähigen Schutzschicht bedeckt. In diesem Fall wird die Spiegelschicht auch an den Seitenflanken von der elektrisch leitfähigen Schutzschicht gekapselt, so dass sie besonders gut geschützt ist. Die elektrisch leitfähige Schutzschicht schützt die Spiegelschicht insbesondere vor der Diffusion von Bestandteilen benachbarter Schichten in die Spiegelschicht und umgekehrt. Insbesondere wird durch die elektrisch leitfähige Schutzschicht eine Diffusion von Silber aus der Spiegelschicht in seitlich neben der Spiegelschicht angeordnete Bereiche und/oder in die in Richtung des Trägersubstrats nachfolgenden Schichten verhindert. Die elektrisch leitfähige Schutzschicht schützt die Spiegelschicht weiterhin insbesondere vor Oxidation.
Die elektrisch leitfähige Schutzschicht kann insbesondere ein transparentes leitfähiges Oxid enthalten oder daraus bestehen. Besonders bevorzugt enthält die elektrisch leitfähige Schutzschicht ZnO oder besteht daraus, da ZnO besonders gut als Schutzschicht für eine Silberschicht geeignet ist.
Bei einer bevorzugten Ausgestaltung des optoelektronischen Halbleiterchips ist die dielektrische Verkapselungsschicht eine ALD-Schicht, d.h. eine Schicht, die mittels Atomlagenabscheidung (Atomic Layer Deposition) hergestellt ist. Mit diesem Verfahren lassen sich vorteilhaft sehr dichte Schichten mit geringer Defektdichte erzeugen. Eine ALD-Schicht bietet daher einen besonders guten Schutz gegen das Eindringen von Feuchtigkeit.
Weiterhin ist auch die dielektrische Deckschicht vorzugsweise zumindest teilweise als ALD-Schicht ausgeführt. Die dielektrische Deckschicht kann zum Beispiel eine erste Teilschicht aufweisen, die eine ALD-Schicht ist. Auf die erste Teilschicht der dielektrischen Deckschicht kann mindestens eine weitere Teilschicht aufgebracht sein, die nicht notwendigerweise mit einem ALD-Verfahren hergestellt werden muss.
Die Ausbildung der dielektrischen Verkapselungsschicht und/oder der dielektrischen Deckschicht als ALD-Schicht hat den Vorteil, dass mittels ALD hergestellte Schichten besonders dicht sind und daher einen besonders guten Schutz gegen das Eindringen von Feuchtigkeit bieten.
Die dielektrische Verkapselungsschicht weist vorzugsweise ein Aluminiumoxid, insbesondere Al₂O₃, auf. Es hat sich herausgestellt, dass Aluminiumoxid, insbesondere mittels ALD aufgebrachtes Aluminiumoxid, einen besonders guten Schutz gegen das Eindringen von Feuchtigkeit bietet und somit den Halbleiterchip und die Spiegelschicht effektiv gegen Korrosion schützt. Die dielektrische Verkapselungsschicht ist bevorzugt zwischen 5 nm und 100 nm dick.
Die dielektrische transparente Deckschicht weist bevorzugt ein Aluminiumoxid, insbesondere Al₂O₃, und/oder ein Siliziumoxid, insbesondere SiO₂, auf. Beispielsweise kann die dielektrische transparente Deckschicht eine erste Teilschicht aus einem Aluminiumoxid, die vorteilhaft mittels ALD hergestellt ist, und eine zweite Teilschicht aus einem Siliziumoxid, aufweisen. Die Siliziumoxidschicht kann ebenfalls mit einem ALD-Verfahren hergestellt werden, oder durch ein anderes Beschichtungsverfahren wie beispielsweise Aufdampfen oder Sputtern.
Zusätzlich oder alternativ zu der Siliziumoxidschicht kann die dielektrische transparente Deckschicht eine Siliziumnitridschicht aufweisen, wobei ausgenutzt wird, dass Siliziumnitrid im sichtbaren Spektralbereich zumindest teilweise absorbierend ist. Es besteht daher die Möglichkeit, die Helligkeit der von dem optoelektronischen Halbleiterchip emittierten Strahlung durch das Aufbringen einer Siliziumnitridschicht mit einer geeigneten Schichtdicke gezielt einzustellen.
Bei einer bevorzugten Ausgestaltung des optoelektronischen Halbleiterchips ist ein Kontakt an einer Strahlungsaustrittsfläche des Halbleiterchips angeordnet, wobei ein Teil der dielektrischen Verkapselungsschicht dem Kontakt in vertikaler Richtung gesehen gegenüberliegt, um eine Strominjektion in den Bereich der Halbleiterschichtenfolge unterhalb des Kontakts zu vermindern. Auf diese Weise wird mittels der elektrisch isolierenden Eigenschaften der Verkapselungsschicht erreicht, dass die Strahlungserzeugung unterhalb des Kontakts vermindert und somit eine Absorption in dem Kontakt vermindert wird.
Gemäß zumindest einer Ausführungsform wird bei dem Verfahren zur Herstellung eines optoelektronischen Halbleiterchips in einem ersten Schritt die Halbleiterschichtenfolge auf einem Aufwachssubstrat aufgewachsen. Das Aufwachssubstrat kann zum Beispiel ein Saphirsubstrat sein. Die Halbleiterschichtenfolge weist vorzugsweise einen ersten Halbleiterbereich eines ersten Leitungstyps, einen zweiten Halbleiterbereich eines zweiten Leitungstyps und eine dazwischen angeordnete aktive Schicht auf. Vorzugsweise ist der n-Typ-Halbleiterbereich dem Aufwachssubstrat zugewandt und der p-Typ-Halbleiterbereich vom Aufwachssubstrat abgewandt.
In einem weiteren Verfahrensschritt wird vorteilhaft eine dielektrische Verkapselungsschicht auf die Halbleiterschichtenfolge aufgebracht. Insbesondere wird die dielektrische Verkapselungsschicht auf den von dem Aufwachssubstrat abgewandten ersten Halbleiterbereich, insbesondere einen p-Typ-Halbleiterbereich, aufgebracht. Die dielektrische Verkapselungsschicht wird vorzugsweise mit einem ALD-Verfahren aufgebracht und ist vorzugsweise etwa 5 nm bis 100 nm dick.
Gemäß einer Ausführungsform wird die dielektrische Verkapselungsschicht zunächst ganzflächig auf die Halbleiterschichtenfolge aufgebracht, wobei in einem nachfolgenden Verfahrensschritt eine Öffnung in der dielektrischen Verkapselungsschicht erzeugt wird. Das Erzeugen der Öffnung in der dielektrischen Verkapselungsschicht erfolgt vorzugsweise durch Aufbringen einer Maskenschicht und einen nachfolgenden Ätzprozess, bei dem die Maskenschicht teilweise unterätzt wird. Die Maskenschicht weist nach dem Ätzprozess einen Unterschnitt auf, so dass die Maskenschicht und die Verkapselungsschicht ein T-förmiges Querschnittsprofil (T-Topping) ausbilden.
Gemäß zumindest einer Ausführungsform wird in einem weiteren Verfahrensschritt eine Spiegelschicht aufgebracht, wobei die Spiegelschicht bevorzugt Silber aufweist. Die Spiegelschicht wird vorzugsweise derart durch die Öffnung in der teilweise unterätzten Maskenschicht aufgebracht, dass ein Zwischenraum zwischen der Spiegelschicht und der dielektrischen Verkapselungsschicht entsteht. Dies kann beispielsweise dadurch erfolgen, dass die Spiegelschicht mit einem gerichteten Beschichtungsverfahren, beispielsweise durch thermisches Aufdampfen, aufgebracht wird. Dadurch, dass beim thermischen Aufdampfen die Teilchen des Beschichtungsmaterials gerichtet, insbesondere im Wesentlichen senkrecht, auf die Maskenschicht auftreffen, wird die Spiegelschicht im Wesentlichen nur in der Öffnung der Maskenschicht, aber nicht in den unterätzten Bereichen der Maskenschicht, aufgebracht. Es entsteht also ein Zwischenraum zwischen der Spiegelschicht und der dielektrischen Verkapselungsschicht, so dass die Spiegelschicht insbesondere nicht unmittelbar an die dielektrische Verkapselungsschicht angrenzt. Die Spiegelschicht wird vorzugsweise nach dem Aufbringen getempert, um den elektrischen Kontakt zu dem angrenzenden Halbleiterbereich zu verbessern.
In einem weiteren Verfahrensschritt wird vorteilhaft eine elektrisch leitfähige Schutzschicht auf die Spiegelschicht derart aufgebracht, dass die elektrisch leitfähige Schutzschicht die von der Halbleiterschichtenfolge abgewandte Oberfläche und die Seitenflanken der Spiegelschicht bedeckt. Die Spiegelschicht wird also auf der von der Halbleiterschichtenfolge abgewandten Seite vollständig von der elektrisch leitfähigen Schutzschicht bedeckt. Dies kann beispielsweise dadurch erfolgen, dass die elektrisch leitfähige Schutzschicht durch ein ungerichtetes Beschichtungsverfahren, insbesondere mittels Sputtern, auf die Spiegelschicht aufgebracht wird, so dass beim Beschichtungsprozess das Material der elektrisch leitfähigen Schutzschicht auch in den Bereichen aufgebracht wird, in denen die Maskenschicht unterätzt ist. Die elektrisch leitfähige Schutzschicht wird insbesondere durch die Maskenschicht aufgebracht, durch die zuvor die Spiegelschicht aufgebracht wurde.
In einem nachfolgenden Verfahrensschritt wird der Halbleiterchip mit einem Trägersubstrat verbunden. Das Verbinden des Halbleiterchips mit einem Trägersubstrat erfolgt an einer von dem Aufwachssubstrat abgewandten Seite zum Beispiel mittels einer Verbindungsschicht, insbesondere einer Lotschicht. Das Trägersubstrat kann zum Beispiel ein Halbleitersubstrat wie beispielsweise ein Siliziumsubstrat sein.
In einem nachfolgenden Verfahrensschritt wird das Aufwachssubstrat von der Halbleiterschichtenfolge abgelöst. Das Ablösen des Aufwachssubstrats kann zum Beispiel mittels eines Laser-Lift-Off-Prozesses erfolgen.
In einem weiteren Verfahrensschritt wird eine Mesa-Struktur in der Halbleiterschichtenfolge erzeugt, wodurch die dielektrische Verkapselungsschicht in einem Bereich neben der Halbleiterschichtenfolge freigelegt wird.
In einem weiteren Verfahrensschritt wird vorteilhaft die dielektrische Deckschicht aufgebracht, welche den neben der Halbleiterschichtenfolge angeordneten Bereich der dielektrischen Verkapselungsschicht und die Halbleiterschichtenfolge zumindest teilweise bedeckt. Die dielektrische transparente Deckschicht wird vorzugsweise zumindest teilweise durch ein ALD-Verfahren aufgebracht. Insbesondere kann eine erste Teilschicht der dielektrischen transparenten Deckschicht durch ein ALD-Verfahren und eine zweite Teilschicht durch Aufdampfen oder Sputtern aufgebracht werden.
Weitere vorteilhafte Ausgestaltungen des Verfahrens ergeben sich aus der Beschreibung des optoelektronischen Halbleiterchips und umgekehrt.
Die Erfindung wird im Folgenden anhand von Ausführungsbeispielen im Zusammenhang mit den 1 und 2 näher erläutert.
Es zeigen:
1 eine schematische Darstellung eines Querschnitts durch einen optoelektronischen Halbleiterchip gemäß einem Ausführungsbeispiel, und
2A bis 2H eine schematische Darstellung eines Verfahrens zur Herstellung des optoelektronischen Halbleiterchips gemäß dem Ausführungsbeispiel anhand von Zwischenschritten.
Gleiche oder gleich wirkende Bestandteile sind in den Figuren jeweils mit den gleichen Bezugszeichen versehen. Die dargestellten Bestandteile sowie die Größenverhältnisse der Bestandteile untereinander sind nicht als maßstabsgerecht anzusehen.
Der in 1 schematisch im Querschnitt dargestellte optoelektronische Halbleiterchip 1 enthält eine Halbleiterschichtenfolge 2, die einen ersten Halbleiterbereich 5 eines ersten Leitungstyps und einen zweiten Halbleiterbereich 3 eines zweiten Leitungstyps aufweist. Vorzugsweise ist der erste Halbleiterbereich 5 ein p-Typ-Halbleiterbereich und der zweite Halbleiterbereich 3 ein n-Typ-Halbleiterbereich. Zwischen dem ersten Halbleiterbereich 5 und dem zweiten Halbleiterbereich 3 ist eine aktive Schicht 4 angeordnet.
Die aktive Schicht 4 des optoelektronischen Halbleiterchips 1 ist vorzugsweise eine zur Emission von Strahlung geeignete aktive Schicht. Die aktive Schicht 4 kann zum Beispiel als pn-Übergang, als Doppelheterostruktur, als Einfach-Quantentopfstruktur oder Mehrfach-Quantentopfstruktur ausgebildet sein.
Die Halbleiterschichtenfolge 2 des Halbleiterchips 1 basiert vorzugsweise auf einem III-V-Verbindungshalbleitermaterial, insbesondere auf einem Arsenid-, Nitrid- oder Phosphid-Verbindungshalbleitermaterial. Beispielsweise kann die Halbleiterschichtenfolge 2 In_xAl_yGa_1-x-yN, In_xAl_yGa_1-x-yP oder In_xAl_yGa_1-x-yAs, jeweils mit 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1, enthalten. Dabei muss das III-V-Verbindungshalbleitermaterial nicht zwingend eine mathematisch exakte Zusammensetzung nach einer der obigen Formeln aufweisen. Vielmehr kann es einen oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die physikalischen Eigenschaften des Materials im Wesentlichen nicht ändern. Der Einfachheit halber beinhalten obige Formeln jedoch nur die wesentlichen Bestandteile des Kristallgitters, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können.
Der optoelektronische Halbleiterchip 1 weist ein Trägersubstrat 11 auf, das vorzugsweise nicht gleich dem Aufwachssubstrat der Halbleiterschichtenfolge 2 ist und beispielsweise mittels einer Verbindungsschicht 10, bei der es sich insbesondere um eine Lotschicht aus einem Metall oder einer Metalllegierung handeln kann, mit dem Halbleiterchip 1 verbunden ist. Das Trägersubstrat 11 kann alternativ auch galvanisch hergestellt sein. Vorzugsweise ist das Trägersubstrat 11 elektrisch leitfähig und dient zur elektrischen Kontaktierung des ersten Halbleiterbereichs 5. Das Trägersubstrat 11 weist vorzugsweise Silizium, Nickel, Kupfer oder Molybdän auf.
Um die Strahlungsausbeute des optoelektronischen Halbleiterchips 1 zu verbessern, ist zwischen der Halbleiterschichtenfolge 2 und dem Trägersubstrat 11 eine Spiegelschicht 6 angeordnet. Die Spiegelschicht 6 ist dem ersten Halbleiterbereich 5 an der dem Trägersubstrat 11 zugewandten Seite nachgeordnet und kann insbesondere an die Halbleiterschichtenfolge 2 angrenzen. Es ist auch möglich, dass zwischen dem ersten Halbleiterbereich 5 und der Spiegelschicht 6 eine Zwischenschicht angeordnet ist, beispielsweise eine dünne Haftvermittlerschicht (nicht dargestellt). Zwischen dem Trägersubstrat 11 und der Spiegelschicht 6 sind beispielsweise die Verbindungsschicht 10, insbesondere eine Lotschicht aus einem Metall oder einer Metalllegierung, und eine Barriereschicht 9 angeordnet, bei der es sich beispielsweise um eine Ti, TiW oder TiW(N)-Schicht handeln kann. Die Barriereschicht 9 verhindert insbesondere eine Diffusion von Bestandteilen der Spiegelschicht 6 in die Verbindungsschicht 10 und umgekehrt.
Die Spiegelschicht 6 enthält insbesondere Silber oder besteht daraus. Silber sich durch eine hohe Reflektivität im sichtbaren Spektralbereich und eine gute elektrische Leitfähigkeit aus. Die Spiegelschicht 6 hat zum einen die Funktion, von der aktiven Schicht 4 in Richtung des Trägersubstrats 11 emittierte Strahlung zur Strahlungsauskoppelfläche 12 zu reflektieren. Weiterhin dient die Spiegelschicht 6 auch zur elektrischen Kontaktierung des ersten Halbleiterbereichs 5.
Die elektrische Kontaktierung des zweiten Halbleiterbereichs 3 erfolgt zum Beispiel mittels eines Kontakts 14, der zum Beispiel als Bondpad ausgebildet sein kann. Die Oberfläche der Halbleiterschichtenfolge 2, welche die Strahlungsaustrittsfläche 12 des Halbleiterchips 1 ausbildet, weist vorzugsweise eine Aufrauhung oder eine Auskoppelstruktur 13 auf, um die Strahlungsauskopplung aus der Halbleiterschichtenfolge 2 zu verbessern.
Bei dem optoelektronischen Halbleiterchip 1 ist seitlich neben der Spiegelschicht 6 vorteilhaft eine dielektrische Verkapselungsschicht 8 angeordnet. Die dielektrische Verkapselungsschicht 8 ist zumindest teilweise zwischen der Halbleiterschichtenfolge 2 und dem Trägersubstrat 11 angeordnet. Die Halbleiterschichtenfolge 2 ist als Mesa-Struktur ausgebildet, in dem sie zum Beispiel durch einen Ätzprozess zu einer gewünschten Form und Breite strukturiert wurde. Insbesondere ist die laterale Ausdehnung der Halbleiterschichtenfolge 2 geringer als die laterale Ausdehnung des Trägersubstrats 11. Die dielektrische Verkapselungsschicht 8 erstreckt sich in seitlicher Richtung bis in einen Bereich neben der Halbleiterschichtenfolge 2. Die Verkapselungsschicht 8 hat insbesondere den Vorteil, dass sie die gegenüber Korrosion empfindliche Spiegelschicht 6 vor dem Eindringen von Feuchtigkeit aus seitlicher Richtung schützt. Die dielektrische Verkapselungsschicht 8 ist bevorzugt eine ALD-Schicht, da sich eine mittels Atomlagenabscheidung hergestellte Schicht durch eine hohe Dichte und somit einen besonders guten Schutz gegen das Eindringen von Feuchtigkeit auszeichnet.
Bevorzugt ist die dielektrische Verkapselungsschicht 8 eine Al₂O₃-Schicht. Die Dicke der dielektrischen Verkapselungsschicht beträgt vorzugsweise zwischen 5 nm und 100 nm, beispielsweise etwa 40 nm.
Ein besonders guter Schutz gegen Korrosion wird bei dem Halbleiterchip 1 weiterhin dadurch erreicht, dass ein neben der Mesa-Struktur angeordneter Bereich der dielektrischen Verkapselungsschicht 8 und die Halbleiterschichtenfolge 2 zumindest teilweise von einer dielektrischen transparenten Deckschicht 18 bedeckt sind. Die transparente dielektrische Deckschicht 18 bedeckt insbesondere die Seitenflanken 21 der Halbleiterschichtenfolge 2. Auf diese Weise schützt die Deckschicht 18 den Halbleiterchip 1 insbesondere vor dem Eindringen von Feuchtigkeit in dem Bereich, an dem die Seitenflanken 21 der Halbleiterschichtenfolge 2 an die dielektrische Verkapselungsschicht 8 angrenzen. In diesem Bereich könnte ansonsten die Gefahr bestehen, dass Feuchtigkeit an der Grenzfläche zwischen der Halbleiterschichtenfolge 2 und der dielektrischen Verkapselungsschicht 8 in Richtung zur Spiegelschicht 6 hin diffundiert.
Die dielektrische Deckschicht 18 bedeckt vorzugsweise alle Bereiche der Halbleiterschichtenfolge 2, welche nicht an eine andere Schicht angrenzen. Insbesondere bedeckt die dielektrische Deckschicht 18 die Seitenflanken 21 der Halbleiterschichtenfolge und die Strahlungsaustrittsfläche 12. Da ein Teil der dielektrischen Deckschicht 18 auf die Strahlungsaustrittsfläche aufgebracht ist, ist die dielektrische Deckschicht vorteilhaft für die von der aktiven Schicht 2 emittierte Strahlung transparent. An der Oberseite der Halbleiterschichtenfolge 2 kann eine Ausnehmung in der Deckschicht 18 für den Kontakt 14 zum elektrischen Anschluss des zweiten Halbleiterbereichs 3 vorgesehen sein.
Die dielektrische Deckschicht 18 kann aus einer einzigen Schicht oder aus zwei oder mehr Teilschichten gebildet sein (nicht dargestellt). Vorzugsweise ist zumindest eine Teilschicht der dielektrischen Deckschicht 18 eine ALD-Schicht. Im Fall einer aus mehreren Teilschichten gebildeten dielektrischen Deckschicht 18 ist vorzugsweise eine erste Teilschicht, welche unmittelbar an die Halbleiterschichtenfolge 2 und die dielektrische Verkapselungsschicht 8 angrenzt, eine ALD-Schicht, insbesondere eine Al₂O₃-Schicht. Die dielektrische Deckschicht 18 oder zumindest eine erste Teilschicht davon kann daher insbesondere aus dem gleichen Material gebildet sein wie die dielektrische Verkapselungsschicht 8. Die Dicke der ersten Teilschicht der dielektrischen Deckschicht 18 beträgt zum Beispiel zwischen 5 und 100 nm, vorzugsweise etwa 40 nm. Die dielektrische Deckschicht 18 kann eine zweite Teilschicht aufweisen, die einen zusätzlichen Schutz gegen das Eindringen von Feuchtigkeit und weiterhin einen mechanischen Schutz ausbildet. Die zweite Teilschicht kann eine größere Dicke als die erste Teilschicht aufweisen und insbesondere eine Siliziumoxidschicht sein, beispielsweise eine SiO₂-Schicht. Die zweite Teilschicht kann insbesondere zwischen 50 nm und 1000 nm dick sein.
Ein noch weiter verbesserter Schutz der Spiegelschicht 6 wird dadurch erzielt, dass die Spiegelschicht 6 an einer dem Trägersubstrat 11 zugewandten Seite von einer elektrisch leitenden Schutzschicht 7 bedeckt ist. Die elektrisch leitende Schutzschicht 7 ist vorzugsweise eine ZnO-Schicht. Die elektrisch leitende Schutzschicht 7 bedeckt die Spiegelschicht 6 vorteilhaft vollständig einschließlich der Seitenflanken 6a der Spiegelschicht 6. Die elektrisch leitende Schutzschicht 7 hat insbesondere den Vorteil, dass sie eine Diffusion von Silber aus der Spiegelschicht 6 in Richtung der Seitenflanken 21 der Halbleiterschichtenfolge 2 verhindert.
An der dem Trägersubstrat 11 zugewandten Seite der dielektrischen Verkapselungsschicht 8 und der elektrisch leitenden Schutzschicht 7 ist vorteilhaft eine Barriereschicht 9 angeordnet, welche insbesondere eine Diffusion von Bestandteilen der Verbindungsschicht 10, beispielsweise einer Gold enthaltenden Lotschicht, in die Spiegelschicht 6 vermindert. Die Barriereschicht 9 enthält vorzugsweise eine metallische Verbindung, die insbesondere Ti, TiW oder TiW(N) enthalten kann. Die Barriereschicht 9 ist beispielsweise zwischen 300 nm und 500 nm, insbesondere 450 nm, dick.
Die Verbindungsschicht 10 ist zum Beispiel eine Lotschicht, die insbesondere Au aufweisen kann. Die Verbindungsschicht 10 ist zum Beispiel als Mehrschichtstruktur ausgeführt, die zusätzlich zum Lotmaterial wie zum Beispiel Gold eine oder mehrere weitere Teilschichten enthält, die insbesondere zur Verbesserung der Haftung, zur Verbesserung der Benetzbarkeit oder als Diffusionsbarrieren fungieren. Hierzu können eine oder mehrere Teilschichten vorgesehen sein, die beispielsweise Ti, Pt, Au, Ni und/oder Sn aufweisen.
Ein Ausführungsbeispiel eines Verfahrens zur Herstellung des Halbleiterchips 1 der 1 wird im Folgenden anhand der 2A bis 2H erläutert.
Bei dem in 2A dargestellten Zwischenschritt des Verfahrens ist die Halbleiterschichtenfolge 2, die den ersten Halbleiterbereich 5, die aktive Schicht 4 und den zweiten Halbleiterbereich 3 umfasst, auf ein Aufwachssubstrat 20 aufgewachsen worden. Das Aufwachsen erfolgt vorzugsweise epitaktisch, insbesondere mittels MOVPE. Die Halbleiterschichtenfolge 2 kann beispielsweise Nitridverbindungs-Halbleitermaterialien enthalten und das Aufwachssubstrat 20 ein Saphirsubstrat sein. Der erste Halbleiterbereich 5 ist vorzugsweise ein p-Typ-Halbleiterbereich und der zweite Halbleiterbereich 3 ist vorzugsweise ein n-Typ-Halbleiterbereich.
Weiterhin ist eine dielektrische Verkapselungsschicht 8 mittels Atomlagenabscheidung (ALD) auf den p-Typ-Halbleiterbereich 5 abgeschieden worden. Die dielektrische Verkapselungsschicht 8 weist vorteilhaft eine Dicke von etwa 5 nm bis 100 nm, beispielsweise 40 nm, auf. Auf die dielektrische Verkapselungsschicht 8 sind eine Maskenträgerschicht 15 und eine Maskenschicht 16 aufgebracht, wobei die Maskenschicht 16 eine Öffnung zum Aufbringen der Spiegelschicht in einem weiteren Verfahrensschritt aufweist. Die Maskenträgerschicht 15 hat die Funktion, einen Abstand zwischen der Maskenschicht 16 und der dielektrischen Verkapselungsschicht 8 zu erzeugen. Die Maskenträgerschicht 15 kann zum Beispiel eine SiO₂-Schicht sein und zum Beispiel etwa 50 nm bis 1000 nm dick sein.
Bei dem in 2B dargestellten Zwischenschritt ist unter Verwendung der Maskenschicht 16 als Ätzmaske eine Öffnung 17 in der dielektrischen Verkapselungsschicht 8 und der Maskenträgerschicht 15 erzeugt worden. Hierzu kann ein Ätzprozess eingesetzt werden, beispielsweise ein Plasmaätzprozess und/oder ein Ätzprozess mittels Phosphorsäure (H₃PO₄). Bei dem Ätzprozess wird die Maskenschicht 16 vorteilhaft teilweise unterätzt, so ein T-förmiges Querschnittsprofil (T-Topping) entsteht. Anders ausgedrückt weist die Maskenschicht 16 einen Unterschnitt auf. Die bei dem Ätzprozess in der dielektrischen Verkapselungsschicht 8 erzeugte Öffnung ist also etwas größer als die Öffnung in der Maskenschicht 16.
Bei dem in 2C dargestellten Zwischenschritt ist die Spiegelschicht 6 durch die Öffnung in der Maskenschicht 16 auf den p-Typ-Halbleiterbereich 5 abgeschieden worden. Das Aufbringen der Spiegelschicht 6 erfolgt vorzugsweise durch ein gerichtetes Beschichtungsverfahren, bei dem das Material der Spiegelschicht 6 nahezu senkrecht auf die Maskenschicht 16 auftrifft. Dies ist zum Beispiel näherungsweise der Fall, wenn die Spiegelschicht 6 durch thermisches Aufdampfen in einem großen Abstand zur Verdampfungsquelle aufgebracht wird. Durch das Aufbringen der Spiegelschicht 6 mit einem gerichteten Beschichtungsverfahren wird die Spiegelschicht 6 im Wesentlichen nur in der Öffnung der Maskenschicht 16 abgeschieden, aber nicht unter den unterätzten Bereichen der Maskenschicht 16. Die Seitenflanken 6a der Spiegelschicht weisen daher einen Abstand zu der dielektrischen Verkapselungsschicht 8 auf. Es entsteht also ein Zwischenraum zwischen der Spiegelschicht 6 und der dielektrischen Verkapselungsschicht 8. Die Spiegelschicht 6 ist vorzugsweise eine Silberschicht. Nach dem Aufbringen kann eine Temperaturbehandlung der Silberschicht, insbesondere bei einer Temperatur von mehr als 200 °C, durchgeführt werden, um den elektrischen Kontakt zwischen der Spiegelschicht 6 und dem p-Typ Halbleiterbereich 3 zu verbessern.
In dem in 2D schematisch dargestellten Zwischenschritt ist eine elektrisch leitende Schutzschicht 7 durch die Öffnung in der Maskenschicht 16 auf der Spiegelschicht 6 abgeschieden worden. Im Gegensatz zur Spiegelschicht 6 wird zum Aufbringen der elektrisch leitenden Schutzschicht 7 ein ungerichtetes Beschichtungsverfahren eingesetzt, bei dem das Material der elektrisch leitenden Schutzschicht 7 zumindest teilweise unter schrägen Einfallswinkeln auf die Maskenschicht 16 auftrifft. Dies bewirkt, dass die elektrisch leitende Schutzschicht 7 auch in den unterätzten Bereichen der Maskenschicht 16 aufgebracht wird und somit bis an die dielektrische Verkapselungsschicht 8 heranreicht. Insbesondere werden von der elektrisch leitenden Schutzschicht 7 auch die Seitenflanken 6A der Spiegelschicht 6 bedeckt. Dies hat im fertigen Bauelement den Vorteil, dass eine Diffusion von Silber aus der Spiegelschicht 6 in Richtung der dielektrischen Verkapselungsschicht 8 effektiv unterbunden wird. Die elektrisch leitende Schutzschicht 7 kann insbesondere eine ZnO-Schicht sein. Nach dem Aufbringen der elektrisch leitenden Schutzschicht 7 werden die Maskenträgerschicht 15 und die Maskenschicht 16 wieder entfernt. Hierzu kann beispielsweise gepufferte Flusssäure (BOE, Buffered Oxide Etch) eingesetzt werden.
Bei dem in 2E dargestellten Zwischenschritt ist auf die von der Halbleiterschichtenfolge 2 abgewandten Seiten der dielektrischen Verkapselungsschicht 8 und der elektrisch leitenden Schutzschicht 7 eine Barriereschicht 9 aufgebracht worden. Die Barriereschicht 9 enthält zum Beispiel Ti, TiW oder TiW(N) und hat die Funktion, eine Diffusion des Materials aus nachfolgenden Metallisierungsschichten in die Spiegelschicht und umgekehrt zu unterbinden.
An der von der Halbleiterschichtenfolge 2 abgewandten Seite der Barriereschicht 9 ist der Halbleiterchip mittels einer Verbindungsschicht 10 mit einem Trägersubstrat 11 verbunden worden. Die Verbindungsschicht 10 kann insbesondere eine Lotschicht, beispielsweise Gold, umfassen. Die Verbindungsschicht 10 kann ein Vielschichtsystem sein, das auf der Seite der Barriereschicht 8 und/oder auf der Seite des Trägersubstrats 11 weitere Schichten enthalten kann, welche zum Beispiel die Haftung der Lotschicht oder die Benutzung der Lotschicht auf den zu verbindenden Komponenten verbessern, wobei das Vielschichtsystem zum Beispiel Schichten aus Ti, Pt, Au, Ni oder Sn aufweisen kann. Das Trägersubstrat 11 kann insbesondere elektrisch leitfähig sein und weist vorzugsweise Silizium, Nickel, Kupfer oder Molybdän auf.
Bei dem in 2F dargestellten Zwischenschritt ist das Aufwachssubstrat 20 von der Halbleiterschichtenfolge 2 abgelöst worden. Der optoelektronische Halbleiterchip 1 ist im Vergleich zu den vorherigen Figuren um 180° gedreht dargestellt, da nun das dem ursprünglichen Aufwachssubstrat 20 gegenüberliegende Trägersubstrat 11 als alleiniger Träger des Halbleiterchips 1 fungiert. Das Aufwachssubstrat 20, insbesondere ein Saphirsubstrat, kann zum Beispiel mittels eines Laser-Lift-Off-Prozesses von der Halbleiterschichtenfolge 2 abgelöst werden.
Weiterhin ist bei dem Zwischenschritt der 2F die nun freigelegte Oberfläche des n-Typ-Halbleiterbereichs 3 mit einer Auskoppelstruktur 13 versehen worden. Die Herstellung der Auskoppelstruktur 13 kann insbesondere mittels eines Ätzprozesses erfolgen. Durch die Auskoppelstruktur 13 wird die Strahlungsauskopplung der von der aktiven Schicht 4 emittierten Strahlung verbessert, da die Oberfläche des n-Typ-Halbleiterbereichs 5 im fertigen Halbleiterchip als Strahlungsaustrittsfläche 12 dient.
Bei dem in 2G dargestellten Zwischenschritt ist die Halbleiterschichtenfolge 2 zu einer Mesa-Struktur strukturiert worden. Dabei sind Randbereiche der Halbleiterschichtenfolge 2 bis zur dielektrischen Verkapselungsschicht 8 abgetragen worden, um eine Halbleiterschichtenfolge 2 mit einer gewünschten Form und Größe herzustellen. Die als Mesa-Struktur ausgebildete Halbleiterschichtenfolge 2 weist eine geringere laterale Ausdehnung als das Trägersubstrat 11 auf. Es ist möglich, dass bei diesem Schritt schräge Seitenflanken 21 in der Halbleiterschichtenfolge erzeugt worden. Die Strukturierung der Halbleiterschichtenfolge 2 erfolgt vorzugsweise fotolithografisch, wobei zum Ätzen beispielsweise ein Plasmaätzprozess eingesetzt werden kann.
Bei dem in 2H dargestellten weiteren Zwischenschritt ist die dielektrische Deckschicht 18 auf die neben der Halbleiterschichtenfolge 2 freiliegenden Bereiche der dielektrischen Verkapselungsschicht 8 sowie auf alle freiliegenden Bereiche der Halbleiterschichtenfolge 2 aufgebracht worden. Die dielektrische Deckschicht 18 bedeckt insbesondere die Seitenflanken 21 sowie die Strahlungsaustrittsfläche 12 der Halbleiterschichtenfolge 2. Die dielektrische Deckschicht 18 kann eine Einzelschicht sein oder als Mehrfachschicht ausgebildet sein. Die dielektrische Deckschicht 18 kann zum Beispiel als erste Teilschicht eine mittels ALD hergestellte Al₂O₃-Schicht und als zweite Teilschicht eine SiO₂-Schicht aufweisen. Die beiden Teilschichten sind zur Vereinfachung der Darstellung in 2H nicht separat dargestellt. Alternativ oder zusätzlich zu der SiO2-Schicht kann die dielektrische Deckschicht eine Siliziumnitridschicht aufweisen. Die Siliziumnitridschicht kann zum Beispiel dazu vorgesehen sein, die Helligkeit der von dem optoelektronischen Halbleiterchip emittierten Strahlung gezielt einzustellen.
Zur Fertigstellung des in 1 dargestellten optoelektronischen Halbleiterchips 1 kann in einem weiteren Zwischenschritt eine Öffnung für einen Kontakt 14 in der dielektrischen Deckschicht 18 erzeugt werden und darin zum Beispiel ein Bondpad aufgebracht werden. Der Kontakt 14 wird bevorzugt derart an einer Strahlungsaustrittsfläche 12 des Halbleiterchips angeordnet, dass ein Teil der dielektrischen Verkapselungsschicht 8 dem Kontakt 14 in vertikaler Richtung gesehen gegenüberliegt, um eine Strominjektion in den Bereich der Halbleiterschichtenfolge 2 unterhalb des Kontakts 14 zu vermindern. Auf diese Weise wird mittels der elektrisch isolierenden Eigenschaften der Verkapselungsschicht 8 erreicht, dass die Strahlungserzeugung unterhalb des Kontakts 14 vermindert wird und somit eine Absorption in dem Kontakt 14 vermindert wird.
Weiterhin kann bei der Herstellung mehrerer optoelektronischer Halbleiterchips 1 in einem Waferverbund zwischen den Mesa-Strukturen ein Trenngraben in der dielektrischen Deckschicht 18 erzeugt werden, um das Zertrennen des Waferverbunds zu einzelnen Halbleiterchips zu erleichtern. Dies ist im fertigen Halbleiterchip 1 daran zu erkennen, dass die dielektrische Deckschicht 18 in einem Kantenbereich 19 an der Außenseite des Halbleiterchips 1 entfernt ist.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.

Claims

Optoelektronischer Halbleiterchip (1), umfassend – ein Trägersubstrat (11), – eine Halbleiterschichtenfolge (2), die einen ersten Halbleiterbereich (3) eines ersten Leitungstyps, einen zweiten Halbleiterbereich (5) eines zweiten Leitungstyps und eine dazwischen angeordnete aktive Schicht (4) enthält, wobei die Halbleiterschichtenfolge (2) eine Mesastruktur aufweist, – eine zwischen dem Trägersubstrat (11) und der Halbleiterschichtenfolge (2) angeordnete Spiegelschicht (6), die Silber aufweist, – eine dielektrische Verkapselungsschicht (8), welche zumindest teilweise zwischen der Halbleiterschichtenfolge (2) und dem Trägersubstrat (11) angeordnet ist, wobei die Verkapselungsschicht (8) seitlich neben der Spiegelschicht (6) angeordnet ist und sich in seitlicher Richtung bis in einen Bereich neben der Mesastruktur erstreckt, – eine dielektrische transparente Deckschicht (18), welche einen neben der Mesastruktur angeordneten Bereich der Verkapselungsschicht (8) und die Halbleiterschichtenfolge (2) zumindest teilweise bedeckt.
Optoelektronischer Halbleiterchip nach Anspruch 1, wobei die Spiegelschicht (6) von einer elektrisch leitfähigen Schutzschicht (7) bedeckt ist.
Optoelektronischer Halbleiterchip nach Anspruch 2, wobei Seitenflanken (6A) der Spiegelschicht (6) von der Schutzschicht (7) bedeckt sind.
Optoelektronischer Halbleiterchip nach Anspruch 2 oder 3, wobei die Schutzschicht (7) ZnO enthält.
Optoelektronischer Halbleiterchip nach einem der vorhergehenden Ansprüche, wobei die Verkapselungsschicht (8) und/oder die Deckschicht (18) eine ALD-Schicht ist.
Optoelektronischer Halbleiterchip nach einem der vorhergehenden Ansprüche, wobei die Verkapselungsschicht (8) Al₂O₃ aufweist.
Optoelektronischer Halbleiterchip nach einem der vorhergehenden Ansprüche, wobei die Deckschicht (18) Al₂O₃ und/oder SiO₂ aufweist.
Optoelektronischer Halbleiterchip nach einem der vorhergehenden Ansprüche, wobei ein Kontakt (14) an einer Strahlungsaustrittsfläche (12) des Halbleiterchips angeordnet ist, und wobei ein Teil der dielektrischen Verkapselungsschicht (8) dem Kontakt in vertikaler Richtung gesehen gegenüberliegt, um eine Strominjektion in den Bereich der Halbleiterschichtenfolge (2) unterhalb des Kontakts (14) zu vermindern.
Verfahren zur Herstellung eines optoelektronischen Halbleiterchips, umfassend die Schritte: – Herstellen einer Halbleiterschichtenfolge (2) auf einem Aufwachssubstrat (20), – Aufbringen einer dielektrischen Verkapselungsschicht (8), – Erzeugen einer Öffnung (17) in der Verkapselungsschicht (8), – Aufbringen einer Spiegelschicht (6) in der Öffnung (17) der Verkapselungsschicht (8), wobei die Spiegelschicht (6) Silber aufweist, – Aufbringen einer elektrisch leitfähigen Schutzschicht (7), wobei die Schutzschicht (7) die Spiegelschicht (6) einschließlich der Seitenflanken (6A) der Spiegelschicht (6) bedeckt, – Verbinden des Halbleiterchips (1) mit einem Trägersubstrat (11), – Ablösen des Aufwachssubstrats (20), – Erzeugen einer Mesastruktur in der Halbleiterschichtenfolge (2), wodurch ein Bereich der Verkapselungsschicht (8) neben der Halbleiterschichtenfolge (2) freigelegt wird, – Aufbringen einer dielektrischen transparenten Deckschicht (18), welche den Bereich der Verkapselungsschicht (8) neben der Halbleiterschichtenfolge (2) und die Halbleiterschichtenfolge (2) zumindest teilweise bedeckt.
Verfahren nach Anspruch 9, wobei das Erzeugen der Öffnung (17) in der Verkapselungsschicht (8) durch Aufbringen einer Maskenschicht (16) und einen nachfolgenden Ätzprozess erfolgt, bei dem die Maskenschicht (16) teilweise unterätzt wird.
Verfahren nach Anspruch 10, wobei die Spiegelschicht (6) derart in der Öffnung (17) in der teilweise unterätzten Maskenschicht (16) aufgebracht wird, dass ein Zwischenraum zwischen der Spiegelschicht (6) und der Verkapselungsschicht (8) entsteht.
Verfahren nach Anspruch 11, wobei nach dem Aufbringen der Spiegelschicht (6) eine elektrisch leitfähige Schutzschicht (7) auf die Spiegelschicht (6) aufgebracht wird, wobei der Zwischenraum beim Aufbringen der Schutzschicht (7) geschlossen wird.
Verfahren nach einem der Ansprüche 9 bis 12, wobei die Verkapselungsschicht (8) durch ein ALD-Verfahren aufgebracht wird.
Verfahren nach einem der Ansprüche 9 bis 13, wobei die Verkapselungsschicht (8) Al₂O₃ aufweist.
Verfahren nach einem der Ansprüche 9 bis 14, wobei die Deckschicht (18) zumindest teilweise durch ein ALD-Verfahren aufgebracht wird.
Verfahren nach einem der Ansprüche 9 bis 15, wobei die Deckschicht (18) Al₂O₃ und/oder SiO₂ aufweist.