JPS6040184B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6040184B2
JPS6040184B2 JP51078732A JP7873276A JPS6040184B2 JP S6040184 B2 JPS6040184 B2 JP S6040184B2 JP 51078732 A JP51078732 A JP 51078732A JP 7873276 A JP7873276 A JP 7873276A JP S6040184 B2 JPS6040184 B2 JP S6040184B2
Authority
JP
Japan
Prior art keywords
resist
developed
manufacturing
semiconductor device
exposure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51078732A
Other languages
English (en)
Other versions
JPS534477A (en
Inventor
洋 安田
淳二 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP51078732A priority Critical patent/JPS6040184B2/ja
Publication of JPS534477A publication Critical patent/JPS534477A/ja
Publication of JPS6040184B2 publication Critical patent/JPS6040184B2/ja
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法の改良に関するもので、
特に工程を減少でき、又位置合せ精度を改善することの
できる方法に関する。
半導体装置の製造工程中、絶縁膜をエッチングしてリフ
トオフにより導体を形成することが行なわれる。
この場合、従来は絶縁膜をエッチングするためのレジス
トのパターンニングとIJフトオフを行なうためのレジ
ストのパターンニングを別々に行なつている。
このため、絶縁膜に形成した窓と一致する様にレジスト
にリフトオフ用の窓を形成する必要があるが、窓の正確
な位置合せは困難であり、又レジストの塗布、露光、現
像を何回も行なわなければならないため、製作に時間が
かかる欠点がある。
本発明は、この点に着目したもので、工程数を減少でき
、しかも位置合せ精度を向上できる半導体装置の製造方
法を提供することを目的としている。ウェハー上の絶縁
層上に電子ビーム用レジストを塗布し、該レジストの所
定領域の中心部を周辺部より露光量が多くなるように露
光し、はじめに該中心部を現像して該中心部の形状に応
じて該絶縁層をエッチングし、次いで該周辺部を現像し
た後全面に電極材料を被着し、議しジストを除去して電
極をパターニングすることを特徴とする半導体装置の製
造方法によって達成される。
以下、本発明を実施例に基づいて詳細に説明する。
本発明では、レジストに対する露光量を変えることによ
り、複数回の工程を1つのレジスト層で行なえるように
した。
一例を第1図に示す。
第1図はMOSトランジスタの一般的な構成の平面図、
第2図a〜j、第3図a〜cは第1図に示すMOSトラ
ンジスタの製造工程を示し、第2図は第1図の線A−A
に沿った断面図、第3図は第1図の線B−Bに沿った断
面図で示している。
第1図において、Sはソース、Gはゲート、Dはドレィ
ン、W,,W2,W3は電極窓、E,,E2,E3は電
極である。この様な構成のMOSトランジスタを本発明
の方法を用いて形成する工程を第2図、第3図により説
明する。
まず、第2図a図の如く、ゥェハー1上にフィ−ルド酸
化膜2を形成し、ソース、ドレィン、ゲートを形成する
部分のフィールド酸化膜2を除去し、b図の如く、ゲー
ト酸化膜3を形成する。
次に、c図の如く、ポリシリコン層4を形成し、エッチ
ングしてd図の如く、ゲートGの部分だけ残してポリシ
リコン層4を除去し、残こつたポリシリコン層4をマス
クとしてe図の如く、ソース、ドレィンとなる部分のゲ
ート酸化膜3を除去する。この時、フィールド酸化膜2
も多少エッチングされて薄くなる。
次に、f図の様に拡散用のPSG(ポリ・シリケート・
グラス)層5を形成し、熱拡散を行なってソースS、ド
レィンDを形成する。
次に電極形成工程にはいる。
重要であるため拡大して示す。まず、g図の如く、ソー
スS及びドレィン○とゲートGの絶縁のためにPSG層
6を形成し、その上にレジスト層7を形成する。
レジスト層7の露光は、Xの部分の露光量をYの部分の
露光量の2〜IN音とする。レジスト層7を現像すると
、1回目の現像ではh図の如くXの部分は全て現像され
、Yの部分は一部現像されるために、段部7aが形成さ
れる。
これは、電子線に感ずるレジストのみが有する性質で、
露光量の大小によって現像速度が異なることを利用して
いる。従って、本発明では電子線で露光することになる
。Xの部分は第1図の窓W,,W2,W3の部分に対応
し、Yの部分は電極E,,E2,E3の窓以外の部分に
対応する。
これを第3図に示す。第3図aの如く、窓W2に対応す
る部分のレジスト層7は全て除去され、電極E2が形成
されるべき部分は一部除去され段7aとなっている。
この様なしジスト膜7をマスクとしてPSG層6をエッ
チングして、PSG層に窓W,,W2,W3を形成する
。次に、第2図i、第3図bの如く2回目のレジストを
除去し、電極E,,E2,E3となる金属層8をスパッ
タリング又は蒸着等の技術を用いて形成する。
レジスト層7を除去すれば、第2図j、第3図cの如く
電極を形成することがきる。
ここで従釆の窓の形成から電極の形成までを説明する。
まず、第2図gの如くレジスト層7の露光を行なうが、
この時は×の部分のみ露光する。次に現像して、第2図
h、第3図aの如くレジスト層をマスクにして、PSG
層6をエッチングし、窓W,,W2,W3を形成する。
窓形成後レジスト層を一たんはくりして、新しいレジス
トを塗布する。
この新しいレジストの第1図の電極E,,E2,E3に
対応する部分(Yの部分)を露光、現像し、金属層をス
パッタ等により形成して、第2図i、第3図bの如き構
成を得る。
次に第2図g、第3図cの様にレジストをはくりして電
極を形成する。
この様にレジストを一たんはくりして、新しいレジスト
を塗布し、銭光する方法を取ると窓に対応する部分と電
極に対応する部分が正しく重なる様に位置合せして露光
しなければならないが、パターンが小さくなると正確な
位置合せを行なうことができない。
又、近年パターンの微細化を行なうために、電子ビーム
で露光することが行なわれてきている。
篤子ビームで露光する場合、真空中で露光を行なうこと
になるが、リフトオフを行なう際に従来の方法を用いる
と電極窓に対応する部分を露光して、露光装贋から取り
出し、現像、エッチングを行なって新しいレジストを塗
布して、露光装置内に収容して装置内を真空にして、次
いで位置合せして電極に対応する部分を露光すると言う
工程を行なわなければならない。ところが本発明によれ
ば、電極窓に対応する部分と電極に対応する部分を一度
で露光しているために、露光回数を減させることができ
る。電子ビーム露光法においては、露光装置内を真空に
するまでの時間が非常に長いので、1回でも露光回数が
少なければそれだけ露光時間を大幅に短縮できる。
又、位置合せを行なう必要がないため、従来に比較して
非常に正確なパターンを形成できる。次に具体的な実施
例を示す。
シリコンウェハー上に分子量50万のPMMA(ポリ・
メチル・アクリレート)を1↓の厚さで塗布し、中心部
を6×10‐5クーロン/仇の電荷量で幅2ぷにわたっ
て露光し、その周囲を3×10‐5クーロン/地の電荷
量で幅4叫こわたって露光した。
加速電圧は20kVである。次に液温1500のメチル
ィソブチルケトン(MIBK)溶液により現像したとこ
ろ、中心部が2分間で現像が完了した。
この時、周囲の部分は約0.5仏レジストが残っていた
周囲は更に4分間肌IBKの溶液にひたしたところ現象
が完了した。
露光量が大きい部分と小さい部分を別々に現像するため
には、現像液を変える方法も採用できる。
たとえば、現像液として純粋のMIBK(メチル・ィソ
・ブチル・ケトン)の溶液とMIBK+IPA(イソ・
プロピル・アルコール)を2:3の割合で混合した溶液
を用いて同じ露光量のレジストを現象した場合、現像レ
ートが異なり純粋のMIBKの方が速い。そこで、露光
量が大きい部分をMIBK+IPAの溶液を用いて現像
し、露光量の小さい部分をMIBKの溶液を用いて現像
する。この様にすれば、現像時間の制御は必要でなく露
光量の大きい部分と小さい部分の現像時間をほぼ同じに
することができる。これは、現像レートが露光量と現像
液の種類によって定まるためである。以上の如く、本発
明によれば工程数を減少でき、又位置合せ精度が非常に
良くなる。
【図面の簡単な説明】
第1図はMOSトランジスタの平面図、第2図a〜j、
第3図a〜bは本発明を用いたMOSトランジスタの製
造工程を示す図である。 図において、1はウヱハ−、2はフィールド酸化膜、3
はゲート酸化膜、4はポリシリコン層、5,6はPSG
層、7はしジスト層、8は金属層、Sはソース、Gはゲ
ート、Dはドレイン、E,,E2,E3は電極、W,,
W2,W3は電極窓である。努′図 舞う図 繁そ図

Claims (1)

  1. 【特許請求の範囲】 1 ウエハー上の絶縁層上に電子ビーム用レジストを塗
    布し、該レジストの所定領域の中心部を周辺部より露光
    量が多くなるように露光し、はじめに該中心部を現像し
    て該中心部の形状に応じて該絶縁層をエツチングし、次
    いで該周辺部を現像した後全面に電極材料を被着し、該
    レジストを除去して電極をパターニングすることを特徴
    とする半導体装置の製造方法。 2 該レジストの所定領域の中心部と周辺部の現像時間
    を異ならせることにより、別々に現像することを特徴と
    する特許請求の範囲第1項記載の半導体装置の製造方法
    。 3 該レジストの所定領域の中心部を第1の現像液で現
    像し、周辺部は該第1の現像液よりも現像速度の速い第
    2の現像液で現像することを特徴とする特許請求の範囲
    第1項記載の半導体装置の製造方法。
JP51078732A 1976-07-02 1976-07-02 半導体装置の製造方法 Expired JPS6040184B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP51078732A JPS6040184B2 (ja) 1976-07-02 1976-07-02 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51078732A JPS6040184B2 (ja) 1976-07-02 1976-07-02 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS534477A JPS534477A (en) 1978-01-17
JPS6040184B2 true JPS6040184B2 (ja) 1985-09-10

Family

ID=13670048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51078732A Expired JPS6040184B2 (ja) 1976-07-02 1976-07-02 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6040184B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0317951U (ja) * 1989-07-04 1991-02-21

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54144881A (en) * 1978-05-04 1979-11-12 Cho Lsi Gijutsu Kenkyu Kumiai Method of fabricating semiconductor device
JPS6112028A (ja) * 1984-06-27 1986-01-20 Toshiba Corp レジストパタ−ン形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0317951U (ja) * 1989-07-04 1991-02-21

Also Published As

Publication number Publication date
JPS534477A (en) 1978-01-17

Similar Documents

Publication Publication Date Title
JPS6323657B2 (ja)
JP2994501B2 (ja) パターン形成方法
JPS6040184B2 (ja) 半導体装置の製造方法
JPS6222463B2 (ja)
JPH022175A (ja) 薄膜トランジスタ及びその製造方法
WO1983003485A1 (en) Electron beam-optical hybrid lithographic resist process
JPS61191035A (ja) 半導体装置の製造方法
JP2867975B2 (ja) レジストパターンの形成方法
JP2002025935A (ja) 導体部材形成方法、パターン形成方法
JPH07130751A (ja) アルミ系金属膜のパターニング方法
JP2712407B2 (ja) 2層フォトレジストを用いた微細パターンの形成方法
JPS6152567B2 (ja)
JP2604573B2 (ja) 微細パターン形成方法
JP3540503B2 (ja) パターン形成方法
KR100192931B1 (ko) 감광막 패턴 제조방법
JPH0385544A (ja) レジストパターン形成方法
JPS5892223A (ja) レジストパタ−ン形成方法
JP2903594B2 (ja) 半導体装置の製造方法
JPH11204414A (ja) パターン形成法
JPS6149423A (ja) 半導体装置の製造方法
JP3243904B2 (ja) レジストパターンの形成方法
JPS6151414B2 (ja)
JPS6321831A (ja) パタ−ン形成方法
JP2003092242A (ja) 半導体装置の製造方法
JPS61121332A (ja) パタ−ン形成方法