JP2003092242A

JP2003092242A - 半導体装置の製造方法

Info

Publication number: JP2003092242A
Application number: JP2001281187A
Authority: JP
Inventors: Masaru Sugimoto; 大杉本
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2001-09-17
Filing date: 2001-09-17
Publication date: 2003-03-28

Abstract

(57)【要約】【課題】不純物領域に対しても後に高精度にマスクのア
ライメントを行うことのできる半導体装置の製造方法を
提供する。【解決手段】基板１０上にアライメントマークパターン
を含む所定のパターンを有する第１のレジストパターン
ＲＰ１を形成する工程と、第１のレジストパターンＲＰ
１をマスクとして、基板に不純物を導入する工程と、第
１のレジストパターンＲＰ１上に、アライメントマーク
パターンを開口するパターンを有する第２のレジストパ
ターンＲＰ２を形成する工程と、第１および第２のレジ
ストパターンＲＰ１，ＲＰ２をマスクとして、基板１０
を加工してアライメントマークＡｍを基板１０に形成す
る工程と、第１および第２のレジストパターンＲＰ１，
ＲＰ２を除去する工程とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば、マスクの
位置合わせのためのアライメントマークを形成する工程
を有する半導体装置の製造方法に関する。

【０００２】

【従来の技術】半導体集積回路は、半導体基板上に複数
のマスクを用いて繰り返しリソグラフィーを行い、不純
物注入領域、絶縁膜形成領域、電極形成領域等のレイヤ
ーを繰り返し形成することによって製造されている。そ
れぞれのマスクにより形成される各レイヤーは、そのレ
イヤー間の位置合わせ精度が、半導体集積回路素子の特
性や、歩留りを左右するため、高精度なマスク合わせが
必要である。

【０００３】従来、それらのマスク合わせは、下地とな
るレイヤーにリソグラフィーにより、所定のパターンと
ともにマスク合わせのターゲットとなるアライメントマ
ークを同時に形成し、そのアライメントマークに対して
ステッパー等の露光装置によってマスク合わせを行って
いる。

【０００４】特に、素子の特性や歩留りを左右するた
め、高精度でアライメントを行う必要のあるレイヤー
（クリティカルレイヤー）の形成工程では、その合わせ
たい下地レイヤーで形成されたアライメントマークに対
してアライメントを行う必要が生じる。

【０００５】合わせたい下地レイヤーがイオン注入レイ
ヤーである場合には、イオン注入によってアライメント
マークを形成することが不可能であるので、それより下
地にあらかじめ形成された別のレイヤーのアライメント
マークに対してマスク合わせをする必要がある。ここ
で、通常、レイヤーとは、フォトマスクのパターンが転
写された基板上の層（所定のパターンの電極層や絶縁層
等）を意味するが、イオン注入レイヤーの場合には、観
察可能なパターンを有する層が存在しないことから、イ
オン注入レイヤーに対して位置合わせをするということ
は、実質的に、そのイオン注入用のフォトマスクのパタ
ーンに対して位置合わせを行うことを意味している。従
来のイオン注入による不純物領域の形成方法について、
図４〜図６を用いて説明する。

【０００６】まず、図４（ａ）に示すように、シリコン
基板１０上にフォトレジストからの汚染防止、かつ、ア
ライメントマーク形成のためのマスクとなる酸化シリコ
ン膜２１を熱酸化法により形成する。

【０００７】次に、図４（ｂ）に示すように、酸化シリ
コン膜２１上に、公知の方法によって、フォトレジスト
を回転塗布して、レジスト膜Ｒ１１を形成する。

【０００８】次に、図４（ｃ）に示すように、フォトリ
ソグラフィーにより、レジスト膜Ｒ１１に所望のパター
ンを有するアライメントマーク形成用開口部Ｃ１を形成
して、レジストパターンＲＰ１１を形成する。

【０００９】次に、図５（ｄ）に示すように、レジスト
パターンＲＰ１１をマスクとして、酸化シリコン膜２１
をエッチング加工して、酸化シリコン膜２１に、アライ
メントマーク形成用開口部２１ｃを形成した後、レジス
トパターンＲＰ１１を除去する。

【００１０】次に、図５（ｅ）に示すように、エッチン
グ加工された酸化シリコン膜２１をマスクとして、シリ
コン基板１０をエッチングして、シリコン基板１０にア
ライメントマークＡｍを形成する。

【００１１】次に、図５（ｆ）に示すように、シリコン
基板１０および酸化シリコン膜２１の全面を被覆して、
フォトレジストを回転塗布して、レジスト膜Ｒ１２を形
成する。

【００１２】次に、図６（ｇ）に示すように、フォトリ
ソグラフィーにより、レジスト膜Ｒ１２に所望のイオン
注入パターンを有するイオン注入用開口部Ｃ２を形成し
て、レジストパターンＲＰ１２を形成する。

【００１３】次に、図６（ｈ）に示すように、レジスト
パターンＲＰ１２をマスクとして、所望のイオン種を所
望の条件でイオン注入して、シリコン基板１０に不純物
領域１１を形成する。

【００１４】最後に、図６（ｉ）に示すように、レジス
トパターンＲＰ１２を除去することで、基板１１に不純
物領域１１が形成されることとなる。

【００１５】このように、シリコン基板１１に不純物領
域１１を形成する際には、まず、シリコン基板にアライ
メントマークを形成するアライメントマーク形成工程
（図４（ｂ）〜図５（ｅ））を経た後に、当該アライメ
ントマークに対して不純物領域形成用のパターンを有す
るフォトマスクを位置合わせして、レジストに当該フォ
トマスクパターンを転写して、当該レジストをマスクと
して、所望の領域に不純物領域１１を形成するというイ
オン注入工程（図５（ｆ）〜図６（ｈ））を行ってい
た。

【００１６】図示はしないが、後の工程において、他の
不純物領域を形成する際にも、図５（ｅ）に示すシリコ
ン基板１１に形成したアライメントマークＡｍに対し
て、不純物領域形成用のパターンを有するフォトマスク
を位置合わせして、同様の工程で他の不純物領域を形成
していた。

【００１７】

【発明が解決しようとする課題】しかしながら、上記の
ように、不純物領域１１のパターン形成の際には、先に
シリコン基板１０に形成したアライメントマークＡｍに
対して、イオン注入レイヤー用のマスクを位置合わせす
る工程が既に存在しており、不純物領域１１に対して上
層膜用のマスクを位置合わせする場合には、さらに、シ
リコン基板１０に形成されたアライメントマークＡｍに
対して位置合わせを行うこととなる。

【００１８】従って、不純物領域１１に対して上層膜用
のマスクを位置合わせする場合には、トータルで２回の
マスク合わせが介在することとなり、２回分のマスク合
わせ誤差が生じることから、高精度なアライメントを行
うことができないという問題があった。

【００１９】また、アライメントマーク形成工程からイ
オン注入工程の間に、例えば、１０００℃程度の熱処理
が導入される場合もあり、その場合にはシリコン基板１
０の変形により、先に形成したアライメントマークＡｍ
からの不純物領域１１のパターン位置が若干ずれてしま
い、これによってもマスク合わせ誤差が生じてしまうと
いう問題がある。

【００２０】以上のように、従来においては、不純物領
域１１のパターンに対して高精度に位置合わせを行いた
い場合においても、先に形成した別のレイヤーのアライ
メントマークに対して位置合わせすることにより、間接
的に不純物領域１１のパターンに対して位置合わせを行
っており、本当に合わせたいイオン注入レイヤーに対し
て直接的にマスクの位置合わせを行うことができなかっ
た。そのため、素子の特性や歩留りの低下につながって
いた。

【００２１】本発明は上記の事情に鑑みてなされたもの
であり、その目的は、不純物領域に対しても後に高精度
にマスクのアライメントを行うことのできる半導体装置
の製造方法を提供することにある。

【００２２】

【課題を解決するための手段】上記の目的を達成するた
め、本発明の半導体装置の製造方法は、基板上にアライ
メントマークパターンを含む所定のパターンを有する第
１のマスク層を形成する工程と、前記第１のマスク層を
マスクとして、前記基板に不純物を導入する工程と、前
記第１のマスク層上に、前記アライメントマークパター
ンを開口するパターンを有する第２のマスク層を形成す
る工程と、前記第１および第２のマスク層をマスクとし
て、前記基板を加工してアライメントマークを前記基板
に形成する工程と、前記第１および第２のマスク層を除
去する工程とを有する。

【００２３】前記第１および第２のマスク層を除去する
工程の後に、前記アライメントマークを位置合わせの基
準として、上層膜をパターン形成する工程をさらに有す
る。

【００２４】前記第１および第２のマスク層を形成する
工程において、レジストにより形成する。

【００２５】前記基板に不純物を導入する工程の後、前
記第２のマスク層を形成する工程の前に、前記第１のマ
スク層の表面を固化する工程をさらに有する。

【００２６】前記第１のマスク層の表面を固化する工程
において、前記第１のマスク層に紫外線を照射する。

【００２７】上記の本発明の半導体装置の製造方法によ
れば、不純物導入用の所定のパターンを有する第１のマ
スク層にアライメントマークパターンをも形成して、第
１のマスク層をマスクとして基板に不純物を導入し、そ
の後、第２のマスク層により、所定のパターンを被覆し
つつアライメントマークパターンを露出させ、第１のマ
スク層のアライメントマークパターンを基板に転写して
いる。したがって、不純物導入用の所定のパターンを有
する第１のマスク層にアライメントマークパターンをも
形成して、不純物の導入工程およびアライメントマーク
の形成工程を行っていることから、後に不純物導入パタ
ーンに対してマスク合わせを行う場合に、上記のアライ
メントマークに対して位置合わせすることで、不純物導
入パターンに対して直接的にマスク合わせを行うことが
できることとなる。

【００２８】さらに、上記の目的を達成するため、本発
明の半導体装置の製造方法は、基板上に不純物導入用膜
を形成する工程と、前記不純物導入用膜上に、アライメ
ントマークパターンを含む所定のパターンを有する第１
のマスク層を形成する工程と、前記第１のマスク層をマ
スクとして、前記不純物導入用膜を介して前記基板に不
純物を導入する工程と、前記第１のマスク層上に、前記
アライメントマークパターンを開口するパターンを有す
る第２のマスク層を形成する工程と、前記第１および第
２のマスク層をマスクとして、前記不純物導入用膜を加
工してアライメントマークを前記不純物導入用膜に形成
する工程と、前記第１および第２のマスク層を除去する
工程とを有する。

【００２９】前記第１および第２のマスク層を除去する
工程の後に、前記不純物導入用膜をマスクとして前記基
板を加工して、アライメントマークを前記基板に転写す
る工程をさらに有する。

【００３０】前記第１および第２のマスク層を除去する
工程の後に、前記アライメントマークを位置合わせの基
準として、上層膜をパターン形成する工程をさらに有す
る。

【００３１】前記第１および第２のマスク層を形成する
工程において、レジストにより形成する。

【００３２】前記基板に不純物を導入する工程の後、前
記第２のマスク層を形成する工程の前に、前記第１のマ
スク層の表面を固化する工程をさらに有する。

【００３３】前記第１のマスク層の表面を固化する工程
において、前記第１のマスク層に紫外線を照射する。

【００３４】上記の本発明の半導体装置の製造方法によ
れば、不純物導入用の所定のパターンを有する第１のマ
スク層にアライメントマークパターンをも形成して、第
１のマスク層をマスクとして基板に不純物を導入し、そ
の後、第２のマスク層により、所定のパターンを被覆し
つつアライメントマークパターンを露出させ、第１のマ
スク層のアライメントマークパターンを不純物導入用膜
に転写している。したがって、不純物導入用の所定のパ
ターンを有する第１のマスク層にアライメントマークパ
ターンをも形成して、不純物の導入工程およびアライメ
ントマークの形成工程を行っていることから、後に不純
物導入パターンに対してマスク合わせを行う場合に、上
記のアライメントマークに対して位置合わせすること
で、不純物導入パターンに対して直接的にマスク合わせ
を行うことができることとなる。

【００３５】

【発明の実施の形態】以下に、本発明の半導体装置の製
造方法の実施の形態について、図１〜図３を参照して説
明する。

【００３６】まず、図１（ａ）に示すように、シリコン
基板１０にイオン注入時のチャネリング防止、およびフ
ォトレジストからの汚染防止を目的として、熱酸化法に
よって酸化シリコン膜を５０ｎｍ程度成膜し、イオン注
入用膜２０を形成する。

【００３７】次に、図１（ｂ）に示すように、イオン注
入用膜２０上にフォトレジストを公知の方法によって回
転塗布して、第１のレジスト膜Ｒ１を形成する。この第
１のレジスト膜Ｒ１の膜厚は、後述するイオン注入時の
注入エネルギーによって決まる。すなわち、レジスト表
面に注入されたイオンが、シリコン基板１０にまで到達
しない程度の膜厚が必要である。例えば、第１のレジス
ト膜Ｒ１の膜厚は、２．５μｍ程度の膜厚とする。レジ
スト塗布後、レジスト中の溶剤成分を揮発させるため、
例えば、１００℃で９０秒程度のプリベークを行う。

【００３８】次に、図１（ｃ）に示すように、第１のレ
ジスト膜Ｒ１に、例えば、縮小投影露光装置を用いて、
所望のイオン注入パターンを露光し、従来知られた方法
で現像して所定のパターンを有する第１のレジストパタ
ーンＲＰ１を形成する。露光に使用するマスクパターン
には、イオン注入パターンの他、後の工程でアライメン
トのターゲットとなるアライメントマークパターンが形
成されたものを使用する。アライメントマークパターン
は、使用する露光装置、アライメント方式によって決め
られたパターンで、決められた位置に形成する。これに
より、アライメントマークパターンを有するアライメン
トマーク形成用開口部Ｃ１とイオン注入用のパターンを
有するイオン注入用開口部Ｃ２を有する第１のレジスト
パターンＲＰ１が形成される。

【００３９】次に、図２（ｄ）に示すように、イオン注
入装置を用いて、上記の第１のレジストパターンＲＰ１
をマスクとして、所望のイオン種を所望の条件でイオン
注入して、不純物領域１１，１１ａをシリコン基板１０
に形成する。ここで、アライメントマーク形成用開口部
Ｃ１の存在により、アライメントマーク形成領域におい
ても、不要な不純物領域１１ａが形成されてしまうが、
当該領域には不純物が導入されても素子の特性には何ら
問題はない。

【００４０】次に、図２（ｅ）に示すように、後のレジ
スト膜の塗布によるレジスト同士の混合を防止するため
に、所定の条件で紫外線を照射して、第１のレジストパ
ターンＲＰ１の表面を固化させるキュア処理を行う。こ
のときのキュア条件は、例えば、１４０℃、２０ｍＪ／
ｃｍ² 、６０ｓｅｃとする。なお、キュア処理は、ポス
トベークにより行ってもよい。

【００４１】次に、図２（ｆ）に示すように、第１のレ
ジストパターンＲＰ１上に、さらに、フォトレジストを
回転塗布してプリベークを行い、第２のレジスト膜Ｒ２
を形成する。ここで、第２のレジスト膜Ｒ２の塗布膜厚
は、後述する下地加工に耐えうるだけの膜厚が必要であ
る。本例では、例えば、１．０μｍ程度の膜厚とする。

【００４２】次に、図３（ｇ）に示すように、第２のレ
ジスト膜Ｒ２上に、フォトリソグラフィーにより、第１
のレジストパターンＲ１のアライメントマーク形成用開
口部Ｃ１を露出するように、パターニングを行い第２の
レジストパターンＲＰ２を形成する。なお、当該工程に
おいては、少なくとも、第１のレジストパターンＲＰ１
のイオン注入用開口部Ｃ２を被覆し、アライメントマー
ク形成用開口部Ｃ１を露出させることができればよいこ
とから、第２のレジストパターンＲＰ２のパターン精度
は低くてもよい。当該工程において、先の紫外線照射に
より第１のレジストパターンＲＰ１の表面は固化して感
光性機能を失っていることから、第２のレジストパター
ンＲＰ２をパターニングしても下地の第１のレジストパ
ターンがそのまま残ることとなる。

【００４３】次に、図３（ｈ）に示すように、第１のレ
ジストパターンＲＰ１および第２のレジストパターンＲ
Ｐ２をマスクとして、下地のイオン注入用膜２０をウェ
ットエッチングして、アライメントマーク形成用開口部
２０ｃをイオン注入用膜２０に形成し、その後、第１の
レジストパターンＲＰ１および第２のレジストパターン
ＲＰ２を除去する。このウェットエッチングは、例え
ば、薬液として、フッ酸：フッ化アンモニウム＝１：１
０の緩衝フッ酸溶液を用いて、約６０秒間エッチングを
行う。また、第１のレジストパターンＲＰ１および第２
のレジストパターンＲＰ２の除去は、硫酸と過酸化水素
水の混合液で完全に剥離することで行う。ここで、上記
の図２（ｄ）に示したイオン注入工程における注入ドー
ズ量が高い場合には、レジストが剥離し難いので、あら
かじめ、アッシング装置でレジストを剥離してから、硫
酸と過酸化水素水の混合液で洗浄する。

【００４４】次に、図３（ｉ）に示すように、イオン注
入用膜２０をマスクとして、シリコン基板１０を約１０
０ｎｍエッチングして、シリコン基板１０にアライメン
トマークＡｍを形成する。このときのエッチングは、イ
オン注入用膜２０にシリコン酸化膜を用いた場合には、
ＣＦ₄ とＯ₂ ガスを用いたケミカルドライエッチング装
置を用いて行う。

【００４５】以降の工程としては、不純物領域１１のパ
ターンに対して位置合わせを行いたい場合には、上述し
たように基板１０に形成されたアライメントマークＡｍ
をターゲットとしてマスク合わせを行い、所望の上層パ
ターンを形成することとなる。ここで、上層パターンと
しては、例えば、当該不純物領域１１に通じるコンタク
トパターンや配線パターン等があり、その他にも、例え
ば、ＣＣＤにおいて当該不純物領域１１が転送チャネル
を構成する場合に、基板上に形成する転送電極等のパタ
ーンが挙げられる。

【００４６】上記の本実施形態に係る半導体装置の製造
方法によれば、所定のパターンを有する不純物領域１１
を形成する際に、当該不純物領域１１を形成するための
イオン注入用の第１のレジストパターンＲＰ１に、イオ
ン注入パターンの他に、アライメントマーク形成用のパ
ターンをも形成し、イオン注入後に、当該アライメント
マーク形成用のパターンを基板１０に転写していること
から、イオン注入レイヤーと同一レイヤーのアライメン
トマークＡｍを得ることができる。従って、不純物領域
１１のパターンに対して高精度に位置合わせを行いたい
場合において、アライメントマークＡｍに対してマスク
の位置合わせを行うことにより、イオン注入レイヤーに
対して直接的にマスクの位置合わせを行うことができ
る。このことは、通常のエッチング加工を有する下地レ
イヤーに形成されたアライメントマークをターゲットに
したマスクの位置合わせと同等の位置合わせ精度を確保
することができ、不純物領域に対しても後に高精度にマ
スクのアライメントを行うことができることとなる。

【００４７】また、上記のように形成することで、従来
におけるアライメントマーク形成工程とイオン注入工程
との間における１０００℃程度の熱処理工程等の熱の影
響をなくすこともできる。以上のように、本実施形態に
係る半導体装置の製造方法では、イオン注入レイヤーに
対しても高精度なマスク合わせを行うことができること
から、素子の特性や歩留りの低下を低減することができ
る。

【００４８】本発明は、上記の実施形態の説明に限定さ
れない。例えば、本実施形態では、パターニングにはフ
ォトリソグラフィーを用いたが、電子線リソグラフィー
や、Ｘ線リソフラフィー等を使用することもできる。ま
た、第１のレジストパターンＲＰ１および第２のレジス
トパターンＲＰ２を構成するレジストの材料には特に限
定はなく、ともにポジ型あるいはネガ型のレジストを用
いてもよいし、一方をポジ型のレジストで形成し、他方
をネガ型のレジストで形成してもよい。

【００４９】また、本実施形態では、ターゲットとなる
アライメントマークＡｍの加工に、イオン注入用膜２０
をマスクとして、シリコン基板１０を加工したが、イオ
ン注入用膜２０を形成しないで、第１および第２のレジ
ストパターンＲＰ１，ＲＰ２をマスクとして、直接シリ
コン基板１０を加工することもできる。また、シリコン
基板１０を加工しないで、イオン注入用膜２０のパター
ンをそのままアライメントマークとして利用することも
できる。また、本実施形態では、シリコン系の半導体集
積回路における例を示したが、ＧａＡｓ等の化合物半導
体の集積回路においても同様に適用可能である。その
他、本発明の要旨を逸脱しない範囲で、種々の変更が可
能である。

【００５０】

【発明の効果】本発明によれば、不純物領域に対しても
後に高精度にマスクのアライメントを行うことができ
る。

【図面の簡単な説明】

【図１】本実施形態に係る半導体装置の製造方法の製造
工程において、第１のレジストパターン形成後の断面図
である。

【図２】図１に続く、第２のレジスト膜の塗布後の断面
図である。

【図３】図２に続く、アライメントマーク形成後の断面
図である。

【図４】従来例に係る半導体装置の製造方法の製造工程
において、第１のレジストパターン形成後の断面図であ
る。

【図５】図４に続く、第２のレジスト膜の塗布後の断面
図である。

【図６】図５に続く、アライメントマーク形成後の断面
図である。

【符号の説明】

１０…基板、１１，１１ａ…不純物領域、２０…イオン
注入用膜、２１…酸化シリコン膜、Ｃ１…アライメント
マーク形成用開口部、Ｃ２…イオン注入用開口部、Ｒ
１，Ｒ２，Ｒ１１，Ｒ１２…レジスト膜、ＲＰ１，ＲＰ
２，ＲＰ１１，ＲＰ１２…レジストパターン、Ａｍ…ア
ライメントマーク。

Claims

【特許請求の範囲】

【請求項１】基板上にアライメントマークパターンを含
む所定のパターンを有する第１のマスク層を形成する工
程と、前記第１のマスク層をマスクとして、前記基板に不純物
を導入する工程と、前記第１のマスク層上に、前記アライメントマークパタ
ーンを開口するパターンを有する第２のマスク層を形成
する工程と、前記第１および第２のマスク層をマスクとして、前記基
板を加工してアライメントマークを前記基板に形成する
工程と、前記第１および第２のマスク層を除去する工程とを有す
る半導体装置の製造方法。
【請求項２】前記第１および第２のマスク層を除去する
工程の後に、前記アライメントマークを位置合わせの基
準として、上層膜をパターン形成する工程をさらに有す
る請求項１記載の半導体装置の製造方法。
【請求項３】前記第１および第２のマスク層を形成する
工程において、レジストにより形成する請求項１記載の
半導体装置の製造方法。
【請求項４】前記基板に不純物を導入する工程の後、前
記第２のマスク層を形成する工程の前に、前記第１のマ
スク層の表面を固化する工程をさらに有する請求項１記
載の半導体装置の製造方法。
【請求項５】前記第１のマスク層の表面を固化する工程
において、前記第１のマスク層に紫外線を照射する請求
項４記載の半導体装置の製造方法。
【請求項６】基板上に不純物導入用膜を形成する工程
と、前記不純物導入用膜上に、アライメントマークパターン
を含む所定のパターンを有する第１のマスク層を形成す
る工程と、前記第１のマスク層をマスクとして、前記不純物導入用
膜を介して前記基板に不純物を導入する工程と、前記第１のマスク層上に、前記アライメントマークパタ
ーンを開口するパターンを有する第２のマスク層を形成
する工程と、前記第１および第２のマスク層をマスクとして、前記不
純物導入用膜を加工してアライメントマークを前記不純
物導入用膜に形成する工程と、前記第１および第２のマスク層を除去する工程とを有す
る半導体装置の製造方法。
【請求項７】前記第１および第２のマスク層を除去する
工程の後に、前記不純物導入用膜をマスクとして前記基
板を加工して、アライメントマークを前記基板に転写す
る工程をさらに有する請求項６記載の半導体装置の製造
方法。
【請求項８】前記第１および第２のマスク層を除去する
工程の後に、前記アライメントマークを位置合わせの基
準として、上層膜をパターン形成する工程をさらに有す
る請求項６記載の半導体装置の製造方法。
【請求項９】前記第１および第２のマスク層を形成する
工程において、レジストにより形成する請求項６記載の
半導体装置の製造方法。
【請求項１０】前記基板に不純物を導入する工程の後、
前記第２のマスク層を形成する工程の前に、前記第１の
マスク層の表面を固化する工程をさらに有する請求項６
記載の半導体装置の製造方法。
【請求項１１】前記第１のマスク層の表面を固化する工
程において、前記第１のマスク層に紫外線を照射する請
求項１０記載の半導体装置の製造方法。