JPH06349765A - イオン打込み方法 - Google Patents
イオン打込み方法Info
- Publication number
- JPH06349765A JPH06349765A JP13431493A JP13431493A JPH06349765A JP H06349765 A JPH06349765 A JP H06349765A JP 13431493 A JP13431493 A JP 13431493A JP 13431493 A JP13431493 A JP 13431493A JP H06349765 A JPH06349765 A JP H06349765A
- Authority
- JP
- Japan
- Prior art keywords
- organic film
- film
- ion implantation
- substrate
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【構成】基板１の全面に露光光を吸収する有機膜５を形
成し、その上にレジストパターン６を形成する。有機膜
を加工せずにイオン打込みを行い、その後、レジストパ
ターン６ごと有機膜５を除去する。 【効果】露光光を吸収する有機膜によりハレーションは
防止される。有機膜加工を伴わないので簡便である。精
度良く微細な場所にイオンを打込むことができる。
成し、その上にレジストパターン６を形成する。有機膜
を加工せずにイオン打込みを行い、その後、レジストパ
ターン６ごと有機膜５を除去する。 【効果】露光光を吸収する有機膜によりハレーションは
防止される。有機膜加工を伴わないので簡便である。精
度良く微細な場所にイオンを打込むことができる。
Description
【０００１】
【産業上の利用分野】本発明は、イオン打込み方法に係
り、特に、微細なパターンを有する半導体装置を製造す
る場合に有効なイオン打込み方法に関する。
り、特に、微細なパターンを有する半導体装置を製造す
る場合に有効なイオン打込み方法に関する。
【０００２】
【従来の技術】半導体装置等の製造においては所望の場
所に所望の濃度のイオンを打込むイオン打込みが多用さ
れている。ここで用いられる選択的なイオン打込みはレ
ジストマスクを用いる方法と、基板構造部材をマスクと
して活用する方法に大別される。このうちで打ち込む場
所の精度が要求されるイオン打込みは主に後者の方法を
用いていた。これはセルフアライメント構造となるため
打ち込む場所の位置精度が高いためである。しかし、フ
ラッシュメモリなどで使われる非対称ＭＯＳの作製をセ
ルフアライメント構造で行おうとすると極めて複雑かつ
煩雑な方法を用いなくてはならない。これはコストの上
昇と、歩留りの低下に直結する。従ってこのような工程
に対してはレジストマスクを使う方法が嘱望されてい
る。
所に所望の濃度のイオンを打込むイオン打込みが多用さ
れている。ここで用いられる選択的なイオン打込みはレ
ジストマスクを用いる方法と、基板構造部材をマスクと
して活用する方法に大別される。このうちで打ち込む場
所の精度が要求されるイオン打込みは主に後者の方法を
用いていた。これはセルフアライメント構造となるため
打ち込む場所の位置精度が高いためである。しかし、フ
ラッシュメモリなどで使われる非対称ＭＯＳの作製をセ
ルフアライメント構造で行おうとすると極めて複雑かつ
煩雑な方法を用いなくてはならない。これはコストの上
昇と、歩留りの低下に直結する。従ってこのような工程
に対してはレジストマスクを使う方法が嘱望されてい
る。
【０００３】半導体装置は多くの配線と絶縁膜を積層し
て作られる。したがって、半導体装置作製段階における
基板は多くのしかも相対的に段差の大きな凹凸が刻ま
れ、かつ、露光光の反射率が高い物となっている。この
ような基板上に光リソグラフィでレジストパターンを形
成しようとすると、ハレーションと呼ばれる現象によ
り、所望の形状と寸法精度を有するレジストパターンが
形成できなくなる。
て作られる。したがって、半導体装置作製段階における
基板は多くのしかも相対的に段差の大きな凹凸が刻ま
れ、かつ、露光光の反射率が高い物となっている。この
ような基板上に光リソグラフィでレジストパターンを形
成しようとすると、ハレーションと呼ばれる現象によ
り、所望の形状と寸法精度を有するレジストパターンが
形成できなくなる。
【０００４】ハレーションとは、露光光が基板上で反射
し、本来遮光されるべきところに光が回り込み、感光さ
せてしまう現象である。基板が斜めの段差構造を有する
場合、ハレーションが問題となる。場合によっては基板
があたかも凹面鏡であるかのような構造を持つ。このと
きには極めて激しいハレーションが起こり、所望の形状
と寸法精度を有するパターンを形成することができな
い。
し、本来遮光されるべきところに光が回り込み、感光さ
せてしまう現象である。基板が斜めの段差構造を有する
場合、ハレーションが問題となる。場合によっては基板
があたかも凹面鏡であるかのような構造を持つ。このと
きには極めて激しいハレーションが起こり、所望の形状
と寸法精度を有するパターンを形成することができな
い。
【０００５】ハレーションを防止する方法には、反射防
止膜を利用する方法が一般的に用いられている。この反
射防止膜としては特殊な有機膜を用いる方法と、Ｓｉや
TiW或いはＳｉＯ2 ／ＳｉＮ複合膜などの無機膜を用い
る方法がある。前者はレジストパターンの現像時に同時
に加工されるという利点があるが、この加工がいわゆる
ウェットエッチングのため加工精度が悪く且つアンダー
カットが生じる。このアンダーカットのためパターンが
倒れてしまい、不良の原因となるため、微細なパターン
には適用できないという問題がある。後者はこの無機膜
の加工を別途行わなければならず、さらに構造部材とし
て残すか或いは別途基板にダメージを与えないようにし
て除去しなければならない。
止膜を利用する方法が一般的に用いられている。この反
射防止膜としては特殊な有機膜を用いる方法と、Ｓｉや
TiW或いはＳｉＯ2 ／ＳｉＮ複合膜などの無機膜を用い
る方法がある。前者はレジストパターンの現像時に同時
に加工されるという利点があるが、この加工がいわゆる
ウェットエッチングのため加工精度が悪く且つアンダー
カットが生じる。このアンダーカットのためパターンが
倒れてしまい、不良の原因となるため、微細なパターン
には適用できないという問題がある。後者はこの無機膜
の加工を別途行わなければならず、さらに構造部材とし
て残すか或いは別途基板にダメージを与えないようにし
て除去しなければならない。
【０００６】なお、有機膜による反射防止方法は第６回
東京応化セミナ講演集（１９８５年１２月）２４頁〜２
９頁に、無機膜による反射防止法は特開昭59−6540号公
報に記載されている。
東京応化セミナ講演集（１９８５年１２月）２４頁〜２
９頁に、無機膜による反射防止法は特開昭59−6540号公
報に記載されている。
【０００７】
【発明が解決しようとする課題】本発明の目的は、簡便
な方法により微細なパターン形成に対応しながらハレー
ションを防止して、精度良くイオン打込みを可能にする
方法を提供することにある。
な方法により微細なパターン形成に対応しながらハレー
ションを防止して、精度良くイオン打込みを可能にする
方法を提供することにある。
【０００８】
【課題を解決するための手段】上記課題を解決するた
め、基板上に露光光を吸収する有機膜を形成し、その上
にリソグラフィでレジストパターンを形成し、前記有機
膜を加工せずに残したまま所望のイオンを打込み、その
後、プラズマ等普通の方法でレジストと前記有機膜を除
去する。
め、基板上に露光光を吸収する有機膜を形成し、その上
にリソグラフィでレジストパターンを形成し、前記有機
膜を加工せずに残したまま所望のイオンを打込み、その
後、プラズマ等普通の方法でレジストと前記有機膜を除
去する。
【０００９】
【作用】露光光を吸収する有機膜により基板からの反射
光が低減されるので、ハレーションを防止することがで
きる。この有機膜はパターン加工を行わないのでレジス
トパターン倒れは生じず、微細パターンに適応できる。
有機膜のパターン加工が無いことと、この有機膜はレジ
ストと共に除去できることから工程は簡便である。この
有機膜は充分薄いので、イオン打込みの際イオンはこの
膜を透過する。従って、この膜がイオン打込みの際残っ
ていることは障害にならない。
光が低減されるので、ハレーションを防止することがで
きる。この有機膜はパターン加工を行わないのでレジス
トパターン倒れは生じず、微細パターンに適応できる。
有機膜のパターン加工が無いことと、この有機膜はレジ
ストと共に除去できることから工程は簡便である。この
有機膜は充分薄いので、イオン打込みの際イオンはこの
膜を透過する。従って、この膜がイオン打込みの際残っ
ていることは障害にならない。
【００１０】
【実施例】図１（ａ）〜（ｅ）は本発明の実施例の工程
を示す断面図である。図１（ａ）に示すようにＳｉ基板
１上に素子分離酸化膜２，酸化膜３及びゲートとしての
ポリシリコン膜４を形成したＭＯＳＦＥＴ構造を作製し
た。次に図１（ｂ）に示すようにパターン露光の露光光
を吸収する有機膜５を塗布・熱処理により形成した。
を示す断面図である。図１（ａ）に示すようにＳｉ基板
１上に素子分離酸化膜２，酸化膜３及びゲートとしての
ポリシリコン膜４を形成したＭＯＳＦＥＴ構造を作製し
た。次に図１（ｂ）に示すようにパターン露光の露光光
を吸収する有機膜５を塗布・熱処理により形成した。
【００１１】有機膜の膜厚は０.０４〜０.０８μｍと
し、有機膜としてはインデンビスアジドとノボラック樹
脂の混合剤を用いた。但し、これは一条件にすぎない。
膜厚はイオン注入の障害にならない膜厚であればよい。
但し素子構造により部分部分で有機膜の膜厚が異なるの
で、そのばらつきを考慮して膜厚を設定する必要があ
る。吸光性有機膜もこの材料に限らずＳＷＫ４３６（東
京応化（株）製品名）やポリイミド系材料も用いること
ができる。２００℃以上の温度で効果が認められたが、
ここでは有機膜の熱処理温度を３００℃とした。これは
薄膜でも十分な吸光性を得るためである。高温処理にす
るほど吸光性が向上する。
し、有機膜としてはインデンビスアジドとノボラック樹
脂の混合剤を用いた。但し、これは一条件にすぎない。
膜厚はイオン注入の障害にならない膜厚であればよい。
但し素子構造により部分部分で有機膜の膜厚が異なるの
で、そのばらつきを考慮して膜厚を設定する必要があ
る。吸光性有機膜もこの材料に限らずＳＷＫ４３６（東
京応化（株）製品名）やポリイミド系材料も用いること
ができる。２００℃以上の温度で効果が認められたが、
ここでは有機膜の熱処理温度を３００℃とした。これは
薄膜でも十分な吸光性を得るためである。高温処理にす
るほど吸光性が向上する。
【００１２】有機膜の加工が不要なためこのような高温
処理が行え、薄膜化しても十分な吸光性を確保できる。
例えば、ＳＷＫ４３６を使い、現像液による加工を必要
とする場合の熱処理温度は１６０℃程度となり、イオン
打込みに影響の無い程度の薄膜（約０．１μｍ）で使う
場合には、吸光度不足となる。
処理が行え、薄膜化しても十分な吸光性を確保できる。
例えば、ＳＷＫ４３６を使い、現像液による加工を必要
とする場合の熱処理温度は１６０℃程度となり、イオン
打込みに影響の無い程度の薄膜（約０．１μｍ）で使う
場合には、吸光度不足となる。
【００１３】次に図１（ｃ）に示すように、レジストパ
ターン６をレジスト塗布・露光・現像により形成した。
露光にはＫｒＦエキシマレーザを用いた。オフセットゲ
ートを作るためにレジストパターンの位置はゲート材６
に対しオフセットをかけておいた。吸光性有機膜５によ
り、ハレーションを受けない良好なレジストパターン６
が形成できた。吸光性有機膜がない場合はハレーション
により所望のレジストパターンを形成することができな
かった。
ターン６をレジスト塗布・露光・現像により形成した。
露光にはＫｒＦエキシマレーザを用いた。オフセットゲ
ートを作るためにレジストパターンの位置はゲート材６
に対しオフセットをかけておいた。吸光性有機膜５によ
り、ハレーションを受けない良好なレジストパターン６
が形成できた。吸光性有機膜がない場合はハレーション
により所望のレジストパターンを形成することができな
かった。
【００１４】その後、図１（ｄ）に示すように、イオン
打込み７を行いイオン打込み層８を形成した。その後、
通常のプラズマ処理を行いレジストとともに吸光性有機
膜を除去し、図１（ｅ）に示すように、オフセットゲー
トＭＯＳＦＥＴを形成した。形成したＭＯＳＦＥＴは、
所望の位置にイオンが打ち込まれたため、所望の電気特
性が得られた。一方、吸光性有機膜を形成しない従来法
の場合には所望の電気特性を得ることができなかった。
打込み７を行いイオン打込み層８を形成した。その後、
通常のプラズマ処理を行いレジストとともに吸光性有機
膜を除去し、図１（ｅ）に示すように、オフセットゲー
トＭＯＳＦＥＴを形成した。形成したＭＯＳＦＥＴは、
所望の位置にイオンが打ち込まれたため、所望の電気特
性が得られた。一方、吸光性有機膜を形成しない従来法
の場合には所望の電気特性を得ることができなかった。
【００１５】
【発明の効果】本発明によれば露光光を吸収する有機膜
によりハレーションを防止でき、且つ有機膜のパターン
加工が不要なことから微細パターン適用が可能である。
さらに有機膜の除去がレジストと同時に同じ工程でなさ
れるので工程数の増加も有機膜形成の一工程だけであ
り、簡便である。簡便に精度良く微細な場所にイオン打
込みが可能となる。
によりハレーションを防止でき、且つ有機膜のパターン
加工が不要なことから微細パターン適用が可能である。
さらに有機膜の除去がレジストと同時に同じ工程でなさ
れるので工程数の増加も有機膜形成の一工程だけであ
り、簡便である。簡便に精度良く微細な場所にイオン打
込みが可能となる。
【図１】本発明の一実施例の手順を示す工程図。
１…Ｓｉ基板、２…素子分離酸化膜、３…酸化膜、４…
ポリシリコン膜（ゲート材料）、５…吸光性有機膜、６
…レジストパターン、７…イオン打込み、８…打込みイ
オン層。
ポリシリコン膜（ゲート材料）、５…吸光性有機膜、６
…レジストパターン、７…イオン打込み、８…打込みイ
オン層。
Claims (1)
- 【請求項１】基板上にフォトレジスト膜を塗布し、フォ
トマスクを用いて所望のパターンを前記フォトレジスト
膜上に露光し、その後、現像を行ってフォトレジストパ
ターンを形成し、その後、イオン打込みを行って所望の
場所に所望のイオンが所望の濃度打ち込まれた基板を作
るイオン打込み方法において、前記基板上に前記フォト
レジスト膜を塗布する工程の前に前記基板上に露光光を
吸収する有機膜を形成し、前記有機膜を介してイオン打
込みをすることを特徴とするイオン打込み方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13431493A JPH06349765A (ja) | 1993-06-04 | 1993-06-04 | イオン打込み方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13431493A JPH06349765A (ja) | 1993-06-04 | 1993-06-04 | イオン打込み方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06349765A true JPH06349765A (ja) | 1994-12-22 |
Family
ID=15125408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13431493A Pending JPH06349765A (ja) | 1993-06-04 | 1993-06-04 | イオン打込み方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06349765A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6562713B1 (en) | 2002-02-19 | 2003-05-13 | International Business Machines Corporation | Method of protecting semiconductor areas while exposing a gate |
| US6642147B2 (en) | 2001-08-23 | 2003-11-04 | International Business Machines Corporation | Method of making thermally stable planarizing films |
-
1993
- 1993-06-04 JP JP13431493A patent/JPH06349765A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6642147B2 (en) | 2001-08-23 | 2003-11-04 | International Business Machines Corporation | Method of making thermally stable planarizing films |
| US6562713B1 (en) | 2002-02-19 | 2003-05-13 | International Business Machines Corporation | Method of protecting semiconductor areas while exposing a gate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3287459B2 (ja) | 半導体デバイスの製造方法 | |
| US20040102048A1 (en) | Method for manufacturing semiconductor device | |
| JPS6323657B2 (ja) | ||
| JP2000315647A (ja) | レジストパターン形成方法 | |
| US7662542B2 (en) | Pattern forming method and semiconductor device manufacturing method | |
| US4546066A (en) | Method for forming narrow images on semiconductor substrates | |
| JPH09237777A (ja) | 上部層の一部を除去する中間層リソグラフィ法 | |
| JP3051817B2 (ja) | 半導体装置の製造方法 | |
| US6780736B1 (en) | Method for image reversal of implant resist using a single photolithography exposure and structures formed thereby | |
| US20010033998A1 (en) | Formation method of pattern | |
| JPH06267843A (ja) | パターン形成方法 | |
| JPH06349765A (ja) | イオン打込み方法 | |
| JP3330214B2 (ja) | 多層レジストパターンの形成方法，及び半導体装置の製造方法 | |
| JPH09190959A (ja) | レジストパタ−ンの形成方法 | |
| JP2610402B2 (ja) | 二重露光によるｔ形のゲートの製造方法 | |
| US8084192B2 (en) | Method for forming resist pattern | |
| US20020102473A1 (en) | Photo mask having film formed from halftone material, method of manufacturing photo mask, and method of manufacturing semiconductor device | |
| JP2578930B2 (ja) | パターン形成方法 | |
| JPH085812A (ja) | λ／４シフト回折格子の製造方法 | |
| JP2714967B2 (ja) | レジストパターンの形成方法 | |
| JPH08298314A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JPH10312994A (ja) | 半導体装置の製造方法 | |
| JP3213461B2 (ja) | 半導体装置の製造方法 | |
| JP2841417B2 (ja) | マスクの形成方法 | |
| JP3243904B2 (ja) | レジストパターンの形成方法 |