JP3287459B2 - 半導体デバイスの製造方法 - Google Patents

半導体デバイスの製造方法

Info

Publication number
JP3287459B2
JP3287459B2 JP19292198A JP19292198A JP3287459B2 JP 3287459 B2 JP3287459 B2 JP 3287459B2 JP 19292198 A JP19292198 A JP 19292198A JP 19292198 A JP19292198 A JP 19292198A JP 3287459 B2 JP3287459 B2 JP 3287459B2
Authority
JP
Japan
Prior art keywords
resist
hybrid resist
hybrid
region
exposure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19292198A
Other languages
English (en)
Other versions
JPH1174197A (ja
Inventor
ジェームス・エイ・ブルース
スティーブン・ジェイ・ホルメス
ロバート・ケイ・レイディ
ウォルター・イー・ミリンコ
エドワード・ダブリュ・セングル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH1174197A publication Critical patent/JPH1174197A/ja
Application granted granted Critical
Publication of JP3287459B2 publication Critical patent/JP3287459B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G03F7/2024—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure of the already developed image
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Materials For Photolithography (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般的には半導体
デバイスの生産プロセスに関し、特に１回のマスキング
・ステップだけで半導体ウエハ上の３つの領域を画成す
るプロセスに関する。
【０００２】
【従来の技術】フォトリソグラフィは、半導体デバイス
を画成し形成するために長く利用されてきた。フォトリ
ソグラフィは、半導体デバイス上に光活性レジストを付
着し、マスクの部分は照射され、他の部分は照射されな
いようにマスクを通してレジストを露光するステップを
含む。レジストがポジ型レジストの場合は、露光された
レジストの部分は現像時に洗浄により取り除かれる。レ
ジストがネガ型レジストの場合は、露光時に露光されな
かったレジストの部分は現像時に洗浄により取り除かれ
る。従って、従来の技術は、マスキング・ステップによ
り２つの領域、つまり現像時にレジストが取り除かれた
全ての領域と、現像後にレジストが残る全ての領域とを
画成することができる。
【０００３】デバイスを更に画成する必要がある場合
は、第２レジスト層と第２の露光／現像が必要になる。
複数のマスクを通して複数の露光ステップを行うことに
はいくつか欠点がある。第１に、処理ステップを追加す
ることはプロセスを複雑にすることであり、生産ライン
の効率が低下する。第２に、第２マスクを第１マスクと
正確に揃えることはほぼ不可能である。マスク位置合わ
せのこの変動は、一般にはオーバレイ・エラーと呼ばれ
る。
【０００４】従って、処理の複雑さとオーバレイ・エラ
ーの傾向を小さくするように、１回のマスキング・ステ
ップにより複数の領域を画成できる改良された生産プロ
セスが必要である。
【０００５】
【発明が解決しようとする課題】本発明の目的は、１回
のマスキング・ステップにより半導体基板上に３つの領
域を画成する方法を提供することである。
【０００６】
【課題を解決するための手段】本発明の好適な実施例
は、ポジ型とネガ型の両方の露光反応を同時に示すフォ
トレジスト物質を用いる。物質のこの組み合わせにより
新しいタイプのレジスト（ここではハイブリッド・レジ
ストと呼ぶ）が得られる。ハイブリッド・レジストは、
第１化学線エネルギ・レベルで働くポジ型成分と第２化
学線エネルギ・レベルで働くネガ型成分を含み、第１と
第２の化学線エネルギ・レベルは中間範囲の化学線エネ
ルギにより分けられる。ハイブリッド・レジストに化学
線エネルギが照射されると、完全露光されたレジストの
領域は架僑してネガ型ライン・パターンを形成、露光さ
れなかった領域は光活性を残してポジ型パターンを形
成、また中間露光量の領域は可溶性となり、現像時に取
り除かれる。これによりマスク上に第１領域が露出す
る。つぎにハイブリッド・レジストを均一露光すること
によりポジ型パターンが可溶となり、現像時に取り除か
れる。これによりマスク上に第２領域が露出し、第３領
域はまだハイブリッド・レジストに覆われたままであ
る。従って好適な実施例は、３つの領域を１回のマスキ
ング・ステップで画成でき、オーバレイ・エラーが生じ
る余地はない。
【０００７】本発明は、多種多様な用途に使用でき、多
種多様な機能を与えることができる。例えば本発明は、
比較的深いエッジ領域と浅い領域を間に持つ浅いトレン
チ分離部（ＳＴＩ）を画成するために使用できる。これ
は１回のマスキング・ステップで行える。
【０００８】
【発明の実施の形態】本発明の好適な実施例は、従来技
術の制限を克服し、１回のマスキング・ステップでウエ
ハ上に全く異なる３つの領域を画成する方法を提供す
る。好適な実施例は、ポジ型とネガ型の両方の反応及び
中間の応答を示すハイブリッド・レジストを使用するこ
とにより、全く異なる３つの領域の画成を促進する。ま
ずハイブリッド・レジストについて説明し、続いて好適
な実施例の説明に移る。
【０００９】『ハイブリッド・フォトレジスト』 好適な実施例は、露光に対してポジ型及びネガ型の両方
の応答性を同時に有するフォトレジスト物質を使用す
る。物質のこの組み合わせにより、ここではハイブリッ
ド・レジストと呼ばれる新しい型のレジストが得られ
る。
【００１０】ハイブリッド・レジストが化学線照射を受
けると、照射強度の高い領域はネガ型ライン像を形成す
る。露光されなかった領域は現像液に対して不溶のまま
であり、よってポジ型ライン・パターンを形成する。照
射強度が中間の領域、例えば回折効果により強度が低下
した空間像のエッジ等は、現像時にレジスト膜にスペー
スを形成する。このレジスト反応は、このレジストの固
有溶解速度特性の現れであり、非露光レジストは現像さ
れず、一部露光されたレジストは高率で現像され、高露
光レジストは現像されない。
【００１１】ハイブリッド・フォトレジストの固有溶解
速度応答により、１つの空間像を従来のレジストのよう
に、１つのラインまたはスペースとしてではなくスペー
ス／ライン／スペースの組み合わせとして印刷すること
ができる。このレジストのこの"周波数２重化"機能によ
り、従来の露光装置をより高いパターン密度まで拡張す
ることができる。０．２μｍ以下のラインとスペース
は、解像度０．３５μｍで動作する設計の現在のＤＵＶ
（遠紫外）リソグラフィ装置で印刷できることは、ハイ
ブリッド・レジストの一例の利点である。
【００１２】この種のハイブリッド・レジストの他の利
点は、露光量とレチクル像サイズが変わるときでも、ス
ペース幅はほぼ不変なことである。これにより各チップ
内のスペース幅について、各ウエハ全面にわたり、また
生産ウエハのバッチ間で、かなり精密な像制御が可能に
なる。
【００１３】ハイブリッド・レジストの他の利点は、ハ
イブリッド・レジストの周波数２重化機能により最小レ
チクル・フィーチャ・サイズが緩和されることである。
例えば０．２μｍのフィーチャを従来のレジストで印刷
するには、一般には０．２μｍのレチクル像サイズが必
要である。ハイブリッド・レジストでは、０．２μｍの
スペースをレチクル・フィーチャの１つのエッジで形成
できる。例えば０．５μｍのレチクル開口で０．２μｍ
のスペース２つと０．２μｍのライン１つが作られる。
このようにして、"縮小"Ｘ線または電子ビームのリソグ
ラフィが実現できる。つまりレチクル像ピッチは基板上
の印刷のピッチの約２倍となる。これにはまた光レチク
ルの像サイズ要件を緩和でき、コストを下げ、レチクル
の歩留りを改良できるという利点もある。０．２μｍ以
下のライン及びスペースを現在の装置を変更せずに実現
できることはハイブリッド・レジストの利点である。
【００１４】露光量とレチクル・サイズが変わってもス
ペース幅はほぼ不変であり、よってスペース幅を制御す
るプロセス許容範囲を大きくすることができることも利
点である。本発明のハイブリッド・レジストを使用する
ことで、レチクル上の像寸法の誤差が、基板に印刷され
たスペース幅に再現されることはない。その結果チップ
上のスペース幅のばらつきは最小になる。これは光学
的、Ｘ線及び電子ビームの露光方法には重要である。特
に１倍レチクル、つまり通常は基板に印刷された像と１
対１の関係を持つレチクルを要するリソグラフィの手法
には有益である。レチクル上の像サイズのばらつきは通
常、基板に再現されるからである。
【００１５】よって好適な実施例のハイブリッド・レジ
ストは、露光に対してポジ型及びネガ型の両方の応答性
を同時に有するフォトレジスト物質を提供する。ポジ型
応答は比較的少ない露光量で支配的であり、ネガ型応答
は露光量が比較的多いとき支配的である。このレジスト
の露光によりスペース／ライン／スペースの組み合わせ
が作られるが、従来のレジストならいずれか１つのフィ
ーチャしか作られない。図２は、露光量が増加するとき
ポジ型レジストの可溶性が増す様子を示すグラフであ
る。図３はレチクル・ライン・パターンが印刷されたポ
ジ型レジストのライン・パターンを示す。
【００１６】他方、ネガ型レジスト系の露光領域は、図
４に示すように、露光量が増すと可溶性は減少する。図
５はレチクル・ライン・パターンが印刷されたネガ型レ
ジストのライン・パターンを示す。
【００１７】本発明のハイブリッド・レジストでは、ポ
ジ型応答により、レチクル像のエッジ付近の領域等、回
折効果のため露光強度が低下した領域の可溶性が増す。
露光量が増すとネガ型応答が支配的になり、露光度の高
い領域で可溶性が小さくなる。図６はハイブリッド・レ
ジストの露光量の関数としてレジストの可溶性を示す。
レチクル・ライン・パターンを基板に印刷すると、図７
に示したスペース／ライン／スペース・パターンが得ら
れる。
【００１８】このようにして空間像は"周波数二重化"さ
れ、他の標準レジストで得られるものの２倍の数のフィ
ーチャが得られる。図１は、ポジ型レジスト、ネガ型レ
ジスト、ハイブリッド・レジストの間のこのような顕著
な違いを示す。図１のハイブリッド・フォトレジスト１
４０は基板１５０の表面に付着されている。照射源に対
してフォトレジスト１４０の部分を選択的にマスクする
ため、クロム領域１３０を持つマスク１２０が用いられ
る。露光後、フォトレジスト１４０は現像され、後にウ
エハ表面の洗浄により部分が取り除かれる。フォトレジ
スト１４０の性質と組成によるが、マスク１２０上のク
ロム領域１３０に関係する特定のパターンがフォトレジ
スト１４０に形成される。図１に示すように、ポジ型フ
ォトレジストは、クロム領域１３０に対応した領域を残
す。ネガ型フォトレジストでは、クロム領域１３０に対
応する領域が基板１５０から取り除かれたパターンが形
成される。ハイブリッド・フォトレジスト物質は、クロ
ム領域１３０のエッジに関連した基板１５０の領域から
フォトレジスト物質を取り除いた部分に対応するフォト
レジスト・パターンを残す。
【００１９】周波数２重化ハイブリッド・レジストは通
常、既存のポジ型及びネガ型のレジストの成分を使用し
て調製される。これには例えば酸感応可溶性／溶解阻害
官能性基により一部変性されたポリ（ヒドロキシスチレ
ン）樹脂、架橋剤、光酸発生剤、また任意で塩基添加
剤、及び光増感剤が含まれる。
【００２０】レジスト形成物に変更を加えることでポジ
型反応を早め、ネガ型反応は遅くして、結果を最適化す
ることもできる。またポジ型成分は、現像前ベーク温度
に対する反応が比較的弱くなるよう選択でき、ネガ型の
部分は、現像前ベーク温度に対する反応をより強くする
よう選択することができる。このようにしてポジ型及び
ネガ型の応答の相対的性質をベーク温度により変化さ
せ、所望の像形成結果を得ることも可能である。
【００２１】またレジスト形成物に変更を加えること
で、寸法の異なるスペース幅を得ることもできる。例え
ばポリ（ヒドロキシスチレン）樹脂に対する可溶性阻止
剤の量を増やすと、印刷されたスペース幅は狭くなる
（図１５）。この方法はまたネガ型ラインの等焦点印刷
バイアスを変更するためにも使用できる。ポジ型可溶性
阻止剤の濃度が高いと、ネガ型ラインの等焦点印刷バイ
アスが増加する（図１０）。これは用途によっては、印
刷されたネガ型ラインを細くし、レジストの周波数２重
化特性を最適化する上で望ましい。
【００２２】ハイブリッド・レジストのポジ型及びネガ
型の機能の相対的応答性はまた、露光条件を変えること
によっても変更できる。例えばハイブリッド・レジスト
のネガ型ラインは、従来のレジストの挙動と同様に、露
光量及びレチクル寸法と共に変化する。従って例えば露
光量が増えると、ネガ型ラインの幅は増し、スペースは
同じ大きさであるが、基板上の新しい位置にシフトす
る。スペースはネガ型ラインと隣接しているからであ
る。同様にポジ型ラインは、露光量またはレチクル寸法
が変わるとサイズが変化する。
【００２３】もう１つの例として、２つのレチクルを使
用してレジストに２つの別々のパターンを印刷すること
ができる。1つのレチクルは、露光量を多くすればハイ
ブリッド機能がレジストに現れる。もう１つのレチクル
は露光量を少なくして同じレジスト膜で露光すると、レ
ジストのその部分にポジ型機能だけが現れる。この効果
はまた、例えば露光量を少なくしたい領域で、化学線の
部分フィルタがレチクルに含まれている場合、１回の露
光プロセスで達成される。これにより、より狭いフィー
チャと同時により広いスペースを印刷することができ
る。これはいくつかのデバイスの用途に必要である。
【００２４】この２段階像形成法の変形例として、ハイ
ブリッド・レジストを使用して、標準ネガ型パターンを
形成することができる。レジスト膜が標準ネガ型レチク
ルで像のとおりに露光され、ベークの後ハイブリッド像
が形成され、次に化学線で均一露光され、第２の露光後
ベーク・プロセスを適用せずに現像された場合、結果は
標準のネガ型像になる。この方法はゲート導体回路の形
成等、かなり細かいラインの印刷を要するが、高密度の
像ピッチは必要としない用途には望ましいと考えられ
る。これに代わる方法として、レジストを像のとおりに
露光した後、ベーク・ステップの前に少量の化学線エネ
ルギで全面均一露光することができる。この方法がどの
程度望ましいかは、可溶性阻止保護基が樹脂に存在する
かどうか、またポジ型応答が温度に依存するかどうかに
よる。
【００２５】このような用途にハイブリッド・レジスト
を使用する利点は、ハイブリッド・レジストのネガ型ラ
インが、図９に示すように、等焦点で大きな印刷バイア
スを示すことである。言い換えると、ハイブリッドのネ
ガ型ラインについて、プロセス許容範囲が最大の点で
は、レジスト像はレチクル像よりかなり小さくなる。こ
れが望ましいのは、レチクルが大きいときの回折効果に
よる空間像の劣化が少ないからである。これにより、図
８に示すように従来のポジ型及びネガ型の系よりも焦点
深度を大きくすることができる。この印刷バイアスは、
クロム線のエッジがスペースとして印刷されるという事
実の結果である。スペースは事実上、空間像のエッジ
を"トリミング"するよう機能するため、ネガ型ラインは
従来のネガ型レジストの場合よりも小さく印刷される。
これはハイブリッド・レジストの周波数２重化性が現れ
たものである。
【００２６】ネガ型ラインの印刷バイアスを最適化する
ようにレジスト形成物を設計することが可能である。例
えばポジ型可溶性阻止剤について適切な付加係数（load
ingfactor）を選択することによって、図１０に示すよ
うに特定の印刷バイアスを得ることができる。理論上は
他の要素についても、濃度と反応性に適切な変更を加え
ることによって、フォトレジストの応答性に関して同様
な変更をもたらすことができることは明らかである。
【００２７】例えば０．５ＮＡ ＤＵＶリソグラフィ装
置で露光したとき、ハイブリッド・レジストの等焦点印
刷バイアスは、図８、図９からわかるようにデータに対
して通常の計算を行うと、標準的なネガ型レジストの等
焦点印刷バイアスより０．１１μｍ大きくなる。この差
は２つの形で利用することができる。まず、同じレチク
ル像サイズではハイブリッド・レジストにより標準レジ
ストより細いラインを印刷しながら、焦点と露光プロセ
ス許容範囲を維持することができる。もう１つの方法
は、ハイブリッド・レジストでは、レチクル・フィーチ
ャのサイズを標準レジストに対して大きくしながら、標
準レジストと同じ像サイズで印刷することができる。大
きいレチクル像を使用することで回折効果が減少するた
め焦点深度が大きくなる（図１１）。前者の用途の場
合、より小さなハイブリッド・レジスト像で高い性能を
得ることができる。後者の用途では、ハイブリッド・レ
ジストのプロセス許容範囲が大きいので歩留りがよくな
る。
【００２８】レジスト形成物に変更を加えることで、高
感光速度（photospeed）ポジ型反応と低感光速度ネガ型
反応が得られ、最適な結果が得られる。またポジ型レジ
ストは、露光後ベーク（ＰＥＢ）に反応しないように選
択することができる。これによりポジ型のネガ型に対す
る感度比を変更でき、よってスペース／ライン／スペー
スの組み合わせの比が変更される。
【００２９】スペース／ライン／スペース比を変更する
もう１つの方法は、露光装置のレチクルにグレースケー
ル・フィルタを利用することである。グレースケール・
フィルタでは、照射線の一部だけがレチクルを通過する
ので中間露光領域が作られる。これにより、露光量は臨
界点に達することがないので、ネガ型レジストがこれら
の領域で機能することが防止されるが、ポジ型は機能
し、よってより広いスペースが作られる。その結果、よ
り広いスペースをより狭いフィーチャと同時に印刷する
ことができる。これはいくつかの素子用途に必要であ
る。
【００３０】次の例は、周波数２重化レジストの組成の
代表例であるが、組成はこの例に限定されることはな
く、当業者は多くの変形例を容易に考えることができよ
う。
【００３１】本発明に従った用途に適したフォトレジス
ト樹脂としては、フォトレジスト形成物のポリマ樹脂と
して使用するのに適した、塩基可溶性（base-soluble）
で鎖の長いポリマが含まれる。具体的には、ｉ）Hoechs
t Celanese（Corpus Christi、TX）から入手できるポリ
（４−ヒドロキシスチレン）、ポリ（３−ヒドロキシス
チレン）等のヒドロキシスチレンといった、−ＯＨ基を
持つ芳香族ポリマ、Shipley（Maroboro、Mass）から入
手できるノボラック樹脂、及びフェノール・ホルムアル
デヒド樹脂等のフェノール性−ＯＨ基を持つポリマ、ｉ
ｉ）エステル側鎖を持つポリメタクリル酸等の酸基を持
つポリマ、及びｉｉｉ）アクリルアミド基型ポリマ等で
ある。
【００３２】ポリマ樹脂は、脱保護形では、すなわち一
度ポジ型反応が起こると、塩基可溶性になり、金属を含
まない水酸化アンモニウム、水酸化テトラメチルアンモ
ニウム、水酸化テトラエチルアンモニウム、金属を含む
水酸化カリウム、メタケイ酸ナトリウムの水溶液等の現
像液に対して相溶性を示す。好適なポリマ樹脂は、平均
分子重量が約１，０００ダルトン乃至約２５０，０００
ダルトンの範囲、更に好ましくは約１，０００ダルトン
乃至２５，０００ダルトンの範囲であり、これにより現
像液でのその可溶性を高めることができる。具体的に
は、ｐ−ヒドロキシスチレン−無水マレイン酸コポリ
マ、ポリヒドロキシスチレン−ｐ−ｔｅｒｔ−ブチル−
カルガナトスチレン（carganatostyrene）コポリマ、ポ
リ（２−ヒドロキシスチレン）、フェノール−ホルムア
ルデヒド樹脂、ポリメチル・メタクリル酸エステル−ｔ
ｅｒｔ−ブチル・メタクリル酸エステル−ポリメタクリ
ル酸３元共重合体、ポリ−４−ヒドロキシスチレン−te
rt−ブチル・メタクリル酸エステル・コポリマ、芳香族
環に１つ以上の酸反応活性（acid labile）アルキルま
たはアリール置換基を有するポリ（４−ヒドロキシスチ
レン）、芳香族環に１つ以上のアルキルまたはアリール
置換基を有するポリ（３−ヒドロキシスチレン）、また
はこれらを過半数のサブユニットとして含むコポリマ、
例えばMaruzen America（New York、NY）から入手でき
るＰＨＭ−Ｃ等である。ＰＨＭ−Ｃには、ポリ（ヒドロ
キシスチレン）・サブユニットと、ビニル・シクロヘキ
サノール・サブユニットの両方が、好適には約９９：１
乃至約５０：５０の範囲で含まれる。最も好適な比は約
９０ポリ（ヒドロキシスチレン）・ユニットに対して約
１０ビニル・シクロヘキサノール・サブユニットであ
る。
【００３３】架橋剤は、好適にはテトラメトキシメチル
・グリコウリル（glycouril）（"パウダーリンク"）及
び２、６−ビス（ヒドロキシメチル）−ｐ−クレゾール
である。ただし、この他に次のような架橋剤でもよい。
【化１】
【００３４】特開平１−２９３３３９号に見られるこれ
らの類似体及び誘導体、及びエーテル化アミノ樹脂、例
えばメチル化もしくはブチル化したメラミン樹脂（それ
ぞれ、Ｎ−メトキシメチル−または、Ｎ−ブトキシメチ
ル−メラミン）、またはメチル化／ブチル化グリコール
ウリル（glycol-urils）等、例えば次式のものがある。
【化２】
【００３５】前記についてはカナダ特許番号第１２０４
５４７号を参照されたい。
【００３６】光酸発生剤（"ＰＡＧ"）には、これらには
限られないが、Ｎ−（トリフルオロメチル−スルホニル
オキシ）−ビシクロ［２．２．１］ヘプト−５−エン−
２、３−ジカルボキシイミド（"ＭＤＴ"）、オニウム
塩、芳香族ジアゾニウム塩、スルホニウム塩、ジアリル
ヨードニウム塩、及びＮ−ヒドロキシアミドまたはイミ
ドのスルホン酸エステル等がある。米国特許番号第４７
３１６０５号を参照されたい。またＮ−ヒドロキシ−ナ
フタルイミドのドデカンスルホナート（"ＤＤＳＮ"）等
の弱酸を生成するＰＡＧも使用できる。
【００３７】可能な塩基添加剤としては、これらには限
られないが、ジメチルアミノピリジン、７−ジエチルア
ミノ−４−メチル・クマリン（"クマリン１"）、第３ア
ミン、プロトン・スポンジ、ベルベリン及びＢＡＳＦ
の"プルロン（Pluronic）"シリーズや"テトロン（Tetro
nic）"シリーズのポリマアミン等がある。また、ＰＡＧ
がオニウム塩のとき、水酸化テトラアルキルアンモニウ
ムや、水酸化セチルトリメチルアンモニウムも使用でき
る。
【００３８】利用できる増感剤の例としては、クリセ
ン、ピレン、フルオランテン、アントロン、ベンゾフェ
ノン、チオキサントン及びアントラセン、例えば９−ア
ントラセンメタノール（９−ＡＭ）がある。この他のア
ントラセン誘導体増感剤は米国特許番号第４３７１６０
５号に開示されている。増感剤には酸素や硫黄を含むこ
とがある。好適な増感剤は窒素を含まないものである。
窒素がある場合、例えばアミン及びフェノチアジン基
は、露光プロセスで生じた遊離酸を封鎖する（sequeste
r）傾向があり、形成物が感光性を失う。
【００３９】層を厚すぎず、または薄すぎずに基板表面
に付着できるよう、組成全体に粘度を与えるため注型溶
剤が用いられる。注型溶剤の例としては、プロピオン酸
エトキシエチル（"ＥＥＰ"）、ＥＥＰ及びγ−ブチロラ
クトン（"ＧＢＬ"）の組み合わせ、プロピレングリコー
ルモノエチルエーテル・アセテート（ＰＭアセテート）
等がある。
【００４０】次の例では、それぞれ１つが選択されてい
るが、レジストの様々な部分に対して、他にも多くの組
成を選択できることは理解されたい。最も広い意味で
は、好適な実施例の方法及び構造は、ネガ型成分及びポ
ジ型成分を含み、ポジ型成分は第１化学線エネルギ・レ
ベルで働き、ネガ型成分は第２化学線エネルギ・レベル
で働き、第１及び第２の化学線エネルギ・レベルは、中
間の化学線エネルギ・レベルにより分けられた、任意の
ハイブリッド・レジストを使用して実現できる。
【００４１】例１：次の組成は、Pacific Pac Inc．（H
ollister、CA）から入手できるプロピレングリコールモ
ノメチルエーテル・アセテート（ＰＭアセテート）溶剤
で溶解された。この溶剤は、３Ｍ（St．Paul、MN）から
入手できる非イオン系フッ化アルキルエステル界面活性
剤であるＦＣ−４３０を３５０ｐｐｍ含み、固形物は合
計２０％である。Maruzen America（New York、NY）か
ら入手できる１０％水素加（hydrogenated）ポリ（ヒド
ロキシスチレン）（ＰＨＳ）、メトキシプロペン（ＭＯ
Ｐ）で保護されたフェノール基を約２５％有する、固形
物の８１．２％。Daychem Labs（Centerville、OH）か
ら入手できるＮ−（トリフルオロメチル−スルホニルオ
キシ）−ビシクロ−［２、２、１］−ヘプト−５−エン
−２、３−ジカルボキシイミド（ＭＤＴ）、固形物の１
０．５％。Cytec（Danbury、CT）から入手できるテトラ
メトキシメチル・グリコウリル（glycouril）（"パウダ
ーリンク"）、固形物の８．２％。及び、Aldrich Chemi
cal Companyから入手できる７−ジエチルアミノ−４−
メチル・クマリン・ダイ（クマリン１）、固形物の０．
１％。
【００４２】溶液は０．２μmフィルタで濾過された。
ヘキサメチルジシラザンで下塗りをしたシリコン・ウエ
ハ上に、この溶液を塗布し、１１０℃のソフト・ベーク
を行い、Nanospec反射分光メータ（reflectance spectr
ophotometer）により測定して約０．８μm厚の膜が得ら
れた。被覆ウエハは次に、少量から多量まで露光量の異
なるマトリックスを持つ開口数（ＮＡ）０．３７のCano
nステッパにより、波長２４８ｎｍの遠紫外線（ＤＵ
Ｖ）エキシマ・レーザで露光され、１１０℃で９０秒、
露光後ベーク（ＰＥＢ）にかけられた。露光膜の溶解速
度は、０．１４規定（Ｎ）水酸化テトラメチルアンモニ
ウム（ＴＭＡＨ）現像液で現像された後、残存膜の厚み
から計算された。溶解速度と露光量の関係を図６に示
す。図６からわかるように、レジストは、非露光のとき
の溶解速度が非常に低い（約２ｎｍ／秒）。露光量を増
やすと、溶解速度は約５０ｎｍ／秒に達するまで増加す
る。溶解速度は、露光量が約１ミリジュール（ｍＪ）乃
至約３ｍＪの範囲にあるとき、このレベルで比較的一定
している。露光量を更に増やすと、ネガ型架橋性が優勢
になり、溶解速度は０付近まで戻る。
【００４３】このレジストの典型的なリソグラフィ応答
を図１６に示す。図１６は、０．３７ＮＡの２４８ＤＵ
Ｖステッパを使用し、ピッチ２μｍで幅１μｍの組にさ
れた（nested）クロムのラインを持つマスクを通してレ
ジストを露光した結果を示している。マスクの全てのク
ロムのライン及びスペースの組み合わせは、レジストで
２つのライン及び２つのスペースとして印刷される。ネ
ガ型ラインは約０．８μｍ、ポジ型ラインは約０．６μ
ｍ、２つのスペースは等しく約０．３μｍである。
【００４４】同じレジストを使用したもう１つの実験で
は、０．５ＮＡ ＤＵＶステッパMICRASCAN IIにより、
分離したクロムのスペースがハイブリッド・レジスト膜
に照射され、スペース／ライン／スペースの測定値がク
ロムのスペース幅の関数として描いてある（図１３）。
データからわかるように、線幅はマスクのクロムのスペ
ースのそれに応じて増加するが、ラインのいずれの側の
スペースも比較的一定している。
【００４５】例２：この例は、光酸発生剤の型及び様々
な成分の相対量を変えることで、ハイブリッド・レジス
トの溶解速度特性及びその結果としてのリソグラフィ応
答がどのように変化するかを示している。この第２形成
物は例１と同様に調製され処理されたが、次の成分で構
成されている。ＭＯＰで保護されたフェノール基を約２
５％有するＰＨＳ、固形物の９０．８％。トリフェニル
スルホニウムトリフレート（triflate）、固形物の１．
３％。"パウダーリンク"、固形物の７．８％。水酸化テ
トラブチルアンモニウム塩基、固形物の０．１％。及
び、固形物１８．９％の溶液を作るための溶剤として、
界面活性剤ＦＣ−４３０を３５０ｐｐｍ含有する充分な
ＰＭアセテート。
【００４６】得られたハイブリッド・レジストの溶解速
度特性を図１４に示す。曲線の全体的な性質は例１のハ
イブリッド・レジストと同様で、溶解速度は最初、非露
光レジストでは低く、約５ｍＪで増加し、約７ｍＪで減
少する。しかし絶対露光量の範囲とこの範囲内の溶解速
度は、図１２とはかなり異なる。
【００４７】図１６は、０．５ＮＡ ＤＵＶステッパMI
CRASCAN IIにより、等幅のスペースと組にされたクロム
のラインのマスクを通して露光されたときのハイブリッ
ド・レジストのこの形成物の応答を表す。ネガ型ライ
ン、非露光（ポジ型）ライン、及びスペース幅が、マス
ク寸法の関数として描いてある。スペースは約０．１８
μｍの範囲で比較的一定しているが、ラインは両方とも
マスク寸法の変化に応じて変化している。
【００４８】例３：この例は、周波数２重化像のスペー
ス幅が、ＰＨＳのＭＯＰによる保護レベルを変えること
で変化することを示す。付加ＭＯＰが２４％と１５％の
２つの異なるＰＨＳロットにより、例１と同様のハイブ
リッド形成物が作られた。ただし膜厚を約０．５μｍに
するため、固形物含有量の合計は全体量の１６．０％に
調整された。これら２つのストック形成物から、平均Ｍ
ＯＰレベルが１５％乃至２４％の範囲の形成物が複数調
製された。ウエハへの被覆と１１０℃でのソフト・ベー
クの後、０．５ＮＡ ＤＵＶステッパMICRASCAN IIで露
光し、１１０℃、６０秒の現像後ベークにかけられ、最
終的に０．１４Ｎ ＴＭＡＨ現像液で現像された。クロ
ム開口を有するレチクルがハイブリッド・レジスト膜に
印刷された。レジスト像のスペース幅が測定され、それ
ぞれの形成物を得るため用いられたＰＨＳの平均ＭＯＰ
可溶性阻止剤の添加量の関数としてグラフ化した。図１
５に示すように、スペース幅はＭＯＰ濃度に対する依存
性が高いことが確認された。
【００４９】例４：ネガ型像は、ＰＥＢの後、現像の前
に全面均一ＤＵＶ露光により、本発明のハイブリッド・
レジストで形成することができる。
【００５０】例２に示したハイブリッド・レジスト形成
物の像は、０．５ＮＡ ＤＵＶ露光装置上の電気テスト
・パターンのクロム・レチクルで露光された。得られた
レジスト像のエッチング・パターンを電気プローブ法で
測定できるように、２０００Åのポリシリコン膜を有す
るシリコン・ウエハ（２００ｍｍ）が基板として用いら
れた。露光後ベーク・プロセスの後、ウエハは再び露光
装置（MICRASCAN II）にかけられ、クリア・ガラス・レ
チクルを使用して平方センチメートル（ｃｍ2）当たり
１０ｍＪで露光された。露光後ベーク・プロセスは、こ
の第２露光の後には行われなかった。第２の露光の目的
は、最初に露光されなかったレジストをウエハから除去
し、現像後にネガ型レジスト・パターンだけを残すこと
である。
【００５１】最初の像露光量は１７ｍＪ／ｃｍ2乃至２
４ｍＪ／ｃｍ2、露光後ベーク温度は１１０℃、９０
秒、現像時間は０．１４Ｎ ＴＭＡＨで１００秒だっ
た。標準ネガ型レジストも同様に処理されたが、制御段
階としての均一露光ステップは省略された。この実験か
らの電気データは図８及び図９に示してある。ハイブリ
ッド・レジストについて、約０．１１μｍの大きな等焦
点印刷バイアスが、標準ネガ型レジストに対して、従来
の標準的な方法により計算されて観測された。
【００５２】『半導体製造プロセス』 好適な実施例は、１回のマスキング・ステップで基板上
に３つの領域を画成するためにハイブリッド・レジスト
に固有の性質を利用する。ハイブリッド・レジストは、
第１化学線エネルギ・レベルで働くポジ型成分と、第２
化学線エネルギ・レベルで働くネガ型成分を含み、第１
と第２の化学線エネルギ・レベルは中間範囲の化学線エ
ネルギにより分けられる。
【００５３】ハイブリッド・レジストに化学線エネルギ
が照射されると、完全露光のレジストの部分は架僑して
ネガ型ライン・パターンを形成し、非露光領域は光活性
を残してポジ型パターンを形成し、そして照射量が中間
の領域は可溶性となり、現像時に取り除かれる。
【００５４】図２１に移る。基板上に３つの領域を画成
するための好適な実施例に従った方法２１００が示して
ある。第１ステップ２０２はハイブリッド・レジストの
付着である。第２ステップ２０４は、少なくとも１つの
ブロッキング形状（つまり化学線が透過しない形状）を
持つマスクを通してハイブリッド・レジストを露光する
ことである。露光後ベークに続くステップ２０６はハイ
ブリッド・レジストの現像である。ハイブリッド・レジ
ストの性質に従って、中間露光量のハイブリッド・レジ
ストの領域は可溶となり、現像時に取り除かれる。
【００５５】図１７に移る。ブロッキング形状１７０２
を含むマスク１７００が例示してある。ブロッキング形
状１７０２は、下のフォトレジストに達しないように化
学線エネルギをブロックする。ハイブリッド・レジスト
がウエハに付着され、マスク１７００を通して化学線が
照射され、現像されたとき、マスク１７００はハイブリ
ッド・レジストに"リンク状"または"ドーナツ状"パター
ンを作る。このようなリンク状パターンを図１８、図１
９、図２０に示す。図１９は図１８のライン１９−１９
でのウエハの断面、図２０は図１８のライン２０−２０
でのウエハの断面である。
【００５６】図１８はハイブリッド・レジストが付着さ
れ、ブロッキング形状１７０２を含むマスク１７００を
通して露光され、現像されたウエハ部１８０２を示す。
露光されなかったハイブリッド・レジスト部分（つまり
マスク形状１７０２によってブロックされた内側領域１
８０４）は光活性を残し、現像液に不溶で、ポジ型ライ
ン・パターンを形成する。高い照射強度で露光されたハ
イブリッド・レジスト部分（つまりマスク形状１７０２
によってブロックされていない外側領域１８０６）は完
全に架僑し、ネガ型ライン・パターンを形成する。中間
の照射量で露光されたハイブリッド・レジスト部分（つ
まりマスク形状１７０２のエッジ下の領域）は第１露光
の後に現像液に可溶となり、現像ステップで溶解し、ハ
イブリッド・レジストにスペース１８０８を形成する。
【００５７】中間露光と現像により作られるハイブリッ
ド・レジストのスペース（スペース１８０８等）は、好
適な実施例に従って１回のマスキング・ステップで画成
される３つの領域のうち第１領域を画成する。
【００５８】中間露光領域を画成するためにブロック・
マスク形状のエッジを用いる他に、これら中間露光領域
を画成するためにグレースケールのマスク形状を使用す
ることもできる。グレースケール形状は単独でも、また
は同じマスク上のブロッキング形状と共にでも使用でき
る。
【００５９】図２２に移る。グレースケール部分を持つ
代表的マスク部２２０２が示してある。マスク部２２０
２はマスク部２２０２の外部まわりに透過形状２２０４
を含む。マスク部２２０２はまたブロッキング形状２２
０６（つまり使用された化学線に対して透過的ではない
部分）を含む。更にマスク部２２０２は２つのグレース
ケール形状２２０８、２２１０を含む。グレースケール
形状２２０８、２２１０により、それらの下のハイブリ
ッド・レジストの領域が中間照射量で露光される。従っ
て、マスク部２２０２を通した露光により、ブロッキン
グ形状２２０６のエッジ下と、グレースケール形状２２
０８、２２１０の下のハイブリッド・レジストの領域が
中間照射量で露光される。
【００６０】図２３に移る。付着され、マスク２２０２
を通して露光／現像されたハイブリッド・レジストを持
つウエハ部２３００が示してある。露光されていないハ
イブリッド・レジスト部分（つまりマスク形状２２０６
によってブロックされた内側領域２３０４）は現像液に
不溶で、ポジ型ライン・パターンを形成する。高い照射
強度で露光されたハイブリッド・レジスト部分（つまり
マスク形状２２０６によってブロックされた外側領域２
２０４）はネガ型ライン・パターンを形成する。照射量
が中間のハイブリッド・レジスト部分（つまりブロック
・マスク形状２２０６のエッジ下の領域と、グレースケ
ールのマスク部分２２０８、２２１０下の領域）は現像
ステップで溶解する。これによりレジストにスペース２
３１２が形成される。
【００６１】従って、ブロッキング形状とグレイスケー
ル形状の両方のエッジにより、中間照射量のハイブリッ
ド・レジストの領域を画成でき、この領域は洗浄により
取り除かれ、現像時にレジストにスペースを形成する。
これらのスペースは、好適な実施例に従って１回のマス
キング・ステップにより画成される３つの領域のうち第
１領域を画成する。
【００６２】また、ハイブリッド・レジストを使用する
利点としては、ブロック・マスク形状エッジ下に形成さ
れる中間露光スペースは、解像度０．３５μｍで動作す
るように設計されている現在のＤＵＶ（遠紫外）リソグ
ラフィ装置を用いて０．２μｍ未満の幅で印刷できるこ
とに注意されたい。従って、ハイブリッド・レジストに
スペースを画成するためにマスク形状のエッジを使用す
ることによって、通常のリソグラフィで可能なものより
寸法の小さいフィーチャを作製することができる。
【００６３】方法２１００に戻る。次のステップ２０８
は中間露光領域の処理である。このステップは、ハイブ
リッド・レジストの中間露光スペース内の、または中間
露光スペースを通した任意の処理を含む。例えば、露光
スペースを通してインプラントを作成する。露光スペー
ス内にフィーチャ物質を付着する。露光スペースを通し
て下の基板をエッチングする、等がある。またこれら、
または他のプロセスを組み合わせて実行することもでき
る。
【００６４】次のステップ２１０はウエハの均一露光で
ある。ステップ２０４の第１露光でハイブリッド・レジ
ストの部分は露光されていないので、これらの領域は光
活性を残し、ここではポジ型レジスト・パターンを含
む。従ってステップ２１２でウエハを均一露光すること
によって、これらのポジ型レジスト・パターンは重合さ
れ、現像時に取り除くことができる。均一露光は、好適
には中間露光であり、第１露光ステップで露光されなか
ったレジストの領域（つまりポジ型パターン）に対して
中間の応答を生じるために、照射量を充分少なくして、
または露光時間を充分短くして露光する。ポジ型パター
ンは次に現像により取り除くことができる。これによ
り、好適な実施例によって画成された３つの領域のうち
第２領域が画成される。
【００６５】他にも、ポジ型部分は、純粋な酢酸ｎ−ブ
チルの溶液を室温で使用して、または０．３５規定
（Ｎ）水酸化テトラメチルアンモニウム（ＴＭＡＨ）等
の強塩基での選択的エッチングにより取り除くことがで
きる。
【００６６】図２４、図２５、図２６に移る。均一露光
と現像の後のウエハ部１８０２が示してある。図２５は
図２４のライン２５−２５でのウエハ部の断面、図２６
はライン２６−２６でのウエハの断面である。
【００６７】均一露光により、ステップ２０４で露光さ
れなかった（つまりマスク形状１７０２によりブロック
された）ポジ型領域（つまり図１８、図１９、図２０の
ハイブリッド・レジスト部分）が可溶となり、現像時に
レジストが取り除かれている。これによりハイブリッド
・レジストにポジ型スペース２４０２が形成されてい
る。このポジ型スペース２４０２は、好適な実施例に従
って１つのマスクにより画成される３つの領域のうち第
２領域を形成する。また、残りのネガ型ハイブリッド・
レジスト下の領域（つまりステップ２０４で完全露光さ
れた（つまりマスク形状１７０２でブロックされていな
い）ハイブリッド・レジスト部分１８０６）は３つの領
域のうち第３領域を画成する。
【００６８】従って、次のステップ２１４はポジ型スペ
ースの処理である。ここでもこのステップは、ハイブリ
ッド・レジストのポジ型スペース内の、またはそのスペ
ースを通した任意の処理を含む。例えばポジ型スペース
を通してインプラントを作成する。ポジ型スペース内に
フィーチャ物質を付着する。ポジ型スペースを通して下
の基板をエッチングする、等である。またこれら、また
は他のプロセスを組み合わせて実行できる。またこの処
理は、中間露光スペースにより画成された領域に対して
同時に実行でき、或いはまたはこれらの領域は、ポジ型
ハイブリッド・レジストにより画成された領域を処理す
る前に適切な付着により遮断することができる。
【００６９】処理が完了すると、ステップ２１６に従っ
て（オゾン・プラズマ剥離等のプロセスにより）ネガ型
レジストを剥離することで、その領域の任意の処理が行
える。
【００７０】従って、好適な実施例は、１回のマスキン
グ・ステップで３つの領域を画成する方法を与える。こ
の好適な方法のいくつかの変形例は、ある用途に適し、
本発明の範囲内であることに注意されたい。例えばポジ
型領域を活性化するためにステップ２１０に従って均一
露光する代わりに、レジストのポジ型部分を選択的に溶
解するために溶媒を適用できる。この手順で適切な溶媒
は、酢酸ｎ−ブチル（ＮＢＡ）、０．３５規定以上の水
酸化テトラメチルアンモニウム（ＴＭＡＨ）等の強塩基
等である。
【００７１】また、基板表面の様々な層を、別々の時間
に別々の結果を得るために使用し犠牲にすることができ
る。或いはまた、領域が所望の方法で処理されれば、そ
の領域を、他の領域の後の処理ステップに対して保護す
るためにコーティングを適用できる。
【００７２】好適な方法は、多種多様な用途で基板上に
領域を画成するために適用できる。例えば、浅いトレン
チ分離部（ＳＴＩ）等の分離領域の作製がある。浅いト
レンチ分離部は、現在のＣＭＯＳデバイスに広く用いら
れる分離法であり、デバイス間の分離は、チャネルが誘
電物（二酸化シリコン、窒化シリコン等）で埋められ
て、拡散部を電気的に分離するほど深く、シリコンにチ
ャネルを形成することによって得られる。
【００７３】浅いトレンチ分離部は、通常は、チップ上
の全てのデバイスのまわり及びそれらの間に形成され
る。浅いトレンチ分離部の形成時、完成した分離領域を
平坦化するために機械化学的研磨（ＣＭＰ）が行われ
る。この手順の欠点は、浅いトレンチ分離領域の大きい
領域は、平坦化の間に凹みが生じる（dishing）可能性
が大きいことである。凹みにより薄くなった領域では、
短絡が生じることがあり、或いはまた上を通る導体と基
板の間の寄生容量が大きくなる可能性もあり、その場
合、完成したチップの信頼性が問題になることになる。
【００７４】図４１に移る。従来技術の浅いトレンチ分
離構造を持つウエハ部４１００が示してある。浅いトレ
ンチ分離部は、分離領域４１０２に形成されており、様
々なデバイスを形成する活性領域４１０４が残ってい
る。浅いトレンチ分離部の大きい領域４１０２は、平坦
化の間に"凹み"を生じる。
【００７５】凹みの問題に対処するため、通常は、埋め
込みプログラムにより生成される余分な形状またはダミ
ー形状が分離領域にセットされる。埋め込みプログラム
は余分なイメージを分離領域のマスク内に、または別の
マスク上にセットする。次にダミー形状によりＣＭＰが
止められ、凹みの量が最小にされる。残念ながら、これ
ら余分な形状を生成するアルゴリズムは複雑であり、設
計プロセスがより困難になる。また余分なイメージを個
別マスク上に生成するとデバイスの生産コストが上が
る。
【００７６】３つの領域を１つのマスクで画成する好適
な実施例の方法は、浅いトレンチ分離部を形成する問題
に適用でき、これによりＳＴＩ設計が改良される。図２
７に移る。ハイブリッド・レジストを使用して浅いトレ
ンチ分離部を形成する方法２７００が示してある。方法
２７００は、従来技術の方法にはない利点を持つＳＴＩ
の形成を促進する。特に浅いトレンチ分離領域を画成す
るためにハイブリッド・レジストを使用することには、
デバイスのエッジまわりに比較的深い"エッジ"ＳＴＩ領
域を、エッジＳＴＩ領域間には比較的浅い"内部"ＳＴＩ
領域を、１回のマスキング・ステップで作製できるとい
う利点がある。デバイスの分離は、理想的には、深い分
離により表面漏れの問題をなくすだけでなく、ＳＴＩ下
で生じ得る寄生バイポーラ漏れメカニズムに対しても分
離を実現することによって行われる。更に方法２７００
は、埋め込みを凹みの問題なく改良したＳＴＩ設計を与
える。
【００７７】図２７を参照する。ウエハは正しく準備さ
れていると仮定する。方法２７００の最初のステップ３
０２はパッド酸化物層とパッド窒化物層をウエハ上に形
成することである。パッド酸化物は、窒化シリコンとシ
リコンとの間の熱膨張係数の大きな違いにより生じる応
力に対してシリコンを保護するよう働く。パッド窒化物
は、酸化物を平坦化するための研磨ストッパとして、ま
た酸化に対する障壁として（酸化剤種はそこを通して拡
散しないので）用いられ、これにより選択的酸化が可能
になる。もちろん他の適切な物質及び構造も使用でき
る。
【００７８】次のステップ３０４はウエハ上にハイブリ
ッド・レジストの層を付着することである。ウエハは次
に、ステップ３０６でマスクを通して露光され、ステッ
プ３０８で現像される。これによりハイブリッド・レジ
ストが中間の露光量で露光されたハイブリッド・レジス
トにスペースが形成される。通常これはブロック・フィ
ーチャ形状のエッジ、またはマスク内のグレースケール
形状の下で生じる。ここでもハイブリッド・レジスト固
有の性質により、ブロック・マスク形状のエッジ下に形
成されるこれら中間露光スペースは、解像度０．３５μ
ｍで動作するよう設計された現在のＤＵＶ（遠紫外）リ
ソグラフィ装置を用いて０．２μｍ未満の幅で印刷でき
る。
【００７９】図２８に移る。ウエハ部２８００が示して
ある。酸化物層２８０４と窒化物層２８０６がステップ
３０２に従ってウエハ部上に付着されている。ステップ
３０４乃至３０８に従って、ハイブリッド・レジスト層
が付着され、マスク部２８２０を通して露光／現像され
ている。マスク部２８２０は、露光時にハイブリッド・
レジストをブロックする２つのブロッキング形状２８２
２及び２８２４と２つの非ブロッキング形状２８２６及
び２８２８を含む。従ってブロッキング形状２８２２及
び２８２４のエッジ下のハイブリッド・レジストの領域
は、中間露光量で露光されて可溶となり現像時に取り除
かれる。これによりハイブリッド・レジストにスペース
２８０８が形成される。
【００８０】また、ステップ３０６で露光されなかった
ハイブリッド・レジスト部分（つまりブロッキング形状
２８２２及び２８２４下の領域）は現像液に不溶のまま
で、レジストのポジ型パターン２８１０を形成する。高
い照射強度で露光されたハイブリッド・レジスト部分
（非ブロッキング形状２８２６及び２８２８下の領域）
はレジストのネガ型ライン・パターン２８１２を形成す
る。
【００８１】ハイブリッド・レジストがこのように形成
されると、次のステップ３１０はハイブリッド・レジス
トのスペースを通して窒化物をエッチングすることであ
る。その際に下の酸化物はエッチング・ストッパにな
る。このエッチングは、好適にはＮＦ3及びアルゴンま
たはＣＨＦ3及びＯ2による反応性イオン・エッチングに
より行われるが、任意の適切なエッチング手順であって
もよい。図２９に移る。スペース２８０８下で窒化物層
２８０６がエッチングで取り除かれ、酸化物層２８０４
がストッパになっているウエハ部２８００が示してあ
る。
【００８２】次のステップ３１２はハイブリッド・レジ
ストの均一露光と現像である。均一露光は好適には中間
露光であり、第１露光ステップで露光されなかったレジ
ストの領域（つまりポジ型パターン）に対する中間反応
を作るために充分小さい露光量または充分に短い露光時
間で露光することによる。このステップにより、ハイブ
リッド・レジストのポジ型パターンが可溶となり取り除
かれる一方、ハイブリッド・レジストのネガ型パターン
は残る。図３０に移る。ポジ型パターン２８１０が現像
により取り除かれたウエハ部が示してある。この手順
は、下の窒化物層２８０６を損なうことなく、ハイブリ
ッド・レジストのネガ型パターン２８１２を残す。
【００８３】或いはまた、室温で純粋な酢酸ｎ−ブチル
の溶媒または０．３５規定（Ｎ）水酸化テトラメチルア
ンモニウム（ＴＭＡＨ）等の強塩基の溶媒を使用して、
選択的エッチングによりポジ型部分を取り除くこともで
きる。この溶媒は、ネガ型領域とは無関係に、ポジ型領
域を選択的に取り除くように調整してもよい。ネガ型領
域は架僑し、従ってほぼ不溶性になる。ここでもこれに
よって窒化物エッチング・プロセスにより光活性が残る
ポジ型レジスト領域に関して問題の発生する可能性は小
さくなり、処理ステップを追加する必要がない。
【００８４】次のステップ３１４は、ハイブリッド・レ
ジストと窒化物に対してシリコンを選択的にエッチング
し、ＳＴＩ領域を画成することである。特にこのプロセ
スは、ハイブリッド・レジストのスペース２８０８下で
シリコンをエッチングし、好適にはウエハのデバイス・
エッジに位置するエッジＳＴＩ領域を画成する。このエ
ッチングは、好適にはハロゲン・ベースのエッチング
剤、好適には塩素または臭素をベースにしたエッチング
剤を使用して行われ、窒化物に対するシリコンの選択性
が維持される。シリコン・エッチングに続いて、パッド
窒化物、酸化物がフルオロカーボン・ベースのエッチン
グ剤で剥離されるが、これは任意の適切なエッチング手
順により行える。
【００８５】図３１に移る。ステップ３１４に従ってシ
リコンの方へエッジ・トラフ３１０２をエッチングする
ことによってエッジＳＴＩ領域が画成されたウエハ部２
８００が示してある。図２８のスペース２８０８はハイ
ブリッド・レジストを使用して形成されたので、これら
スペースは、従来のリソグラフィよりも小型に形成でき
る。これにより従来の方法で作製される場合よりもフィ
ーチャが小さいエッジＳＴＩトラフ３１０２の形成が促
進される。エッジＳＴＩ領域は幅が極小なので、コンフ
ォーマル付着によりこれらの領域が側壁から埋められ
る。従ってエッジＳＴＩ領域を埋めるのに必要な付着物
の量はＳＴＩ領域の深さとは無関係である。特にエッジ
ＳＴＩ幅の１／２よりもわずかに大きい誘電物の厚みだ
けを付着すれば、ＳＴＩの深さにかかわらずエッジＳＴ
Ｉを埋めることができる。従ってエッジＳＴＩの深さ
は、付着厚みに関するスケーリングの要件とは切り離さ
れる。
【００８６】対照的に、標準ＳＴＩを形成するために
は、ＳＴＩ全体の深さがその量の誘電物を付着すること
によって下から埋められる。これにより深いＳＴＩを維
持しながら従来のようにＳＴＩ技術をスケーリングする
ことは難しくなる。これは、全ての処理ステップの効果
を保つためには、付着膜の厚みを（全ての膜厚でそうで
なければならないように）技術縮小ファクタ（technolo
gy shrink factor）でスケーリングしなければならない
からである。また付着誘電物が増えることは、研磨によ
り取り除く必要のある誘電物が増えることを意味し、従
って凹みの可能性が大きくなる（つまり研磨時の凹みの
量は、取り除く必要のある物質の量に正比例する）。
【００８７】従って、好適な実施例では、付着する必要
のある誘電物質の所要厚みはエッジＳＴＩ形状、つまり
ハイブリッド・レジストの最小フィーチャ・サイズ機能
を用いて作製されるフィーチャの厚みのわずか約１／２
である。この厚みがスケーリングされ、従ってプロセス
は、凹みの減少を含めて大きく改良される。
【００８８】次のステップ３１６は露出した窒化物及び
酸化物を取り除くことである。これは、好適には窒化物
及び酸化物を、残りのネガ型ハイブリッド・レジスト・
パターンに対して選択的にエッチングすることにより行
われる。
【００８９】図３２に移る。窒化物層２８０６と酸化物
層２８０４が、ハイブリッド・レジストのネガ型パター
ン２８１２によって保護されていない部分で取り除かれ
たウエハ部２８００が示してある。このエッチングによ
り露出したシリコンの領域は、ＳＴＩの"浅い"部分が形
成される領域３２０２を画成する。
【００９０】次のステップ３１８は、ブロックされてい
ないシリコン上に薄い二酸化シリコン層を付着すること
である。薄い酸化物層を付着することで、熱膨張係数が
大きく異なり、加熱によりクラックが生じ得るシリコン
と窒化物の間に障壁が得られる。また、酸化物を付着す
るとシリコンが消費されるので、シリコン表面はその上
に酸化物が付着される領域で低くなる。この低下によ
り、部分的に浅いＳＴＩ領域の深さが画成される。図３
３に移る。露出したシリコンの領域上にシリコン酸化物
層３３０２が付着されたウエハ部２８００が示してあ
る。
【００９１】次のステップ３２０はウエハ上に窒化物を
コンフォーマルに付着することである。窒化物のコンフ
ォーマル付着は、エッジＳＴＩ領域に側壁スペーサを形
成するために行われる。図３４に移る。窒化物層３４０
２がコンフォーマルに付着されたウエハ部２８００が示
してある。窒化物層３４０２は、先に付着された窒化物
層２８０６と組み合わせられ、先の処理の後に窒化物層
２８０６が残った領域に、より厚みのある窒化物層が形
成される。
【００９２】次のステップ３２２は窒化物を一定方向に
エッチングすることである。これによりエッジＳＴＩ領
域に窒化物スペーサが形成され、浅いＳＴＩ領域から窒
化物が取り除かれる。一定方向のエッチングは、好適に
は反応性イオン・エッチングにより行われるが、任意の
一定方向エッチング手順により適切な形で行える。窒化
物スペーサは、窒化物下に酸化物が付着され、デバイス
領域にまで延びる酸化物の"鳥嘴"が形成されるのを防
ぐ。基本的に、窒化物スペーサは酸化障壁をＳＴＩトレ
ンチの下まで延長する。
【００９３】図３５に移る。窒化物が一定方向にエッチ
ングされてエッジＳＴＩ領域に窒化物スペーサ３５０２
が形成されたウエハ部２８００が示してある。窒化物は
全て浅いＳＴＩ領域３２０２から取り除かれ、ステップ
３０２で付着された窒化物層２８０６の全てまたは一部
が残る。窒化物層２８０６の残りの部分と窒化物スペー
サ３５０２は後の作製ステップで窒化物ストッパにな
る。
【００９４】次のステップ３２４は、誘電物、好適には
二酸化シリコンをウエハ上にコンフォーマルに付着し、
エッジＳＴＩ領域を埋めることである。図３６に移る。
エッジＳＴＩ領域が酸化物で埋められるようにウエハ表
面に酸化物層３６０２が付着されたウエハ部２８００が
示してある。エッジＳＴＩ領域はハイブリッド・レジス
トを使用して形成され、従って非常に狭いのでコンフォ
ーマル付着により、エッジＳＴＩトラフが側面から素早
く埋められる。これはつまり、付着する必要のある酸化
物が通常より少なくなり、取り除く必要のある余分な酸
化物が少なくなるということである。先に述べたよう
に、この最小付着はエッジＳＴＩトラフの深さとは無関
係に充分である。
【００９５】次のステップ３２６は、ウエハ部を平坦化
して窒化物から酸化物を取り除き、エッジＳＴＩ領域と
浅いＳＴＩ領域に酸化物を残すことである。この平坦化
に好適な方法は機械化学的研磨（ＣＭＰ）である。ＣＭ
Ｐは周知の方法であるが、"凹み"の可能性があるのが欠
点である。ここでの凹みは、大きいフィーチャ領域の中
央で物質が余分に取り除かれることである。図３７に移
る。酸化物層が部分的に平坦化されたウエハ部２８００
が示してある。残りの窒化物層２８０６はＣＭＰのスト
ッパになるので、理想的なＣＭＰでは、窒化物層ストッ
パ２８０６のトップから全ての酸化物が取り除かれ、平
坦化された酸化部分３７０２が得られる。現実には、図
３７に示すように、たいてい大きいフィールド領域には
いくらかの凹みが生じる。普通これは、全ての領域で"
最小酸化物厚み"（つまりインプラント侵入の問題と寄
生容量の問題を回避するのに充分な厚み）が残らないほ
ど凹みがひどくなければ問題にならない。これは図３８
に示してある。ここで酸化物は、浅いＳＴＩ領域の中央
で凹み、下のシリコンの部分３８０２が露出した様子が
示してある。
【００９６】この問題を回避するために、次のステップ
３２８は酸化物を付着することである。このステップ
で、充分な酸化物が付着された場合、ＳＴＩ領域に酸化
物の最小厚みが存在することは保証できる。酸化物は、
シリコンが窒化物によってブロックされていないところ
ではどこでも付着される。図３９に移る。追加酸化物が
付着されて酸化領域３９０２が形成された後のウエハ部
２８００が示してある。ここでもこのプロセスは、シリ
コン上面がブロックされていない領域で低くなるように
シリコンを消費する。これは更に内部ＳＴＩ領域とエッ
ジＳＴＩ領域の深さを画成する。
【００９７】次のステップ３３０は、残りの窒化物スト
ッパと余分な酸化物を取り除くことである。これは好適
には、最初に酸化物に対して選択的に窒化物のエッチン
グ（高温リン酸等）を行って窒化物を取り除き、次に余
分な酸化物を取り除くこと（希釈フッ化水素酸を使用す
る等）によって行われるが、他の適切な方法でもよい。
【００９８】図４０に移る。窒化物ストッパ２８０６と
酸化物３９０２の余分な部分が取り除かれたウエハ部２
８００が示してある。これでＳＴＩの形成が完了する。
特にＳＴＩは、浅い内部ＳＴＩ領域４００４を間に持つ
比較的深いエッジＳＴＩ領域４００２を含めて形成され
る。好適には、エッジＳＴＩ領域は、ソース及びドレイ
ンの領域の間の漏れを防ぐに充分な深さで、内部ＳＴＩ
領域４００４は、インプラント侵入の問題、及び基板と
上を通る導線の間の寄生容量を最小にする問題が回避さ
れるように最小の深さがあればよい。
【００９９】方法２７００にはいくつかの変形例が考え
られる。例えば、ハード・マスク・プロセスでパッド窒
化物層を画成し、ハイブリッド・レジストとエッチング
剤の相互作用の問題を回避する。好適な実施例で１つ問
題と考えられるのは、窒化物のエッチングにより、選択
的に取り除くいずれの方法（つまり均一露光／現像また
は溶媒剥離）に対しても、デュアル型のポジ型レジスト
が不溶性になることである。標準的な窒化物エッチング
は、高エネルギ分子の流速（flux）を有し、これはポジ
型領域の表面を架僑させることがある。他の窒化物エッ
チングでは、ＵＶ露光（ＵＶはプラズマ放電で生成され
る）が生じ、これは本発明のプロセスに対して好影響、
悪影響の両方が考えられる。またエッチング温度によ
り、ＵＶ光と組み合わされて、架僑が生じるという問題
も考えられる。これらの問題は、適切なエッチング剤を
選択するか、または単にシンプルなハード・マスク・プ
ロセスを採用することによって克服できる。これは好適
には、ハード・マスクになる窒化物層トップに厚い（約
５０ＥＭ）酸化物層を設けることを含む。このハード・
マスク層は、適切な湿式エッチング剤（Buffer HF等）
で画成できる。すると、ポジ型領域は、窒化物エッチン
グの間、ハイブリッド・レジストとＲＩＥエッチング剤
との間の相互作用なく、先に述べたように取り除くこと
ができる。パッド窒化部層には犠牲酸化物層を付着／画
成し、湿式エッチング・プロセスでパターン化すること
もできる。この変形例では、窒化物エッチング・プロセ
スを通して光活性を残すポジ型レジストに関連した問題
は少なくなるが、処理ステップと寸法のばらつきは増す
ことになる。
【０１００】本発明は、特にハイブリッド・レジストと
好適なトリミング・プロセスにより浅いトレンチ分離領
域を形成する代表的な実施例を参照して説明したが、１
回のマスキング・ステップで３つの領域を画成する好適
な方法は、任意のタイプのフィーチャを形成するために
使用できること、また、本発明の主旨と範囲から逸脱す
ることなく、形式と詳細に関して様々な変形例が考えら
れることは、当業者には理解されよう。また本発明は複
数の別個の技術（ＬＯＣＯＳ、リセス付酸化物（ＲＯ
Ｘ）等）、ウェルと基板の技術、ドーパントのタイプ、
エネルギ、及び種に適用できることも当業者には理解さ
れよう。更に本発明の主旨は、他の半導体技術（ＢｉＣ
ＭＯＳ、バイポーラ、ＳＯＩ（silicon-on-insulato
r）、ＳｉＧｅ（シリコン・ゲルマニウム）に適用でき
ることも理解されよう。
【０１０１】まとめとして、本発明の構成に関して以下
の事項を開示する。
【０１０２】（１）半導体基板上に３つの領域を画成す
る方法であって、 ａ）前記半導体基板上にハイブリッド・レジスト層を付
着するステップと、 ｂ）前記ハイブリッド・レジストの第１部分が第１露光
レベルで露光され、前記ハイブリッド・レジストの第２
部分が第２露光レベルで露光され、前記ハイブリッド・
レジストの第３部分が第３露光レベルで露光されるよう
に、複数の形状を含むマスクを通して前記ハイブリッド
・レジスト層を露光するステップと、 ｃ）前記ハイブリッド・レジストの第２部分が取り除か
れることにより前記基板上に第１領域が画成されるよう
に、前記ハイブリッド・レジスト層を現像するステップ
と、 ｄ）前記ハイブリッド・レジストの第１部分を取り除く
ことにより、前記基板上に第２領域が画成され、前記ハ
イブリッド・レジストの第３部分により前記基板上に第
３領域が画成されるステップと、を含む、方法。 （２）前記ハイブリッド・レジストの第１部分を取り除
くステップは、 ｉ）前記ハイブリッド・レジストの第１部分が可溶とな
るように前記ハイブリッド・レジストを均一露光するス
テップと、 ｉｉ）前記ハイブリッド・レジストの第１部分を現像に
より取り除くステップと、を含む、前記（１）記載の方
法。 （３）前記均一露光のステップは中間露光レベルでの露
光を含む、前記（２）記載の方法。 （４）前記ハイブリッド・レジストの第１部分を取り除
くステップは、前記ハイブリッド・レジストの第３部分
を溶解しない溶媒で前記ハイブリッド・レジストの第１
部分を溶解するステップを含む、前記（１）記載の方
法。 （５）前記溶媒は、酢酸ｎ−ブチルと水酸化テトラメチ
ルアンモニウムを含むグループから選択される、前記
（４）記載の方法。 （６）前記第１露光レベルは、実質的非露光を含み、前
記第２露光レベルは中間露光を含み、前記第３露光レベ
ルは完全露光を含む、前記（１）記載の方法。 （７）前記第１露光レベルは前記ハイブリッド・レジス
トの第１部分の光活性を残し、前記第２露光レベルは前
記ハイブリッド・レジストの第２部分を現像液に可溶と
し、前記第３露光レベルは前記ハイブリッド・レジスト
の第３部分を架僑して現像液に不溶とし光活性をなくさ
せる、前記（６）記載の方法。 （８）前記半導体基板の第１領域を処理するステップ
と、前記半導体基板の第２領域を処理するステップを更
に含む、前記（１）記載の方法。 （９）前記第１領域を処理するステップは、前記半導体
基板を選択的にエッチングしてエッジ分離トラフを形成
し、前記第２領域を処理するステップは、前記エッジ分
離トラフ間に内部分離領域を形成するステップを含む、
前記（８）記載の方法。 （１０）前記半導体基板は、ウエハ、前記ウエハ表面上
のパッド酸化物層、及び前記パッド酸化物層上のパッド
窒化物層を含み、前記半導体基板の第１領域を処理する
ステップは、 ｉ）前記ハイブリッド・レジストを通して、窒化物を前
記パッド酸化物に対して選択的にエッチングするステッ
プと、 ｉｉ）エッチングされた前記窒化物を通して前記ウエハ
をエッチングし、前記ウエハにエッジ分離トラフを形成
するステップとを含み、前記半導体基板の第２領域を処
理するステップは、 ｉｉｉ）前記第１部分によって画成された前記パッド窒
化物と前記パッド窒化物の部分を取り除くステップと ｉｖ）前記第２部分に二酸化シリコンを付着するステッ
プと、を含む、前記（８）記載の方法。 （１１）１つのマスクで半導体基板上に３つの領域を画
成する方法であって、 ａ）前記半導体基板上にハイブリッド・レジスト層を付
着するステップと、 ｂ）前記ハイブリッド・レジストの第１部分は実質上、
非露光で露光されて光活性を残し、前記ハイブリッド・
レジストの第２部分は中間露光量で露光されて現像液に
可溶となり、前記ハイブリッド・レジストの第３部分は
完全露光されて現像液に不溶となるように、複数の形状
を含むマスクを通してハイブリッド・レジストを露光す
るステップと、 ｃ）前記ハイブリッド・レジストの第２部分が取り除か
れることで前記基板上に第１領域が画成されるように前
記ハイブリッド・レジスト層を現像するステップと、 ｄ）前記基板上の前記第１領域を処理するステップと、 ｅ）前記ハイブリッド・レジストの第１部分が現像液に
可溶となるように前記基板を中間露光量で均一露光する
ステップと、 ｆ）前記第１部分が取り除かれることで前記基板上に第
２領域が画成されるように前記基板を現像するステップ
と、 ｇ）前記基板上の前記第２領域を処理するステップと、
を含む、方法 （１２）半導体基板上に分離領域を形成する方法であっ
て、 ａ）前記半導体基板上にハイブリッド・レジスト層を付
着するステップと、 ｂ）前記ハイブリッド・レジストの第１部分は第１露光
レベルで露光され、前記ハイブリッド・レジストの第２
部分は第２露光レベルで露光され、前記ハイブリッド・
レジストの第３部分は第３露光レベルで露光されるよう
に、複数の形状を含むマスクを通して前記ハイブリッド
・レジスト層を露光するステップと、 ｃ）前記ハイブリッド・レジストの第２部分が取り除か
れることで前記基板上に第１領域が画成されるように前
記ハイブリッド・レジスト層を現像するステップと、 ｄ）前記基板の前記第１領域でエッジ分離トラフをエッ
チングするステップと、 ｅ）前記エッジ分離トラフを誘電物で埋めるステップ
と、 ｆ）前記ハイブリッド・レジストの第１部分を取り除く
ことにより前記基板上に第２領域が画成され、前記ハイ
ブリッド・レジストの第３部分により前記基板上に第３
領域が画成されるステップと、 ｇ）前記基板上の前記第２領域に内部絶縁物を形成する
ステップと、を含む、方法。 （１３）前記エッジ分離トラフに側壁スペーサを形成す
るステップを更に含む、前記（１２）記載の方法。 （１４）前記ハイブリッド・レジストの第１部分を取り
除くステップは、 ｉ）前記ハイブリッド・レジストの第１部分が可溶とな
るように前記ハイブリッド・レジストを均一露光するス
テップと、 ｉｉ）前記ハイブリッド・レジストの第１部分を現像に
より取り除くステップと、を含む、前記（１２）記載の
方法。 （１５）前記均一露光のステップは中間露光レベルで露
光するステップを含む、前記（１４）記載の方法。 （１６）前記ハイブリッド・レジストの第１部分を取り
除くステップは、前記ハイブリッド・レジストの第３部
分を溶解しない溶媒で前記ハイブリッド・レジストの第
１部分を溶解するステップを含む、前記（１２）記載の
方法。 （１７）前記溶媒は、酢酸ｎ−ブチルと水酸化テトラメ
チルアンモニウムを含むグループから選択される、前記
（１６）記載の方法。 （１８）前記第１露光レベルは、実質的非露光を含み、
前記第２露光レベルは中間露光を含み、前記第３露光レ
ベルは完全露光を含む、前記（１２）記載の方法。 （１９）前記第１露光レベルは前記ハイブリッド・レジ
ストの第１部分の光活性を残し、前記第２露光レベルは
前記ハイブリッド・レジストの第２部分を現像液に可溶
とし、前記第３露光レベルは前記ハイブリッド・レジス
トの第３部分を架僑して現像液に不溶とし光活性をなく
させる、前記（１８）記載の方法。 （２０）半導体ウエハ上に３つの領域を画成する方法で
あって、 ａ）前記ウエハ上にパッド酸化物層を、前記パッド酸化
物層上にパッド窒化物層を付着するステップと、 ｂ）前記パッド窒化物上にハイブリッド・レジスト層を
付着するステップと、 ｃ）前記ハイブリッド・レジストの第１部分は実質上非
露光で露光されて光活性を残し、前記ハイブリッド・レ
ジストの第２部分は中間露光量で露光されて現像液に可
溶となり、前記ハイブリッド・レジストの第３部分は完
全露光されて現像液に不溶となるように、複数の形状を
含むマスクを通して前記ハイブリッド・レジスト層を露
光するステップと、 ｄ）前記ハイブリッド・レジストの第２部分が取り除か
れて前記ウエハ上に第１領域が画成されるように前記ハ
イブリッド・レジスト層を現像するステップと、 ｅ）前記第１領域のパッド窒化物が取り除かれるように
前記パッド酸化物とハイブリッド・レジストに対して前
記パッド窒化物を選択的にエッチングするステップと、 ｆ）前記ハイブリッド・レジストの第１部分が現像液に
可溶となるように前記ハイブリッド・レジストを中間露
光量で均一露光するステップと、 ｇ）前記第１部分が取り除かれて前記ウエハ上に第２領
域が画成されるように前記ウエハを現像するステップ
と、 ｈ）前記パッド窒化物と前記ハイブリッド・レジストの
第３部分に対してシリコンを選択的にエッチングするこ
とで前記ウエハにエッジ分離トラフを形成するステップ
と、 ｉ）前記第２領域の前記パッド窒化物とパッド酸化物を
取り除くステップと、 ｊ）前記ウエハ上の前記第１と第２の領域に酸化物を付
着するステップと、 ｋ）窒化物をコンフォーマルに付着し、前記窒化物を一
定方向にエッチングして前記エッジ分離トラフに窒化物
スペーサを形成するステップと、 ｌ）前記エッジ分離トラフが埋められるように酸化物を
コンフォーマルに付着するステップと、 ｍ）残りの窒化物を取り除き平坦化するステップと、を
含む、方法。 （２１）ａ）前記半導体基板上にハイブリッド・レジス
ト層を付着するステップと、 ｂ）前記ハイブリッド・レジストの第１部分は第１露光
レベルで露光され、前記ハイブリッド・レジストの第２
部分は第２露光レベルで露光され、前記ハイブリッド・
レジストの第３部分は第３露光レベルで露光されるよう
に、複数の形状を含むマスクを通して前記ハイブリッド
・レジスト層を露光するステップと、 ｃ）前記ハイブリッド・レジストの第２部分が取り除か
れることで前記基板上に第１領域が画成されるように前
記ハイブリッド・レジスト層を現像するステップと、 ｄ）前記ハイブリッド・レジストの第１部分を取り除く
ことで前記基板上に第２領域を画成し、前記ハイブリッ
ド・レジストの第３領域により前記基板上に第３領域が
画成されるステップと、を含む方法により形成される、
集積回路。 （２２）前記ハイブリッド・レジストの第１部分を取り
除くステップは、 ｉ）前記ハイブリッド・レジストの第１部分が可溶とな
るように前記ハイブリッド・レジストを均一露光するス
テップと、 ｉｉ）前記ハイブリッド・レジストの第１部分を現像に
より取り除くステップと、を含む、前記（２１）記載の
集積回路。 （２３）前記均一露光のステップは中間露光レベルで露
光するステップを含む、前記（２２）記載の集積回路。 （２４）前記ハイブリッド・レジストの第１部分を取り
除くステップは、前記ハイブリッド・レジストの第３部
分を溶解しない溶媒で前記ハイブリッド・レジストの第
１部分を溶解するステップを含む、前記（２１）記載の
集積回路。 （２５）前記溶媒は、酢酸ｎ−ブチルと水酸化テトラメ
チルアンモニウムを含むグループから選択される、前記
（２４）記載の集積回路。 （２６）前記第１露光レベルは、実質的非露光を含み、
前記第２露光レベルは中間露光を含み、前記第３露光レ
ベルは完全露光を含む、前記（２４）記載の集積回路。 （２７）前記第１露光レベルは前記ハイブリッド・レジ
ストの第１部分の光活性を残し、前記第２露光レベルは
前記ハイブリッド・レジストの第２部分を現像液に可溶
とし、前記第３露光レベルは前記ハイブリッド・レジス
トの第３部分を架僑して現像液に不溶とし光活性をなく
させる、前記（２６）記載の集積回路。 （２８）前記半導体基板の第１領域を処理するステップ
と、前記半導体基板の第２領域を処理するステップを含
む、前記（２１）記載の集積回路。 （２９）前記第１領域を処理するステップは、前記半導
体基板を選択的にエッチングしてエッジ分離トラフを形
成するステップを含み、前記第２領域を処理するステッ
プは、前記エッジ分離トラフ間に内部分離領域を形成す
るステップを含む、前記（２８）記載の集積回路。 （３０）前記半導体基板は、ウエハ、前記ウエハ表面上
のパッド酸化物層、及び前記パッド酸化物層上のパッド
窒化物層を含み、前記半導体基板の第１領域を処理する
ステップは、 ｉ）前記ハイブリッド・レジストを通して、窒化物を前
記パッド酸化物に対して選択的にエッチングするステッ
プと、 ｉｉ）エッチングされた前記窒化物を通して前記ウエハ
をエッチングし、前記ウエハにエッジ分離トラフを形成
するステップとを含み、前記半導体基板の第２領域を処
理するステップは、 ｉｉｉ）前記第１部分により画成された前記パッド窒化
物とパッド酸化物を取り除くステップと ｉｖ）前記第２部分に二酸化シリコンを付着するステッ
プと、を含む、前記（２８）記載の集積回路。 （３１）ａ）前記ウエハ上にパッド酸化物層を、前記パ
ッド酸化物層上にパッド窒化物層を付着するステップ
と、 ｂ）前記パッド窒化物上にハイブリッド・レジスト層を
付着するステップと、 ｃ）前記ハイブリッド・レジストの第１部分は実質上非
露光で露光されて光活性を残し、前記ハイブリッド・レ
ジストの第２部分は中間露光量で露光されて現像液に可
溶となり、前記ハイブリッド・レジストの第３部分は完
全露光されて現像液に不溶となるように、複数の形状を
含むマスクを通して前記ハイブリッド・レジスト層を露
光するステップと、 ｄ）前記ハイブリッド・レジストの第２部分が取り除か
れて前記ウエハ上に第１領域が画成されるように前記ハ
イブリッド・レジスト層を現像するステップと、 ｅ）前記第１領域のパッド窒化物が取り除かれるように
前記パッド酸化物とハイブリッド・レジストに対して前
記パッド窒化物を選択的にエッチングするステップと、 ｆ）前記ハイブリッド・レジストの第１部分が現像液に
可溶となるように前記ハイブリッド・レジストを中間露
光量で均一露光するステップと、 ｇ）前記第１部分が取り除かれて前記ウエハ上に第２領
域が画成されるように前記ウエハを現像するステップ
と、 ｈ）前記パッド窒化物と前記ハイブリッド・レジストの
第３部分に対してシリコンを選択的にエッチングするこ
とで前記ウエハにエッジ分離トラフを形成するステップ
と、 ｉ）前記第２領域の前記パッド窒化物とパッド酸化物を
取り除くステップと、 ｊ）前記ウエハ上の前記第１と第２の領域に酸化物を付
着するステップと、 ｋ）窒化物をコンフォーマルに付着し、前記窒化物を一
定方向にエッチングして前記エッジ分離トラフに窒化物
スペーサを形成するステップと、 ｌ）前記エッジ分離トラフが埋められるように酸化物を
コンフォーマルに付着するステップと、 ｍ）残りの窒化物を取り除くステップと、 ｎ）前記ウエハを平坦化するステップと、を含む方法に
より形成される、集積回路。
【図面の簡単な説明】
【図１】ハイブリッド・レジストの用法を示す図であ
る。
【図２】ポジ型レジストの可溶性を露光量の関数として
示すグラフである。
【図３】レチクルのライン・パターンで印刷されたポジ
型レジストのライン・パターンを示す図である。
【図４】ネガ型レジストの可溶性を露光量の関数として
示すグラフである。
【図５】レチクルのライン・パターンで印刷されたネガ
型レジストのライン・パターンを示す図である。
【図６】ハイブリッド・レジストの可溶性を露光量の関
数として示すグラフである。
【図７】ハイブリッド・レジストを使用して基板に形成
されたスペース／ライン／スペース・パターンを示す図
である。
【図８】様々な照射エネルギで標準ネガ型レジストを形
成したときの焦点（μｍ）に対する線幅（ｎｍ）を示す
グラフである。
【図９】様々な照射エネルギで本発明のハイブリッド・
レジストを形成したときの焦点（μｍ）に対するハイブ
リッド・パターンのネガ型ラインの線幅（ｎｍ）を示す
グラフである。
【図１０】本発明のハイブリッド・レジストに組み合わ
されたポジ型可溶性阻害剤（ＭＯＰ）の量に対する線幅
（ｎｍ）を示すグラフである。
【図１１】標準レジスト形成物とハイブリッド・レジス
ト形成物を使用したとき、所与の線幅についての焦点範
囲の比較モデルを示すグラフである。
【図１２】本発明のハイブリッド・レジスト形成物を使
用したときの、溶解速度（ｎｍ／秒）を露光量（ｍＪ）
の関数として示すグラフである。
【図１３】本発明のハイブリッド・レジスト形成物を使
用したとき、得られるラインとスペースの幅をクロムの
スペース幅の関数として示すグラフである。
【図１４】本発明の他のハイブリッド・レジスト形成物
の溶解速度（ｎｍ／秒）を露光量（ｍＪ）の関数として
示すグラフである。
【図１５】本発明のハイブリッド・レジスト形成物を使
用したときの、スペース幅（μｍ）を付加ＭＯＰの関数
として示すグラフである。
【図１６】照射（ネガ型）ライン、非照射（ポジ型）ラ
イン、及びスペース幅を露光量の関数として描いた本発
明のハイブリッド・レジストの形成物の応答を示すグラ
フである。
【図１７】マスク部の例を示す図である。
【図１８】ハイブリッド・レジストがパターン化された
ウエハ部を示す上面図である。
【図１９】図１８のウエハ部のライン１９−１９に沿っ
た側面断面図である。
【図２０】図１８のウエハ部のライン２０−２０に沿っ
た側面断面図である。
【図２１】第１実施例の方法を示すフローチャートであ
る。
【図２２】グレイスケール部分を含むマスク部を例示し
た図である。
【図２３】ハイブリッド・レジストがパターン化された
ウエハ部を示す上面図である。
【図２４】ハイブリッド・レジストのポジ型パターンが
露光／現像され取り除かれたウエハ部を示す上面図であ
る。
【図２５】図２４のウエハ部のライン２５−２５に沿っ
た側面断面図である。
【図２６】図２４のウエハ部のライン２６−２６に沿っ
た側面断面図である。
【図２７】３つの領域を画成する好適な方法により浅い
トレンチ分離部を形成する方法のフローチャートであ
る。
【図２８】図２７の方法による、浅いトレンチ分離部の
作製段階（ステップ３０８）でのウエハ部を示す断面図
である。
【図２９】図２７の方法による、浅いトレンチ分離部の
作製段階（ステップ３１０）でのウエハ部を示す断面図
である。
【図３０】図２７の方法による、浅いトレンチ分離部の
作製段階（ステップ３１２）でのウエハ部を示す断面図
である。
【図３１】図２７の方法による、浅いトレンチ分離部の
作製段階（ステップ３１４）でのウエハ部を示す断面図
である。
【図３２】図２７の方法による、浅いトレンチ分離部の
作製段階（ステップ３１６）でのウエハ部を示す断面図
である。
【図３３】図２７の方法による、浅いトレンチ分離部の
作製段階（ステップ３１８）でのウエハ部を示す断面図
である。
【図３４】図２７の方法による、浅いトレンチ分離部の
作製段階（ステップ３２０）でのウエハ部を示す断面図
である。
【図３５】図２７の方法による、浅いトレンチ分離部の
作製段階（ステップ３２２）でのウエハ部を示す断面図
である。
【図３６】図２７の方法による、浅いトレンチ分離部の
作製段階（ステップ３２４）でのウエハ部を示す断面図
である。
【図３７】図２７の方法による、浅いトレンチ分離部の
作製段階（ステップ３２６）でのウエハ部を示す断面図
である。
【図３８】図２７の方法による、浅いトレンチ分離部の
作製段階（ステップ３２６、シリコン面が露出するほど
の凹みが形成された場合）でのウエハ部を示す断面図で
ある。
【図３９】図２７の方法による、浅いトレンチ分離部の
作製段階（ステップ３２８）でのウエハ部を示す断面図
である。
【図４０】図２７の方法による、浅いトレンチ分離部の
作製段階（ステップ３３０）でのウエハ部を示す断面図
である。
【図４１】従来技術の浅いトレンチ分離部を持つウエハ
部を示す断面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 スティーブン・ジェイ・ホルメス アメリカ合衆国05468、バーモント州ミ ルトン、デビノ・ロード 127 (72)発明者 ロバート・ケイ・レイディ アメリカ合衆国05401、バーモント州バ ーリントン、タワー・テラス 11 (72)発明者 ウォルター・イー・ミリンコ アメリカ合衆国05452、バーモント州エ セックス・ジャンクション、ロスト・ネ ーション・ロード 250 (72)発明者 エドワード・ダブリュ・セングル アメリカ合衆国05461、バーモント州ハ イネスバーグ、ポスト・オフィス・ボッ クス 445 (56)参考文献 特開 平７−70493（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/027 G03F 7/00 - 7/24

Claims (31)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体基板上に３つの領域を画成する方法
    であって、 ａ）前記半導体基板上にハイブリッド・レジスト層を付
    着するステップと、 ｂ）前記ハイブリッド・レジストの第１部分が第１露光
    レベルで露光され、前記ハイブリッド・レジストの第２
    部分が第２露光レベルで露光され、前記ハイブリッド・
    レジストの第３部分が第３露光レベルで露光されるよう
    に、複数の形状を含むマスクを通して前記ハイブリッド
    ・レジスト層を露光するステップと、 ｃ）前記ハイブリッド・レジストの第２部分が取り除か
    れることにより前記基板上に第１領域が画成されるよう
    に、前記ハイブリッド・レジスト層を現像するステップ
    と、 ｄ）前記ハイブリッド・レジストの第１部分を取り除く
    ことにより、前記基板上に第２領域が画成され、前記ハ
    イブリッド・レジストの第３部分により前記基板上に第
    ３領域が画成されるステップと、 を含む、方法。
  2. 【請求項２】前記ハイブリッド・レジストの第１部分を
    取り除くステップは、 ｉ）前記ハイブリッド・レジストの第１部分が可溶とな
    るように前記ハイブリッド・レジストを均一露光するス
    テップと、 ｉｉ）前記ハイブリッド・レジストの第１部分を現像に
    より取り除くステップと、 を含む、請求項１記載の方法。
  3. 【請求項３】前記均一露光のステップは中間露光レベル
    での露光を含む、請求項２記載の方法。
  4. 【請求項４】前記ハイブリッド・レジストの第１部分を
    取り除くステップは、前記ハイブリッド・レジストの第
    ３部分を溶解しない溶媒で前記ハイブリッド・レジスト
    の第１部分を溶解するステップを含む、請求項１記載の
    方法。
  5. 【請求項５】前記溶媒は、酢酸ｎ−ブチルと水酸化テト
    ラメチルアンモニウムを含むグループから選択される、
    請求項４記載の方法。
  6. 【請求項６】前記第１露光レベルは、実質的非露光を含
    み、前記第２露光レベルは中間露光を含み、前記第３露
    光レベルは完全露光を含む、請求項１記載の方法。
  7. 【請求項７】前記第１露光レベルは前記ハイブリッド・
    レジストの第１部分の光活性を残し、前記第２露光レベ
    ルは前記ハイブリッド・レジストの第２部分を現像液に
    可溶とし、前記第３露光レベルは前記ハイブリッド・レ
    ジストの第３部分を架僑して現像液に不溶とし光活性を
    なくさせる、請求項６記載の方法。
  8. 【請求項８】前記半導体基板の第１領域を処理するステ
    ップと、前記半導体基板の第２領域を処理するステップ
    を更に含む、請求項１記載の方法。
  9. 【請求項９】前記第１領域を処理するステップは、前記
    半導体基板を選択的にエッチングしてエッジ分離トラフ
    を形成し、前記第２領域を処理するステップは、前記エ
    ッジ分離トラフ間に内部分離領域を形成するステップを
    含む、請求項８記載の方法。
  10. 【請求項１０】前記半導体基板は、ウエハ、前記ウエハ
    表面上のパッド酸化物層、及び前記パッド酸化物層上の
    パッド窒化物層を含み、前記半導体基板の第１領域を処
    理するステップは、 ｉ）前記ハイブリッド・レジストを通して、窒化物を前
    記パッド酸化物に対して選択的にエッチングするステッ
    プと、 ｉｉ）エッチングされた前記窒化物を通して前記ウエハ
    をエッチングし、前記ウエハにエッジ分離トラフを形成
    するステップとを含み、 前記半導体基板の第２領域を処理するステップは、 ｉｉｉ）前記第１部分によって画成された前記パッド窒
    化物と前記パッド窒化物の部分を取り除くステップと ｉｖ）前記第２部分に二酸化シリコンを付着するステッ
    プと、 を含む、請求項８記載の方法。
  11. 【請求項１１】１つのマスクで半導体基板上に３つの領
    域を画成する方法であって、 ａ）前記半導体基板上にハイブリッド・レジスト層を付
    着するステップと、 ｂ）前記ハイブリッド・レジストの第１部分は実質上、
    非露光で露光されて光活性を残し、前記ハイブリッド・
    レジストの第２部分は中間露光量で露光されて現像液に
    可溶となり、前記ハイブリッド・レジストの第３部分は
    完全露光されて現像液に不溶となるように、複数の形状
    を含むマスクを通してハイブリッド・レジストを露光す
    るステップと、 ｃ）前記ハイブリッド・レジストの第２部分が取り除か
    れることで前記基板上に第１領域が画成されるように前
    記ハイブリッド・レジスト層を現像するステップと、 ｄ）前記基板上の前記第１領域を処理するステップと、 ｅ）前記ハイブリッド・レジストの第１部分が現像液に
    可溶となるように前記基板を中間露光量で均一露光する
    ステップと、 ｆ）前記第１部分が取り除かれることで前記基板上に第
    ２領域が画成されるように前記基板を現像するステップ
    と、 ｇ）前記基板上の前記第２領域を処理するステップと、 を含む、方法
  12. 【請求項１２】半導体基板上に分離領域を形成する方法
    であって、 ａ）前記半導体基板上にハイブリッド・レジスト層を付
    着するステップと、 ｂ）前記ハイブリッド・レジストの第１部分は第１露光
    レベルで露光され、前記ハイブリッド・レジストの第２
    部分は第２露光レベルで露光され、前記ハイブリッド・
    レジストの第３部分は第３露光レベルで露光されるよう
    に、複数の形状を含むマスクを通して前記ハイブリッド
    ・レジスト層を露光するステップと、 ｃ）前記ハイブリッド・レジストの第２部分が取り除か
    れることで前記基板上に第１領域が画成されるように前
    記ハイブリッド・レジスト層を現像するステップと、 ｄ）前記基板の前記第１領域でエッジ分離トラフをエッ
    チングするステップと、 ｅ）前記エッジ分離トラフを誘電物で埋めるステップ
    と、 ｆ）前記ハイブリッド・レジストの第１部分を取り除く
    ことにより前記基板上に第２領域が画成され、前記ハイ
    ブリッド・レジストの第３部分により前記基板上に第３
    領域が画成されるステップと、 ｇ）前記基板上の前記第２領域に内部絶縁物を形成する
    ステップと、 を含む、方法。
  13. 【請求項１３】前記エッジ分離トラフに側壁スペーサを
    形成するステップを更に含む、請求項１２記載の方法。
  14. 【請求項１４】前記ハイブリッド・レジストの第１部分
    を取り除くステップは、 ｉ）前記ハイブリッド・レジストの第１部分が可溶とな
    るように前記ハイブリッド・レジストを均一露光するス
    テップと、 ｉｉ）前記ハイブリッド・レジストの第１部分を現像に
    より取り除くステップと、 を含む、請求項１２記載の方法。
  15. 【請求項１５】前記均一露光のステップは中間露光レベ
    ルで露光するステップを含む、請求項１４記載の方法。
  16. 【請求項１６】前記ハイブリッド・レジストの第１部分
    を取り除くステップは、前記ハイブリッド・レジストの
    第３部分を溶解しない溶媒で前記ハイブリッド・レジス
    トの第１部分を溶解するステップを含む、請求項１２記
    載の方法。
  17. 【請求項１７】前記溶媒は、酢酸ｎ−ブチルと水酸化テ
    トラメチルアンモニウムを含むグループから選択され
    る、請求項１６記載の方法。
  18. 【請求項１８】前記第１露光レベルは、実質的非露光を
    含み、前記第２露光レベルは中間露光を含み、前記第３
    露光レベルは完全露光を含む、請求項１２記載の方法。
  19. 【請求項１９】前記第１露光レベルは前記ハイブリッド
    ・レジストの第１部分の光活性を残し、前記第２露光レ
    ベルは前記ハイブリッド・レジストの第２部分を現像液
    に可溶とし、前記第３露光レベルは前記ハイブリッド・
    レジストの第３部分を架僑して現像液に不溶とし光活性
    をなくさせる、請求項１８記載の方法。
  20. 【請求項２０】半導体ウエハ上に３つの領域を画成する
    方法であって、 ａ）前記ウエハ上にパッド酸化物層を、前記パッド酸化
    物層上にパッド窒化物層を付着するステップと、 ｂ）前記パッド窒化物上にハイブリッド・レジスト層を
    付着するステップと、 ｃ）前記ハイブリッド・レジストの第１部分は実質上非
    露光で露光されて光活性を残し、前記ハイブリッド・レ
    ジストの第２部分は中間露光量で露光されて現像液に可
    溶となり、前記ハイブリッド・レジストの第３部分は完
    全露光されて現像液に不溶となるように、複数の形状を
    含むマスクを通して前記ハイブリッド・レジスト層を露
    光するステップと、 ｄ）前記ハイブリッド・レジストの第２部分が取り除か
    れて前記ウエハ上に第１領域が画成されるように前記ハ
    イブリッド・レジスト層を現像するステップと、 ｅ）前記第１領域のパッド窒化物が取り除かれるように
    前記パッド酸化物とハイブリッド・レジストに対して前
    記パッド窒化物を選択的にエッチングするステップと、 ｆ）前記ハイブリッド・レジストの第１部分が現像液に
    可溶となるように前記ハイブリッド・レジストを中間露
    光量で均一露光するステップと、 ｇ）前記第１部分が取り除かれて前記ウエハ上に第２領
    域が画成されるように前記ウエハを現像するステップ
    と、 ｈ）前記パッド窒化物と前記ハイブリッド・レジストの
    第３部分に対してシリコンを選択的にエッチングするこ
    とで前記ウエハにエッジ分離トラフを形成するステップ
    と、 ｉ）前記第２領域の前記パッド窒化物とパッド酸化物を
    取り除くステップと、 ｊ）前記ウエハ上の前記第１と第２の領域に酸化物を付
    着するステップと、 ｋ）窒化物をコンフォーマルに付着し、前記窒化物を一
    定方向にエッチングして前記エッジ分離トラフに窒化物
    スペーサを形成するステップと、 ｌ）前記エッジ分離トラフが埋められるように酸化物を
    コンフォーマルに付着するステップと、 ｍ）残りの窒化物を取り除き平坦化するステップと、 を含む、方法。
  21. 【請求項２１】ａ）前記半導体基板上にハイブリッド・
    レジスト層を付着するステップと、 ｂ）前記ハイブリッド・レジストの第１部分は第１露光
    レベルで露光され、前記ハイブリッド・レジストの第２
    部分は第２露光レベルで露光され、前記ハイブリッド・
    レジストの第３部分は第３露光レベルで露光されるよう
    に、複数の形状を含むマスクを通して前記ハイブリッド
    ・レジスト層を露光するステップと、 ｃ）前記ハイブリッド・レジストの第２部分が取り除か
    れることで前記基板上に第１領域が画成されるように前
    記ハイブリッド・レジスト層を現像するステップと、 ｄ）前記ハイブリッド・レジストの第１部分を取り除く
    ことで前記基板上に第２領域を画成し、前記ハイブリッ
    ド・レジストの第３領域により前記基板上に第３領域が
    画成されるステップと、 を含む方法により形成される、集積回路。
  22. 【請求項２２】前記ハイブリッド・レジストの第１部分
    を取り除くステップは、 ｉ）前記ハイブリッド・レジストの第１部分が可溶とな
    るように前記ハイブリッド・レジストを均一露光するス
    テップと、 ｉｉ）前記ハイブリッド・レジストの第１部分を現像に
    より取り除くステップと、 を含む、請求項２１記載の集積回路。
  23. 【請求項２３】前記均一露光のステップは中間露光レベ
    ルで露光するステップを含む、請求項２２記載の集積回
    路。
  24. 【請求項２４】前記ハイブリッド・レジストの第１部分
    を取り除くステップは、前記ハイブリッド・レジストの
    第３部分を溶解しない溶媒で前記ハイブリッド・レジス
    トの第１部分を溶解するステップを含む、請求項２１記
    載の集積回路。
  25. 【請求項２５】前記溶媒は、酢酸ｎ−ブチルと水酸化テ
    トラメチルアンモニウムを含むグループから選択され
    る、請求項２４記載の集積回路。
  26. 【請求項２６】前記第１露光レベルは、実質的非露光を
    含み、前記第２露光レベルは中間露光を含み、前記第３
    露光レベルは完全露光を含む、請求項２４記載の集積回
    路。
  27. 【請求項２７】前記第１露光レベルは前記ハイブリッド
    ・レジストの第１部分の光活性を残し、前記第２露光レ
    ベルは前記ハイブリッド・レジストの第２部分を現像液
    に可溶とし、前記第３露光レベルは前記ハイブリッド・
    レジストの第３部分を架僑して現像液に不溶とし光活性
    をなくさせる、請求項２６記載の集積回路。
  28. 【請求項２８】前記半導体基板の第１領域を処理するス
    テップと、前記半導体基板の第２領域を処理するステッ
    プを含む、請求項２１記載の集積回路。
  29. 【請求項２９】前記第１領域を処理するステップは、前
    記半導体基板を選択的にエッチングしてエッジ分離トラ
    フを形成するステップを含み、前記第２領域を処理する
    ステップは、前記エッジ分離トラフ間に内部分離領域を
    形成するステップを含む、請求項２８記載の集積回路。
  30. 【請求項３０】前記半導体基板は、ウエハ、前記ウエハ
    表面上のパッド酸化物層、及び前記パッド酸化物層上の
    パッド窒化物層を含み、前記半導体基板の第１領域を処
    理するステップは、 ｉ）前記ハイブリッド・レジストを通して、窒化物を前
    記パッド酸化物に対して選択的にエッチングするステッ
    プと、 ｉｉ）エッチングされた前記窒化物を通して前記ウエハ
    をエッチングし、前記ウエハにエッジ分離トラフを形成
    するステップとを含み、 前記半導体基板の第２領域を処理するステップは、 ｉｉｉ）前記第１部分により画成された前記パッド窒化
    物とパッド酸化物を取り除くステップと ｉｖ）前記第２部分に二酸化シリコンを付着するステッ
    プと、 を含む、請求項２８記載の集積回路。
  31. 【請求項３１】ａ）前記ウエハ上にパッド酸化物層を、
    前記パッド酸化物層上にパッド窒化物層を付着するステ
    ップと、 ｂ）前記パッド窒化物上にハイブリッド・レジスト層を
    付着するステップと、 ｃ）前記ハイブリッド・レジストの第１部分は実質上非
    露光で露光されて光活性を残し、前記ハイブリッド・レ
    ジストの第２部分は中間露光量で露光されて現像液に可
    溶となり、前記ハイブリッド・レジストの第３部分は完
    全露光されて現像液に不溶となるように、複数の形状を
    含むマスクを通して前記ハイブリッド・レジスト層を露
    光するステップと、 ｄ）前記ハイブリッド・レジストの第２部分が取り除か
    れて前記ウエハ上に第１領域が画成されるように前記ハ
    イブリッド・レジスト層を現像するステップと、 ｅ）前記第１領域のパッド窒化物が取り除かれるように
    前記パッド酸化物とハイブリッド・レジストに対して前
    記パッド窒化物を選択的にエッチングするステップと、 ｆ）前記ハイブリッド・レジストの第１部分が現像液に
    可溶となるように前記ハイブリッド・レジストを中間露
    光量で均一露光するステップと、 ｇ）前記第１部分が取り除かれて前記ウエハ上に第２領
    域が画成されるように前記ウエハを現像するステップ
    と、 ｈ）前記パッド窒化物と前記ハイブリッド・レジストの
    第３部分に対してシリコンを選択的にエッチングするこ
    とで前記ウエハにエッジ分離トラフを形成するステップ
    と、 ｉ）前記第２領域の前記パッド窒化物とパッド酸化物を
    取り除くステップと、 ｊ）前記ウエハ上の前記第１と第２の領域に酸化物を付
    着するステップと、 ｋ）窒化物をコンフォーマルに付着し、前記窒化物を一
    定方向にエッチングして前記エッジ分離トラフに窒化物
    スペーサを形成するステップと、 ｌ）前記エッジ分離トラフが埋められるように酸化物を
    コンフォーマルに付着するステップと、 ｍ）残りの窒化物を取り除くステップと、 ｎ）前記ウエハを平坦化するステップと、 を含む方法により形成される、集積回路。
JP19292198A 1997-07-17 1998-07-08 半導体デバイスの製造方法 Expired - Fee Related JP3287459B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/895,748 US5972570A (en) 1997-07-17 1997-07-17 Method of photolithographically defining three regions with one mask step and self aligned isolation structure formed thereby
US08/895748 1997-07-17

Publications (2)

Publication Number Publication Date
JPH1174197A JPH1174197A (ja) 1999-03-16
JP3287459B2 true JP3287459B2 (ja) 2002-06-04

Family

ID=25405014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19292198A Expired - Fee Related JP3287459B2 (ja) 1997-07-17 1998-07-08 半導体デバイスの製造方法

Country Status (2)

Country Link
US (2) US5972570A (ja)
JP (1) JP3287459B2 (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204168B1 (en) 1998-02-02 2001-03-20 Applied Materials, Inc. Damascene structure fabricated using a layer of silicon-based photoresist material
US6221680B1 (en) * 1998-07-31 2001-04-24 International Business Machines Corporation Patterned recess formation using acid diffusion
US6040118A (en) * 1998-10-30 2000-03-21 Advanced Micro Devices, Inc. Critical dimension equalization across the field by second blanket exposure at low dose over bleachable resist
ATE503209T1 (de) * 2000-05-03 2011-04-15 Caliper Life Sciences Inc Herstellungsprozesse für substrate mit mehreren tiefen
US6815358B2 (en) * 2001-09-06 2004-11-09 Seagate Technology Llc Electron beam lithography method for plating sub-100 nm trenches
US6500725B1 (en) 2001-09-06 2002-12-31 Taiwan Semiconductor Manufacturing Company, Ltd Microelectronic fabrication method providing alignment mark and isolation trench of identical depth
US6815308B2 (en) * 2002-08-15 2004-11-09 Micron Technology, Inc. Use of a dual-tone resist to form photomasks including alignment mark protection, intermediate semiconductor device structures and bulk semiconductor device substrates
US6828211B2 (en) * 2002-10-01 2004-12-07 Taiwan Semiconductor Manufacturing Co., Ltd. Shallow trench filled with two or more dielectrics for isolation and coupling or for stress control
CA2544209C (en) 2003-10-28 2011-10-18 Sachem, Inc. Cleaning solutions and etchants and methods for using same
CN101137938B (zh) * 2004-11-25 2011-07-06 Nxp股份有限公司 光刻方法
US20070269749A1 (en) * 2006-05-18 2007-11-22 Richard Elliot Schenker Methods to reduce the minimum pitch in a pattern
US7598022B2 (en) * 2006-07-21 2009-10-06 National Taiwan University Positive and negative dual function magnetic resist lithography
US20080113157A1 (en) * 2006-11-13 2008-05-15 Seagate Technology Llc Method for fabricating master stamper/imprinters for patterned recording media utilizing hybrid resist
JP4554665B2 (ja) 2006-12-25 2010-09-29 富士フイルム株式会社 パターン形成方法、該パターン形成方法に用いられる多重現像用ポジ型レジスト組成物、該パターン形成方法に用いられるネガ現像用現像液及び該パターン形成方法に用いられるネガ現像用リンス液
US8530148B2 (en) * 2006-12-25 2013-09-10 Fujifilm Corporation Pattern forming method, resist composition for multiple development used in the pattern forming method, developer for negative development used in the pattern forming method, and rinsing solution for negative development used in the pattern forming method
US8637229B2 (en) * 2006-12-25 2014-01-28 Fujifilm Corporation Pattern forming method, resist composition for multiple development used in the pattern forming method, developer for negative development used in the pattern forming method, and rinsing solution for negative development used in the pattern forming method
US8034547B2 (en) * 2007-04-13 2011-10-11 Fujifilm Corporation Pattern forming method, resist composition to be used in the pattern forming method, negative developing solution to be used in the pattern forming method and rinsing solution for negative development to be used in the pattern forming method
US8603733B2 (en) 2007-04-13 2013-12-10 Fujifilm Corporation Pattern forming method, and resist composition, developer and rinsing solution used in the pattern forming method
EP2138898B1 (en) 2007-04-13 2014-05-21 FUJIFILM Corporation Method for pattern formation, and use of resist composition in said method
KR100989567B1 (ko) * 2007-05-15 2010-10-25 후지필름 가부시키가이샤 패턴형성방법
US8476001B2 (en) 2007-05-15 2013-07-02 Fujifilm Corporation Pattern forming method
JP4617337B2 (ja) * 2007-06-12 2011-01-26 富士フイルム株式会社 パターン形成方法
US8632942B2 (en) 2007-06-12 2014-01-21 Fujifilm Corporation Method of forming patterns
US8617794B2 (en) 2007-06-12 2013-12-31 Fujifilm Corporation Method of forming patterns
EP2157477B1 (en) * 2007-06-12 2014-08-06 FUJIFILM Corporation Use of a resist composition for negative working-type development, and method for pattern formation using the resist composition
JP4590431B2 (ja) 2007-06-12 2010-12-01 富士フイルム株式会社 パターン形成方法
US8110339B2 (en) * 2007-09-06 2012-02-07 Massachusetts Institute Of Technology Multi-tone resist compositions
KR20090051894A (ko) * 2007-11-20 2009-05-25 주식회사 동부하이텍 반도체 소자의 제조 방법
US8012394B2 (en) * 2007-12-28 2011-09-06 Molecular Imprints, Inc. Template pattern density doubling
US9626511B2 (en) * 2008-08-26 2017-04-18 Symantec Corporation Agentless enforcement of application management through virtualized block I/O redirection
US8257911B2 (en) * 2008-08-26 2012-09-04 Tokyo Electron Limited Method of process optimization for dual tone development
US20100055624A1 (en) * 2008-08-26 2010-03-04 Tokyo Electron Limited Method of patterning a substrate using dual tone development
US8197996B2 (en) * 2008-09-19 2012-06-12 Tokyo Electron Limited Dual tone development processes
US8129080B2 (en) * 2008-09-19 2012-03-06 Tokyo Electron Limited Variable resist protecting groups
US8568964B2 (en) * 2009-04-27 2013-10-29 Tokyo Electron Limited Flood exposure process for dual tone development in lithographic applications
US8574810B2 (en) * 2009-04-27 2013-11-05 Tokyo Electron Limited Dual tone development with a photo-activated acid enhancement component in lithographic applications
US8338086B2 (en) * 2010-03-31 2012-12-25 Tokyo Electron Limited Method of slimming radiation-sensitive material lines in lithographic applications
US8932796B2 (en) 2011-11-10 2015-01-13 International Business Machines Corporation Hybrid photoresist composition and pattern forming method using thereof
US8492267B1 (en) 2012-10-02 2013-07-23 International Business Machines Corporation Pillar interconnect chip to package and global wiring structure
US8839177B1 (en) * 2013-08-22 2014-09-16 International Business Machines Corporation Method and system allowing for semiconductor design rule optimization
KR20150122516A (ko) * 2014-04-23 2015-11-02 삼성전자주식회사 이중톤 현상 공정을 이용한 패턴 형성 방법
JP7164289B2 (ja) 2016-09-05 2022-11-01 東京エレクトロン株式会社 半導体プロセッシング中のオーバレイを制御するための湾曲を制御する応力の位置特定チューニング
US10401724B2 (en) 2017-11-07 2019-09-03 Globalfoundries Inc. Pellicle replacement in EUV mask flow
FR3100345B1 (fr) * 2019-08-29 2022-04-15 Commissariat Energie Atomique Procédé de fabrications de structures dissymétriques en résine
FR3143843A1 (fr) * 2022-12-19 2024-06-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de transformation d’un support

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8101200A (nl) * 1981-03-12 1982-10-01 Philips Nv Werkwijze voor het aanbrengen van een resistmateriaal op een drager en resist-materiaal.
US4377633A (en) * 1981-08-24 1983-03-22 International Business Machines Corporation Methods of simultaneous contact and metal lithography patterning
US4568631A (en) * 1984-04-30 1986-02-04 International Business Machines Corporation Process for delineating photoresist lines at pattern edges only using image reversal composition with diazoquinone
US4561172A (en) * 1984-06-15 1985-12-31 Texas Instruments Incorporated Integrated circuit fabrication method utilizing selective etching and oxidation to form isolation regions
US4687730A (en) * 1985-10-30 1987-08-18 Rca Corporation Lift-off technique for producing metal pattern using single photoresist processing and oblique angle metal deposition
US4707218A (en) * 1986-10-28 1987-11-17 International Business Machines Corporation Lithographic image size reduction
US4997746A (en) * 1988-11-22 1991-03-05 Greco Nancy A Method of forming conductive lines and studs
US5486449A (en) * 1989-02-07 1996-01-23 Rohm Co., Ltd. Photomask, photoresist and photolithography for a monolithic IC
US5173439A (en) * 1989-10-25 1992-12-22 International Business Machines Corporation Forming wide dielectric-filled isolation trenches in semi-conductors
US5166771A (en) * 1990-01-12 1992-11-24 Paradigm Technology, Inc. Self-aligning contact and interconnect structure
SG47403A1 (en) * 1990-12-05 1998-04-17 At & T Corp Lithographic techniques
US5244759A (en) * 1991-02-27 1993-09-14 At&T Bell Laboratories Single-alignment-level lithographic technique for achieving self-aligned features
US5276338A (en) * 1992-05-15 1994-01-04 International Business Machines Corporation Bonded wafer structure having a buried insulation layer
US5308721A (en) * 1992-06-29 1994-05-03 At&T Bell Laboratories Self-aligned method of making phase-shifting lithograhic masks having three or more phase-shifts
US5330879A (en) * 1992-07-16 1994-07-19 Micron Technology, Inc. Method for fabrication of close-tolerance lines and sharp emission tips on a semiconductor wafer
US5516625A (en) * 1993-09-08 1996-05-14 Harris Corporation Fill and etchback process using dual photoresist sacrificial layer and two-step etching process for planarizing oxide-filled shallow trench structure
US5372968A (en) * 1993-09-27 1994-12-13 United Microelectronics Corporation Planarized local oxidation by trench-around technology
CA2131668C (en) * 1993-12-23 1999-03-02 Carol Galli Isolation structure using liquid phase oxide deposition
US5385861A (en) * 1994-03-15 1995-01-31 National Semiconductor Corporation Planarized trench and field oxide and poly isolation scheme
US5492858A (en) * 1994-04-20 1996-02-20 Digital Equipment Corporation Shallow trench isolation process for high aspect ratio trenches
US5436190A (en) * 1994-11-23 1995-07-25 United Microelectronics Corporation Method for fabricating semiconductor device isolation using double oxide spacers
US5521422A (en) * 1994-12-02 1996-05-28 International Business Machines Corporation Corner protected shallow trench isolation device
US5741624A (en) * 1996-02-13 1998-04-21 Micron Technology, Inc. Method for reducing photolithographic steps in a semiconductor interconnect process
US5776660A (en) * 1996-09-16 1998-07-07 International Business Machines Corporation Fabrication method for high-capacitance storage node structures
US5922516A (en) * 1997-06-04 1999-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Bi-layer silylation process

Also Published As

Publication number Publication date
US5972570A (en) 1999-10-26
JPH1174197A (ja) 1999-03-16
US6147394A (en) 2000-11-14

Similar Documents

Publication Publication Date Title
JP3287459B2 (ja) 半導体デバイスの製造方法
JP3245114B2 (ja) 側壁スペーサを有する半導体デバイスの製造方法
US6277543B1 (en) Method for forming features using frequency doubling hybrid resist and device formed thereby
US6313492B1 (en) Integrated circuit chip produced by using frequency doubling hybrid photoresist
US6391426B1 (en) High capacitance storage node structures
JP3117428B2 (ja) ラッチアップ耐性を高めた半導体デバイスの形成方法
KR101671289B1 (ko) 전자 장비 형성 방법
US7175944B2 (en) Prevention of photoresist scumming
KR100351652B1 (ko) 메모리 디바이스의 트랜지스터 형성 방법
US8435728B2 (en) Method of slimming radiation-sensitive material lines in lithographic applications
US6184041B1 (en) Fused hybrid resist shapes as a means of modulating hybrid resist space width
US6200726B1 (en) Optimization of space width for hybrid photoresist
JPH1197449A (ja) Ｅｓｄ防止デバイス及びその形成方法
US6210866B1 (en) Method for forming features using self-trimming by selective etch and device formed thereby
US6014422A (en) Method for varying x-ray hybrid resist space dimensions
US6420766B1 (en) Transistor having raised source and drain
US6183938B1 (en) Conformal organic coatings for sidewall patterning of sublithographic structures
JPH11330384A (ja) トランジスタ構造及びその製造方法
JP4233621B2 (ja) 基板内に高静電容量の記憶ノード構造を製造するための方法、及び高静電容量の記憶ノードを有する基板
JP2004279570A (ja) パターン形成方法および半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees