JPH11330384A

JPH11330384A - トランジスタ構造及びその製造方法

Info

Publication number: JPH11330384A
Application number: JP10201979A
Authority: JP
Inventors: S Brown Jeffrey; ジェフェリー・エス・ブラウン; S Dune James; ジェームス・エス・デューン; J Hormes Stephen; スティーブン・ジェイ・ホルメス; V Hollack David; デビット・ブイ・ホラック; Robert K Leidy; ロバート・ケイ・レイディ; H Baldeman Stephen; スティーブン・エイチ・ボールドマン
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1998-05-01
Filing date: 1998-07-16
Publication date: 1999-11-30

Abstract

(57)【要約】【課題】ラッチアップ耐性の高いトランジスタ構造及
びその製造方法を提供することである。【解決手段】好適な構造及び方法により、部分的には
誘電層によって基板から分離し高くなったソースとドレ
インを用いることで、漏れと接合容量が小さくなる。高
くなったソースとドレインは好適にはトランジスタ・ゲ
ートを形成するのに用いられるものと同じ物質層から作
製される。トランジスタを作製する好適な方法はハイブ
リッド・レジストによりゲート物質層をゲート用、ソー
ス用、及びドレイン用の領域の中で正確にパターン化す
る。ソースとドレインの領域は次にシリコンの成長によ
り基板に接続される。よって余分な作製ステップを必要
とせずに改良されたトランジスタ構造を与える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般的には半導体
の製造に関し、特にソースとドレインが高くなったトラ
ンジスタを形成する方法に関する。

【０００２】

【従来の技術】半導体デバイスを生産する際、コストと
性能の面で競争力を維持する必要があるため、集積回路
のデバイス密度は増加し続けている。デバイス密度の増
加を促進するために、これら半導体デバイスのフィーチ
ャ・サイズを縮小する新しい技術が常時必要とされる。

【０００３】増加を続けるデバイス密度の背景には、電
界効果トランジスタ（ＦＥＴ）の設計／製造等、特にＣ
ＭＯＳ技術での強い要求がある。ＦＥＴは、ほぼ全ての
タイプの集積回路設計（マイクロプロセッサ、メモリ
等）に用いられる。

【０００４】従来のＣＭＯＳＦＥＴで１つ問題になる
のは、これらのデバイスがラッチアップする傾向であ
る。ラッチアップは、集積回路の素子間で不要なトラン
ジスタ動作により生じる周知の問題である。この不要な
トランジスタ動作は、多種多様なイベントによりトリガ
され、半導体デバイスが故障する原因になる。

【０００５】ラッチアップは一般的には、現在のＣＭＯ
ＳデバイスでＮチャネルとＰチャネルがかなり近接する
ことにより生じる。例えば、Ｐ型基板に作製される代表
的なＣＭＯＳデバイスは、Ｎウェル（またはＮ型領域）
に作製されるＰチャネル・デバイスとＰウェル（または
領域）に作製されるＮチャネル・デバイスを含み、ウェ
ル間の距離は短い。この構造は寄生横型バイポーラ構造
（ＮＰＮ）及び寄生縦型バイポーラ構造（ＰＮＰ）を形
成する。特定のバイアス条件下では、ＰＮＰ構造はＮＰ
Ｎ構造にベース電流を供給し（またはその逆）、一方の
ウェルから他方のウェルに大きな電流が流れる。この大
電流状態によりＣＭＯＳデバイスが破壊されることがあ
る。

【０００６】ＣＭＯＳデバイスがラッチアップする傾向
に対してはいくつかの方法で対策が取られている。１つ
の方法ではトランジスタ（ＮＰＮとＰＮＰ）のゲインま
たはベータが減らされる。この場合一般的にはトリガ電
圧／電流が上げられるのでＣＭＯＳデバイスがラッチア
ップする傾向は小さくなる。トリガ電圧／電流は、ラッ
チアップを誘発するためにノードに印加しなければなら
ない電圧／電流である。

【０００７】ＮチャネルとＰチャネルのデバイスの間に
は、ラッチアップの可能性を最小限にするために浅いト
レンチ分離部（ＳＴＩ）が用いられている。しかしデバ
イス密度が上がり続けるとＳＴＩ深さは減少する。これ
によりラッチアップ保持電圧が低くなる。ラッチアップ
保持電圧とトリガ電圧が大きく低下する、すなわちバー
ンイン電圧より低くなる場合、デバイスの信頼性は悪影
響を受ける。

【０００８】ＦＥＴ普及の原動力となった基盤技術の１
つはゲート側壁スペーサの使用である。代表的な側壁ス
ペーサは、本出願人による米国特許番号第４２５６５１
４号、"Method for Forming a Narrow Dimensioned Reg
ion on a Body"に開示されているように、ゲート構造上
へのスペーサ物質のコンフォーマル付着とこれに続く定
方向エッチングにより形成される。定方向エッチング
は、水平面から全てのスペーサ物質を除去するが、ゲー
ト側壁には"スペーサ"を残す。これらのスペーサは本来
的にゲートと自己整合する。

【０００９】残念ながら側壁スペーサは、より小さい寸
法へのスケーリング機能が限られる。例えば側壁スペー
サを作製する従来の方法では、側壁スペーサを形成する
プロセスのために、構造の露出した全ての側壁にスペー
サが作られる。ある側壁で側壁スペーサが不要な場合、
処理ステップを追加してそれを除去しなければならな
い。追加されるこれら処理ステップは自己整合型ではな
く、よってプロセスに余計な望ましくないばらつきが生
じる。

【００１０】

【発明が解決しようとする課題】従ってＣＭＯＳデバイ
スのラッチアップ耐性を高める改良された方法、及び漏
れと接合容量を少なくしたソース／ドレイン領域を形成
し、標準的なプロセス及び構造と統合可能な方法が求め
られる。またこれらＣＭＯＳデバイスに用いられる側壁
スペーサを形成する改良された方法も求められる。

【００１１】

【課題を解決するための手段】本発明は、トランジスタ
構造を与えるために利用される側壁スペーサを形成する
新規な方法、及びこれを作製し、従来技術の欠点を克服
する方法を用いる。特に、好適な構造及び方法では、誘
電層により基板から部分的に分離され且つ高くなったソ
ースとドレインを用いることで漏れと接合容量が少なく
なる。高くなったソースとドレインは、好適にはトラン
ジスタ・ゲートを形成するために用いられるものと同じ
物質層から作製される。トランジスタを作製する好適な
方法は、ゲート、ソース、ドレインの領域に対してハイ
ブリッド・レジストを用いてゲート物質層を正確にパタ
ーン化する。次にソースとドレインの領域がシリコンを
成長させることにより基板に接続される。従ってこの好
適な方法によりトランジスタ構造が改良されるほか、余
分な作製ステップが不要になる。

【００１２】

【発明の実施の形態】本発明の好適な実施例は、従来技
術の制限を克服し、フィーチャの側面に自己整合する形
で側壁スペーサを選択的に形成する方法を提供する。好
適な実施例はこの側壁スペーサ形成法により、トランジ
スタの性能を向上させる高くなったソースとドレインの
領域を持つ電界効果トランジスタの形成を促す。好適な
実施例は、ポジ型とネガ型の両方の反応及び中間の反応
を示すハイブリッド・レジストを使用して側壁スペーサ
領域を画成・形成する。まずハイブリッド・レジストに
ついて説明し、次に好適な実施例について説明する。

【００１３】『ハイブリッド・フォトレジスト』好適な
実施例は、露光に対してポジ型及びネガ型の両方の応答
性を同時に有するフォトレジスト物質を使用する。物質
のこの組み合わせにより、ここではハイブリッド・レジ
ストと呼ばれる新しい型のレジストが得られる。

【００１４】ハイブリッド・レジストが化学線照射を受
けると、照射強度の高い領域はネガ型ライン像を形成す
る。露光されなかった領域は現像液に対して不溶のまま
であり、よってポジ型ライン・パターンを形成する。照
射強度が中間の領域、例えば回折効果により強度が低下
した空間像のエッジ等は、現像時にレジスト膜にスペー
スを形成する。このレジスト反応は、このレジストの固
有溶解速度特性の現れであり、非露光レジストは現像さ
れず、一部露光されたレジストは高率で現像され、高露
光レジストは現像されない。

【００１５】ハイブリッド・フォトレジストの固有溶解
速度応答により、１つの空間像を従来のレジストのよう
に、１つのラインまたはスペースとしてではなくスペー
ス／ライン／スペースの組み合わせとして印刷すること
ができる。このレジストのこの"周波数２重化"機能によ
り、従来の露光装置をより高いパターン密度まで拡張す
ることができる。０．２μｍ以下のラインとスペース
は、解像度０．３５μｍで動作する設計の現在のＤＵＶ
（遠紫外）リソグラフィ装置で印刷できることは、ハイ
ブリッド・レジストの一例の利点である。

【００１６】この種のハイブリッド・レジストの他の利
点は、露光量とレチクル像サイズが変わるときでも、ス
ペース幅はほぼ不変なことである。これにより各チップ
内のスペース幅について、各ウエハ全面にわたり、また
生産ウエハのバッチ間で、かなり精密な像制御が可能に
なる。

【００１７】ハイブリッド・レジストの他の利点は、ハ
イブリッド・レジストの周波数２重化機能により最小レ
チクル・フィーチャ・サイズが緩和されることである。
例えば０．２μｍのフィーチャを従来のレジストで印刷
するには、一般には０．２μｍのレチクル像サイズが必
要である。ハイブリッド・レジストでは、０．２μｍの
スペースをレチクル・フィーチャの１つのエッジで形成
できる。例えば０．５μｍのレチクル開口で０．２μｍ
のスペース２つと０．２μｍのライン１つが作られる。
このようにして、"縮小"Ｘ線または電子ビームのリソグ
ラフィが実現できる。つまりレチクル像ピッチは基板上
の印刷のピッチの約２倍となる。これにはまた光レチク
ルの像サイズ要件を緩和でき、コストを下げ、レチクル
の歩留りを改良できるという利点もある。０．２μｍ以
下のライン及びスペースを現在の装置を変更せずに実現
できることはハイブリッド・レジストの利点である。

【００１８】露光量とレチクル・サイズが変わってもス
ペース幅はほぼ不変であり、よってスペース幅を制御す
るプロセス許容範囲を大きくすることができることも利
点である。本発明のハイブリッド・レジストを使用する
ことで、レチクル上の像寸法の誤差が、基板に印刷され
たスペース幅に再現されることはない。その結果チップ
上のスペース幅のばらつきは最小になる。これは光学
的、Ｘ線及び電子ビームの露光方法には重要である。特
に１倍レチクル、つまり通常は基板に印刷された像と１
対１の関係を持つレチクルを要するリソグラフィの手法
には有益である。レチクル上の像サイズのばらつきは通
常、基板に再現されるからである。

【００１９】よって好適な実施例のハイブリッド・レジ
ストは、露光に対してポジ型及びネガ型の両方の応答性
を同時に有するフォトレジスト物質を提供する。ポジ型
応答は比較的少ない露光量で支配的であり、ネガ型応答
は露光量が比較的多いとき支配的である。このレジスト
の露光によりスペース／ライン／スペースの組み合わせ
が作られるが、従来のレジストならいずれか１つのフィ
ーチャしか作られない。図２は、露光量が増加するとき
ポジ型レジストの可溶性が増す様子を示すグラフであ
る。図３はレチクル・ライン・パターンが印刷されたポ
ジ型レジストのライン・パターンを示す。

【００２０】他方、ネガ型レジスト系の露光領域は、図
４に示すように、露光量が増すと可溶性は減少する。図
５はレチクル・ライン・パターンが印刷されたネガ型レ
ジストのライン・パターンを示す。

【００２１】本発明のハイブリッド・レジストでは、ポ
ジ型応答により、レチクル像のエッジ付近の領域等、回
折効果のため露光強度が低下した領域の可溶性が増す。
露光量が増すとネガ型応答が支配的になり、露光度の高
い領域で可溶性が小さくなる。図６はハイブリッド・レ
ジストの露光量の関数としてレジストの可溶性を示す。
レチクル・ライン・パターンを基板に印刷すると、図７
に示したスペース／ライン／スペース・パターンが得ら
れる。

【００２２】このようにして空間像は"周波数二重化"さ
れ、他の標準レジストで得られるものの２倍の数のフィ
ーチャが得られる。図１は、ポジ型レジスト、ネガ型レ
ジスト、ハイブリッド・レジストの間のこのような顕著
な違いを示す。図１のハイブリッド・フォトレジスト１
４０は基板１５０の表面に付着されている。照射源に対
してフォトレジスト１４０の部分を選択的にマスクする
ため、クロム領域１３０を持つマスク１２０が用いられ
る。露光後、フォトレジスト１４０は現像され、後にウ
エハ表面の洗浄により部分が取り除かれる。フォトレジ
スト１４０の性質と組成によるが、マスク１２０上のク
ロム領域１３０に関係する特定のパターンがフォトレジ
スト１４０に形成される。図１に示すように、ポジ型フ
ォトレジストは、クロム領域１３０に対応した領域を残
す。ネガ型フォトレジストではクロム領域１３０に対応
する領域が基板１５０から取り除かれたパターンが形成
される。ハイブリッド・フォトレジスト物質は、クロム
領域１３０のエッジに関連した基板１５０の領域からフ
ォトレジスト物質を取り除いた部分に対応するフォトレ
ジスト・パターンを残す。

【００２３】周波数２重化ハイブリッド・レジストは通
常、既存のポジ型及びネガ型のレジストの成分を使用し
て調製される。これには例えば酸感応可溶性／溶解阻害
官能性基により一部変性されたポリ（ヒドロキシスチレ
ン）樹脂、架橋剤、光酸発生剤、また任意で塩基添加
剤、及び光増感剤が含まれる。

【００２４】レジスト形成物に変更を加えることでポジ
型反応を早め、ネガ型反応は遅くして、結果を最適化す
ることもできる。またポジ型成分は、現像前ベーク温度
に対する反応が比較的弱くなるよう選択でき、ネガ型の
部分は、現像前ベーク温度に対する反応をより強くする
よう選択することができる。このようにしてポジ型及び
ネガ型の応答の相対的性質をベーク温度により変化さ
せ、所望の像形成結果を得ることも可能である。

【００２５】またレジスト形成物に変更を加えること
で、寸法の異なるスペース幅を得ることもできる。例え
ばポリ（ヒドロキシスチレン）樹脂に対する可溶性阻止
剤の量を増やすと、印刷されたスペース幅は狭くなる
（図１５）。この方法はまたネガ型ラインの等焦点印刷
バイアスを変更するためにも使用できる。ポジ型可溶性
阻止剤の濃度が高いと、ネガ型ラインの等焦点印刷バイ
アスが増加する（図１０）。これは用途によっては、印
刷されたネガ型ラインを細くし、レジストの周波数２重
化特性を最適化する上で望ましい。

【００２６】ハイブリッド・レジストのポジ型及びネガ
型の機能の相対的応答性はまた、露光条件を変えること
によっても変更できる。例えばハイブリッド・レジスト
のネガ型ラインは、従来のレジストの挙動と同様に、露
光量及びレチクル寸法と共に変化する。従って例えば露
光量が増えると、ネガ型ラインの幅は増し、スペースは
同じ大きさであるが、基板上の新しい位置にシフトす
る。スペースはネガ型ラインと隣接しているからであ
る。同様にポジ型ラインは、露光量またはレチクル寸法
が変わるとサイズが変化する。

【００２７】もう１つの例として、２つのレチクルを使
用してレジストに２つの別々のパターンを印刷すること
ができる。1つのレチクルは、露光量を多くすればハイ
ブリッド機能がレジストに現れる。もう１つのレチクル
は露光量を少なくして同じレジスト膜で露光すると、レ
ジストのその部分にポジ型機能だけが現れる。この効果
はまた、例えば露光量を少なくしたい領域で、化学線の
部分フィルタがレチクルに含まれている場合、１回の露
光プロセスで達成される。これにより、より狭いフィー
チャと同時により広いスペースを印刷することができ
る。これはいくつかのデバイスの用途に必要である。

【００２８】この２段階像形成法の変形例として、ハイ
ブリッド・レジストを使用して、標準ネガ型パターンを
形成することができる。レジスト膜が標準ネガ型レチク
ルで像のとおりに露光され、ベークの後ハイブリッド像
が形成され、次に化学線で均一露光され、第２の露光後
ベーク・プロセスを適用せずに現像された場合、結果は
標準のネガ型像になる。この方法はゲート導体回路の形
成等、かなり細かいラインの印刷を要するが、高密度の
像ピッチは必要としない用途には望ましいと考えられ
る。これに代わる方法として、レジストを像のとおりに
露光した後、ベーク・ステップの前に少量の化学線エネ
ルギで全面均一露光することができる。この方法がどの
程度望ましいかは、可溶性阻止保護基が樹脂に存在する
かどうか、またポジ型応答が温度に依存するかどうかに
よる。

【００２９】このような用途にハイブリッド・レジスト
を使用する利点は、ハイブリッド・レジストのネガ型ラ
インが、図９に示すように、等焦点で大きな印刷バイア
スを示すことである。言い換えると、ハイブリッドのネ
ガ型ラインについて、プロセス許容範囲が最大の点で
は、レジスト像はレチクル像よりかなり小さくなる。こ
れが望ましいのは、レチクルが大きいときの回折効果に
よる空間像の劣化が少ないからである。これにより、図
８に示すように従来のポジ型及びネガ型の系よりも焦点
深度を大きくすることができる。この印刷バイアスは、
クロム線のエッジがスペースとして印刷されるという事
実の結果である。スペースは事実上、空間像のエッジ
を"トリミング"するよう機能するため、ネガ型ラインは
従来のネガ型レジストの場合よりも小さく印刷される。
これはハイブリッド・レジストの周波数２重化性が現れ
たものである。

【００３０】ネガ型ラインの印刷バイアスを最適化する
ようにレジスト形成物を設計することが可能である。例
えばポジ型可溶性阻止剤について適切な付加係数（load
ingfactor）を選択することによって、図１０に示すよ
うに特定の印刷バイアスを得ることができる。理論上は
他の要素についても、濃度と反応性に適切な変更を加え
ることによって、フォトレジストの応答性に関して同様
な変更をもたらすことができることは明らかである。

【００３１】例えば０．５ＮＡＤＵＶリソグラフィ装
置で露光したとき、ハイブリッド・レジストの等焦点印
刷バイアスは、図８、図９からわかるようにデータに対
して通常の計算を行うと、標準的なネガ型レジストの等
焦点印刷バイアスより０．１１μｍ大きくなる。この差
は２つの形で利用することができる。まず、同じレチク
ル像サイズではハイブリッド・レジストにより標準レジ
ストより細いラインを印刷しながら、焦点と露光プロセ
ス許容範囲を維持することができる。もう１つの方法
は、ハイブリッド・レジストでは、レチクル・フィーチ
ャのサイズを標準レジストに対して大きくしながら、標
準レジストと同じ像サイズで印刷することができる。大
きいレチクル像を使用することで回折効果が減少するた
め焦点深度が大きくなる（図１１）。前者の用途の場
合、より小さなハイブリッド・レジスト像で高い性能を
得ることができる。後者の用途では、ハイブリッド・レ
ジストのプロセス許容範囲が大きいので歩留りがよくな
る。

【００３２】レジスト形成物に変更を加えることで、高
感光速度（photospeed）ポジ型反応と低感光速度ネガ型
反応が得られ、最適な結果が得られる。またポジ型レジ
ストは、露光後ベーク（ＰＥＢ）に反応しないように選
択することができる。これによりポジ型のネガ型に対す
る感度比を変更でき、よってスペース／ライン／スペー
スの組み合わせの比が変更される。

【００３３】スペース／ライン／スペース比を変更する
もう１つの方法は、露光装置のレチクルにグレースケー
ル・フィルタを利用することである。グレースケール・
フィルタでは、照射線の一部だけがレチクルを通過する
ので中間露光領域が作られる。これにより、露光量は臨
界点に達することがないので、ネガ型レジストがこれら
の領域で機能することが防止されるが、ポジ型は機能
し、よってより広いスペースが作られる。その結果、よ
り広いスペースをより狭いフィーチャと同時に印刷する
ことができる。これはいくつかの素子用途に必要であ
る。

【００３４】次の例は、周波数２重化レジストの組成の
代表例であるが、組成はこの例に限定されることはな
く、当業者は多くの変形例を容易に考えることができよ
う。

【００３５】本発明に従った用途に適したフォトレジス
ト樹脂としては、フォトレジスト形成物のポリマ樹脂と
して使用するのに適した、塩基可溶性（base-soluble）
で鎖の長いポリマが含まれる。具体的には、ｉ）Hoechs
t Celanese（Corpus Christi、TX）から入手できるポリ
（４−ヒドロキシスチレン）、ポリ（３−ヒドロキシス
チレン）等のヒドロキシスチレンといった、−ＯＨ基を
持つ芳香族ポリマ、Shipley（Maroboro、Mass）から入
手できるノボラック樹脂、及びフェノール・ホルムアル
デヒド樹脂等のフェノール性−ＯＨ基を持つポリマ、ｉ
ｉ）エステル側鎖を持つポリメタクリル酸等の酸基を持
つポリマ、及びｉｉｉ）アクリルアミド基型ポリマ等で
ある。

【００３６】ポリマ樹脂は、脱保護形では、すなわち一
度ポジ型反応が起こると、塩基溶媒は可溶性になり、金
属を含まない水酸化アンモニウム、水酸化テトラメチル
アンモニウム、水酸化テトラエチルアンモニウム、金属
を含む水酸化カリウム、メタケイ酸ナトリウムの水溶液
等の現像液に対して相溶性を示す。好適なポリマ樹脂
は、平均分子重量が約１，０００ダルトン乃至約２５
０，０００ダルトンの範囲、更に好ましくは約１，００
０ダルトン乃至２５，０００ダルトンの範囲であり、こ
れにより現像液でのその可溶性を高めることができる。
具体的には、ｐ−ヒドロキシスチレン−無水マレイン酸
コポリマ、ポリヒドロキシスチレン−ｐ−ｔｅｒｔ−ブ
チル−カルガナトスチレン（carganatostyrene）コポリ
マ、ポリ（２−ヒドロキシスチレン）、フェノール−ホ
ルムアルデヒド樹脂、ポリメチル・メタクリル酸エステ
ル−ｔｅｒｔ−ブチル・メタクリル酸エステル−ポリメ
タクリル酸３元共重合体、ポリ−４−ヒドロキシスチレ
ン−tert−ブチル・メタクリル酸エステル・コポリマ、
芳香族環に１つ以上の酸反応活性（acid labile）アル
キルまたはアリール置換基を有するポリ（４−ヒドロキ
シスチレン）、芳香族環の１つ以上のアルキルまたはア
リール置換基を有するポリ（３−ヒドロキシスチレ
ン）、またはこれらを過半数のサブユニットとして含む
コポリマ、例えばMaruzen America（New York、NY）か
ら入手できるＰＨＭ−Ｃ等である。ＰＨＭ−Ｃには、ポ
リ（ヒドロキシスチレン）・サブユニットと、ビニル・
シクロヘキサノール・サブユニットの両方が、好適には
約９９：１乃至約５０：５０の範囲で含まれる。最も好
適な比は約９０ポリ（ヒドロキシスチレン）・ユニット
に対して約１０ビニル・シクロヘキサノール・サブユニ
ットである。

【００３７】架橋剤は、好適にはテトラメトキシメチル
・グリコウリル（glycouril）（"パウダーリンク"）及
び２、６−ビス（ヒドロキシメチル）−ｐ−クレゾール
である。ただし、この他に次のような架橋剤でもよい。

【化１】

【００３８】特開平１−２９３３３９号に見られるこれ
らの類似体及び誘導体、及びエーテル化アミノ樹脂、例
えばメチル化もしくはブチル化したメラミン樹脂（それ
ぞれ、Ｎ−メトキシメチル−または、Ｎ−ブトキシメチ
ル−メラミン）、またはメチル化／ブチル化グリコール
ウリル（glycol-urils）等、例えば次式のものがある。

【化２】

【００３９】前記についてはカナダ特許番号第１２０４
５４７号を参照されたい。

【００４０】光酸発生剤（"ＰＡＧ"）には、これらには
限られないが、Ｎ−（トリフルオロメチル−スルホニル
オキシ）−ビシクロ［２．２．１］ヘプト−５−エン−
２、３−ジカルボキシイミド（"ＭＤＴ"）、オニウム
塩、芳香族ジアゾニウム塩、スルホニウム塩、ジアリル
ヨードニウム塩、及びＮ−ヒドロキシアミドまたはイミ
ドのスルホン酸エステル等がある。米国特許番号第４７
３１６０５号を参照されたい。またＮ−ヒドロキシ−ナ
フタルイミドのドデカンスルホナート（"ＤＤＳＮ"）等
の弱酸を生成するＰＡＧも使用できる。

【００４１】可能な塩基添加剤としては、これらには限
られないが、ジメチルアミノピリジン、７−ジエチルア
ミノ−４−メチル・クマリン（"クマリン１"）、第３ア
ミン、プロトン・スポンジ、ベルベリン及びＢＡＳＦ
の"プルロン（Pluronic）"シリーズや"テトロン（Tetro
nic）"シリーズのポリマアミン等がある。また、ＰＡＧ
がオニウム塩のとき、水酸化テトラアルキルアンモニウ
ムや、水酸化セチルトリメチルアンモニウムも使用でき
る。

【００４２】利用できる増感剤の例としては、クリセ
ン、ピレン、フルオランテン、アントロン、ベンゾフェ
ノン、チオキサントン及びアントラセン、例えば９−ア
ントラセンメタノール（９−ＡＭ）がある。この他のア
ントラセン誘導体増感剤は米国特許番号第４３７１６０
５号に開示されている。増感剤には酸素や硫黄を含むこ
とがある。好適な増感剤は窒素を含まないものである。
窒素がある場合、例えばアミン及びフェノチアジン基
は、露光プロセスで生じた遊離酸を封鎖する（sequeste
r）傾向があり、形成物が感光性を失う。

【００４３】層を厚すぎず、または薄すぎずに基板表面
に付着できるよう、組成全体に粘度を与えるため注型溶
剤が用いられる。注型溶剤の例としては、プロピオン酸
エトキシエチル（"ＥＥＰ"）、ＥＥＰ及びγ−ブチロラ
クトン（"ＧＢＬ"）の組み合わせ、プロピレングリコー
ルモノエチルエーテル・アセテート（ＰＭアセテート）
等がある。

【００４４】次の例では、それぞれ１つが選択されてい
るが、レジストの様々な部分に対して、他にも多くの組
成を選択できることは理解されたい。最も広い意味で
は、好適な実施例の方法及び構造は、ネガ型成分及びポ
ジ型成分を含み、ポジ型成分は第１化学線エネルギ・レ
ベルで働き、ネガ型成分は第２化学線エネルギ・レベル
で働き、第１及び第２の化学線エネルギ・レベルは、中
間の化学線エネルギ・レベルにより分けられた任意のハ
イブリッド・レジストを使用して実現できる。

【００４５】例１：次の組成は、Pacific Pac Inc．（H
ollister、CA）から入手できるプロピレングリコールモ
ノメチルエーテル・アセテート（ＰＭアセテート）溶剤
で溶解された。この溶剤は、３Ｍ（St．Paul、MN）から
入手できる非イオン系フッ化アルキルエステル界面活性
剤であるＦＣ−４３０を３５０ｐｐｍ含み、固形物は合
計２０％である。Maruzen America（New York、NY）か
ら入手できる１０％水素加（hydrogenated）ポリ（ヒド
ロキシスチレン）（ＰＨＳ）、メトキシプロペン（ＭＯ
Ｐ）で保護されたフェノール基を約２５％有する、固形
物の８１．２％。Daychem Labs（Centerville、OH）か
ら入手できるＮ−（トリフルオロメチル−スルホニルオ
キシ）−ビシクロ−［２、２、１］−ヘプト−５−エン
−２、３−ジカルボキシイミド（ＭＤＴ）、固形物の１
０．５％。Cytec（Danbury、CT）から入手できるテトラ
メトキシメチル・グリコウリル（glycouril）（"パウダ
ーリンク"）、固形物の８．２％。及び、Aldrich Chemi
cal Companyから入手できる７−ジエチルアミノ−４−
メチル・クマリン・ダイ（クマリン１）、固形物の０．
１％。

【００４６】溶液は０．２μmフィルタで濾過された。
ヘキサメチルジシラザンで下塗りをしたシリコン・ウエ
ハ上に、この溶液を塗布し、１１０℃のソフト・ベーク
を行い、Nanospec反射分光メータ（reflectance spectr
ophotometer）により測定して約０．８μm厚の膜が得ら
れた。被覆ウエハは次に、少量から多量まで露光量の異
なるマトリックスを持つ開口数（ＮＡ）０．３７のCano
nステッパにより、波長２４８ｎｍの遠紫外線（ＤＵ
Ｖ）エキシマ・レーザで露光され、１１０℃で９０秒、
露光後ベーク（ＰＥＢ）にかけられた。露光膜の溶解速
度は、０．１４規定（Ｎ）水酸化テトラメチルアンモニ
ウム（ＴＭＡＨ）現像液で現像された後、残存膜の厚み
から計算された。溶解速度と露光量の関係を図６に示
す。図６からわかるように、レジストは、非露光のとき
の溶解速度が非常に低い（約２ｎｍ／秒）。露光量を増
やすと、溶解速度は約５０ｎｍ／秒に達するまで増加す
る。溶解速度は、露光量が約１ミリジュール（ｍＪ）乃
至約３ｍＪの範囲にあるとき、このレベルで比較的一定
している。露光量を更に増やすと、ネガ型架橋性が優勢
になり、溶解速度は０付近まで戻る。

【００４７】このレジストの典型的なリソグラフィ応答
を図１６に示す。図１６は、０．３７ＮＡの２４８ＤＵ
Ｖステッパを使用し、ピッチ２μｍで幅１μｍの組にさ
れた（nested）クロムのラインを持つマスクを通してレ
ジストを露光した結果を示している。マスクの全てのク
ロムのライン及びスペースの組み合わせは、レジストで
２つのライン及び２つのスペースとして印刷される。ネ
ガ型ラインは約０．８μｍ、ポジ型ラインは約０．６μ
ｍ、２つのスペースは等しく約０．３μｍである。

【００４８】同じレジストを使用したもう１つの実験で
は、０．５ＮＡＤＵＶステッパMICRASCAN IIにより、
分離したクロムのスペースがハイブリッド・レジスト膜
に照射され、スペース／ライン／スペースの測定値がク
ロムのスペース幅の関数として描いてある（図１３）。
データからわかるように、ライン幅はマスクのクロムの
スペースのそれに応じて増加するが、ラインのいずれの
側のスペースも比較的一定している。

【００４９】例２：この例は、光酸発生剤の型及び様々
な成分の相対量を変えることで、ハイブリッド・レジス
トの溶解速度特性及びその結果としてのリソグラフィ応
答がどのように変化するかを示している。この第２形成
物は例１と同様に調製され処理されたが、次の成分で構
成されている。ＭＯＰで保護されたフェノール基を約２
５％有するＰＨＳ、固形物の９０．８％。トリフェニル
スルホニウムトリフレート（triflate）、固形物の１．
３％。"パウダーリンク"、固形物の７．８％。水酸化テ
トラブチルアンモニウム塩基、固形物の０．１％。及
び、固形物１８．９％の溶液を作るための溶剤として、
界面活性剤ＦＣ−４３０を３５０ｐｐｍ含有する充分な
ＰＭアセテート。

【００５０】得られたハイブリッド・レジストの溶解速
度特性を図１４に示す。曲線の全体的な性質は例１のハ
イブリッド・レジストと同様で、溶解速度は最初、非露
光レジストでは低く、約５ｍＪで増加し、約７ｍＪで減
少する。しかし絶対露光量の範囲とこの範囲内の溶解速
度は、図１２とはかなり異なる。

【００５１】図１６は、０．５ＮＡＤＵＶステッパMI
CRASCAN IIにより、等幅のスペースと組にされたクロム
のラインのマスクを通して露光されたときのハイブリッ
ド・レジストのこの形成物の応答を表す。ネガ型ライ
ン、非露光（ポジ型）ライン、及びスペース幅が、マス
ク寸法の関数として描いてある。スペースは約０．１８
μｍの範囲で比較的一定しているが、ラインは両方とも
マスク寸法の変化に応じて変化している。

【００５２】例３：この例は、周波数２重化像のスペー
ス幅が、ＰＨＳのＭＯＰによる保護レベルを変えること
で変化することを示す。付加ＭＯＰが２４％と１５％の
２つの異なるＰＨＳロットにより、例１と同様のハイブ
リッド形成物が作られた。ただし膜厚を約０．５μｍに
するため、固形物含有量の合計は全体量の１６．０％に
調整された。これら２つのストック形成物から、平均Ｍ
ＯＰレベルが１５％乃至２４％の範囲の形成物が複数調
製された。ウエハへの被覆と１１０℃でのソフト・ベー
クの後、０．５ＮＡＤＵＶステッパMICRASCAN IIで露
光し、１１０℃、６０秒の現像後ベークにかけられ、最
終的に０．１４ＮＴＭＡＨ現像液で現像された。クロ
ム開口を有するレチクルがハイブリッド・レジスト膜に
印刷された。レジスト像のスペース幅が測定され、それ
ぞれの形成物を得るため用いられたＰＨＳの平均ＭＯＰ
可溶性阻止剤の添加量の関数としてグラフ化した。図１
５に示すように、スペース幅はＭＯＰ濃度に対する依存
性が高いことが確認された。

【００５３】例４：ネガ型像は、ＰＥＢの後、現像の前
に全面均一ＤＵＶ露光により、本発明のハイブリッド・
レジストで形成することができる。

【００５４】例２に示したハイブリッド・レジスト形成
物の像は、０．５ＮＡＤＵＶ露光装置上の電気テスト
・パターンのクロム・レチクルで露光された。得られた
レジスト像のエッチング・パターンを電気プローブ法で
測定できるように、２０００Åのポリシリコン膜を有す
るシリコン・ウエハ（２００ｍｍ）が基板として用いら
れた。露光後ベーク・プロセスの後、ウエハは再び露光
装置（MICRASCAN II）にかけられ、クリア・ガラス・レ
チクルを使用して平方センチメートル（ｃｍ²）当たり
１０ｍＪで露光された。露光後ベーク・プロセスは、こ
の第２露光の後には行われなかった。第２の露光の目的
は、最初に露光されなかったレジストをウエハから除去
し、現像後にネガ型レジスト・パターンだけを残すこと
である。

【００５５】最初の像露光量は１７ｍＪ／ｃｍ²乃至２
４ｍＪ／ｃｍ²、露光後ベーク温度は１１０℃、９０
秒、現像時間は０．１４ＮＴＭＡＨで１００秒だっ
た。標準ネガ型レジストも同様に処理されたが、制御段
階としての均一露光ステップは省略された。この実験か
らの電気データは図８及び図９に示してある。ハイブリ
ッド・レジストについて、約０．１１μｍの大きな等焦
点印刷バイアスが、標準ネガ型レジストに対して、従来
の標準的な方法により計算されて観測された。

【００５６】ハイブリッド・レジストに化学線エネルギ
が照射されると、完全露光のレジストの部分は架僑して
ネガ型ライン・パターンを形成し、非露光領域は光活性
を残してポジ型パターンを形成、そして照射量が中間の
領域は可溶性となり、現像時に取り除かれる。図１７に
移る。マスク・ブロッキング形状１７０２を含むマスク
１７００が例示してある。ウエハ上にハイブリッド・レ
ジストが付着され、マスク１７００を通して化学線で露
光／現像されると、マスク１７００はハイブリッド・レ
ジストに"リンク状"または"ドーナツ状"パターンを作
る。このようなリンク状パターンを図１８、図１９、図
２０に示す。図１９は図１８のライン１９−１９でのウ
エハの断面、図２０は図１８のライン２０−２０でのウ
エハの断面である。

【００５７】図１８はハイブリッド・レジストが付着さ
れ、ブロッキング形状１７０２を含むマスク１７００を
通して露光され現像されたウエハ部１８０２を示す。露
光されなかったハイブリッド・レジスト部分（つまりマ
スク形状１７０２によってブロックされた内側領域１８
０４）は光活性を残し、現像液に不溶で、ポジ型ライン
・パターンを形成する。高い照射強度で露光されたハイ
ブリッド・レジスト部分（つまりマスク形状１７０２に
よってブロックされていない外側領域１８０６）は現像
前ベーク時に完全に架僑し、ネガ型ライン・パターンを
形成する。中間照射量で露光されたハイブリッド・レジ
スト部分（つまりマスク形状１７０２のエッジ下の領
域）は第１露光の後に現像液に可溶となり、現像ステッ
プで溶解し、ハイブリッド・レジストにスペース１８０
８を形成する。

【００５８】第１露光時にハイブリッド・レジストの部
分１８０４は露光されなかったので、これらの領域は光
活性を残し、この時点でポジ型レジスト・パターンを含
む。従って、ウエハの均一露光により、これらポジ型レ
ジスト・パターンは重合され、現像時に取り除くことが
できる。均一露光は、好適には中間露光であり、第１露
光ステップで露光されなかったレジストの領域（つまり
ポジ型パターン）に対して中間の応答を生じるために、
照射量を充分少なくして、または露光時間を充分短くし
て露光する。

【００５９】他にも、ポジ型部分は、純粋な酢酸ｎ−ブ
チルの溶液を室温で使用して、または０．３５規定
（Ｎ）水酸化テトラメチルアンモニウム（ＴＭＡＨ）等
の強塩基での選択的エッチングにより取り除くことがで
きる。

【００６０】図２１、図２２、図２３に移る。均一露光
と現像の後のウエハ部１８０２が示してある。図２２は
図２１のライン２２−２２でのウエハ部の断面、図２３
はライン２３−２３でのウエハの断面である。

【００６１】均一露光により、露光されなかった（つま
りマスク形状１７０２によりブロックされた）ポジ型領
域（つまり図１８、図１９、図２０のハイブリッド・レ
ジスト部分１８０４）が可溶となり、現像時にレジスト
が取り除かれている。

【００６２】

【実施例】『電界効果トランジスタ製造方法』好適な実
施例は電界効果トランジスタを形成するためにハイブリ
ッド・レジストに固有の性質を利用する。特に好適な実
施例は、従来技術の欠点を克服する高くなったソースと
ドレインの領域を持つ電界効果トランジスタを形成す
る。特に好適な実施例のトランジスタではソースとドレ
インの電流漏れが改良される。これはラッチアップ耐性
の改良につながる。またハイブリッド・レジストを用い
ることで好適な実施例は精度及び一貫性を高めたトラン
ジスタの形成を促す。

【００６３】好適な実施例は、基板上に形成された高く
なった領域上にトランジスタのソースとドレインの領域
を形成する。特に好適な実施例はトランジスタ・ゲート
を形成するため付着されるものと同じ物質（ポリシリコ
ン等）の層に形成される。基板上に基板から分離してソ
ースとドレインの領域を形成することによって、性能が
改良されたトランジスタが得られる。改良点には、接合
領域が低くなることが含まれ、これにより接合容量と接
合漏れが減少し、デバイス間の分離領域を大きくするこ
とができるので、ラッチアップ耐性が改良されるほか、
高くなった領域は局所的相互接続部になる。高くなった
ソース／ドレインはまた、ソース／ドレインをゲートと
同じ高さにするのでコンタクト・プロセスを容易に実現
できる。

【００６４】電界効果トランジスタを形成する好適な実
施例は、新規な方法により側壁スペーサを形成する。新
規な方法により他の側壁上に側壁スペーサを形成せずに
特定の側壁上でスペーサを選択的に形成できる。この新
規な方法はハイブリッド・レジストに特有な性質を利用
してこれらの側壁スペーサを完全に自己整合する形で選
択的に形成する。マスク・レチクルを通した他の露光ス
テップは必要ない。

【００６５】図２４に移る。高くなったソースとドレイ
ンの領域を含む電界効果トランジスタ（ＦＥＴ）を形成
する方法２４００が示してある。最初のステップ３０２
はＦＥＴを作製するためにウエハを準備することであ
る。これには通常、浅いトレンチ分離部（ＳＴＩ）等の
分離部の形成、ウェルの注入、ゲート酸化物の成長、ゲ
ート物質（ポリシリコン等の適切な導体）の付着、及び
ハードマスク（窒化物等の適切な無機物質）の付着が含
まれる。

【００６６】好適な実施例で、付着されたハードマスク
の深さは、ゲート物質自体までエッチングせずに側壁ス
ペーサを充分にエッチングするのに充分（例えば２００
０Å未満）である。これについてはさらにステップ３２
６に関して説明する。

【００６７】詳しくは後述するが、ゲート酸化物層はゲ
ート誘電物になるほかに、高くなったソースとドレイン
の領域を基板から分離するためにも用いられる。

【００６８】ＳＴＩ領域の形成は、好適にはハイブリッ
ド・レジストに固有の性質を利用して、本出願と同時に
出願される米国特許出願０８／８９５７４８、"Method
of Defining Three Regions Using a Single Masking S
tep and Device Formed Thereby"に開示されているよう
に行われるが、分離領域を形成するのは他の適切な方法
でもよい。

【００６９】詳しくは後述するが、好適な実施例のソー
スとドレインの領域は、基板上の付着されたポリシリコ
ンに形成される。ソースとドレインは酸化物により基板
から分離されるので、デバイスを分離するために用いる
ＳＴＩは少なくすることができる。特に従来技術の方法
では、ＳＴＩによってゲートチャネル幅とソース、ドレ
インの領域が画成され、ＳＴＩ領域は全てのデバイス上
のほぼ全ての構造間で形成する必要があった。好適な実
施例のソースとドレインの領域は基板から分離されるの
で、ＳＴＩはデバイス・チャネル幅を画成するゲートの
端の小さい島にのみ必要である。これによりＳＴＩ作製
プロセスが簡単になり、デバイス密度を上げることがで
きる。

【００７０】特に好適な実施例では、基板と接触した領
域（ＰウェルまたはＮウェル）が小さくなることから、
デバイス間の（いくつかの領域内の）スペースを小型化
できる。通常、ラッチアップのルールからＮＦＥＴとＰ
ＦＥＴを分離するのに必要なスペースが求められる。ソ
ース／ドレイン領域の大部分が基板より上で基板から分
離している好適な実施例では、デバイス間のスペースは
大きい（接合部から接合部までを測った場合）。これに
よりラッチアップ設計ルールの制限を受けずに回路密度
を上げることができる。その代わり密度は通常はコンタ
クト・ルールによってのみ制限される。分離され且つ高
くなったソース／ドレインにより形成される局所的な相
互接続部もまた回路密度を上げる利点を持つ。

【００７１】次のステップ３０４は、先に述べたハイブ
リッド・レジスト組成物等のハイブリッド・レジストの
付着である。次にステップ３０６でハイブリッド・レジ
ストが、ゲート側壁領域を画成する形状を持つマスクを
通して露光される。好適な実施例ではマスク形状は、ゲ
ート側壁領域に対応したエッジを含む。これはハイブリ
ッド・レジストのこれらの領域が中間露光量で露光され
るためである。露光時にブロックされていない、よって
完全に露光されるハイブリッド・レジストの領域は架僑
してネガ型パターンを形成する。露光時にブロックされ
たハイブリッド・レジストの領域は露光されず光活性を
残し、よってポジ型パターンを含む。次にステップ３０
８では、露光されたハイブリッド・レジストが現像され
る。これにより中間露光量の領域は取り除かれ、ハイブ
リッド・レジストにゲート側壁スペースが形成される。

【００７２】またハイブリッド・レジストを使用する利
点の１つは、マスク形状のエッジ下に形成される中間ゲ
ート側壁スペースが、解像度０．３５μｍで動作する設
計の現在のＤＵＶ（遠紫外）リソグラフィ装置により
０．２μｍ未満の幅で印刷できることに注意されたい。
従ってマスク形状のエッジによりハイブリッド・レジス
トにスペースを画成することで、従来のリソグラフィよ
りも小さな寸法のフィーチャを作成できる。ハイブリッ
ド・レジスト・スペースの好適な幅は０．１μｍ乃至
０．３μｍ、最も好適な幅は約０．２μｍである。

【００７３】図２５に移る。ウエハ部２５００が示して
ある。ウエハ部はステップ３０２に従って、先に形成さ
れた２つの浅いトレンチ分離領域２４０２、ゲート酸化
物層２４０４、ゲート物質層２４０６及びハードマスク
層２４０８を含む。ステップ３０４乃至３０８に従っ
て、ハイブリッド・レジスト層が付着され、マスク部２
５００を通して露光／現像されている。マスク部２５０
０は、露光時にハイブリッド・レジストをブロックする
２つのブロッキング形状２５０２及び２５０４と、非ブ
ロッキング形状２５０６を含む。従って、ブロッキング
形状２５０２及び２５０４のエッジ下のハイブリッド・
レジストの領域は中間露光量で露光され、可溶となり、
現像時に取り除かれる。これによりハイブリッド・レジ
ストにゲート側壁スペース２５２０が形成される。

【００７４】また、ステップ３０６で露光されなかった
ハイブリッド・レジスト部分（つまりブロッキング形状
２５０２及び２５０４下の領域）は現像液に不溶のまま
で、ハイブリッド・レジストのポジ型パターン２５２２
及び２５２４を形成する。高い照射強度で露光されたハ
イブリッド・レジスト部分（つまり非ブロッキング形状
２５０６下の領域）はハイブリッド・レジストのネガ型
ライン・パターン２５２６を形成する。

【００７５】ハイブリッド・レジストがこのようにパタ
ーン化されると、次のステップ３１０は、ハイブリッド
・レジストのスペースを通してハードマスクをエッチン
グすることである。このエッチングは、好適にはＮＦ₃
とアルゴンまたはＣＨＦ₃とＯ ₂による窒化物の反応性イ
オン・エッチングにより行われるが、ハイブリッド・レ
ジストのポジ型部分と反応せずにハードマスクを取り除
く場合は、任意の適切なエッチング手順でもよい。図２
６に移る。スペース２５２０下でハードマスク層２４０
８がエッチングで取り除かれたウエハ部２５００が示し
てある。

【００７６】次のステップ３１２はハイブリッド・レジ
ストの均一露光と現像である。均一露光は好適には中間
露光であり、第１露光ステップで露光されなかったレジ
ストの領域（つまりポジ型パターン）に対する中間反応
を作るために充分小さい露光量または充分に短い露光時
間で露光する。このステップにより、ハイブリッド・レ
ジストのポジ型パターンが可溶となり取り除かれる一
方、ハイブリッド・レジストのネガ型パターンは残る。
図２７に移る。ポジ型パターン２５２２及び２５２４が
現像により取り除かれたウエハ部２５００が示してあ
る。この手順は、ハイブリッド・レジストのネガ型パタ
ーン２５２６を残す。

【００７７】或いはまた、室温で純粋な酢酸ｎ−ブチル
の溶媒または０．３５規定（Ｎ）水酸化テトラメチルア
ンモニウム（ＴＭＡＨ）等の強塩基の溶媒を使用した、
選択的エッチングによりポジ型部分を取り除くこともで
きる。この溶媒は、ネガ型領域とは無関係に、ポジ型領
域を選択的に取り除くように調整してもよい。ネガ型領
域は架僑し、従ってほぼ不溶性である。また、この方法
は、窒化物エッチング・プロセスにより光活性が残るポ
ジ型レジスト領域に関して問題の発生する可能性を小さ
くするので、処理ステップを追加する必要がない。

【００７８】次のステップ３１４は残りのハイブリッド
・レジスト及び残りのハードマスクを通してゲート物質
をエッチングし、ゲート物質層に側壁スペーサ・トラフ
を画成することである。このエッチングにより近接した
１対の開口がゲート物質層に形成され、ゲート物質層が
画成されて開口間にゲートを含む第１部及び開口に隣接
してソースとドレインを含む第２部が形成される。従っ
てゲート物質層が画成されたゲート部、高くなった側壁
スペーサ物質、及び高くなったドレイン部が形成され
る。このエッチングは好適には塩素／Ｈｅ／Ｏ₂等のハ
ロゲン／酸素混合物を使用して行われるが他の適切なエ
ッチング手順でも行える。このステップで側壁スペーサ
・トラフが画成され、このトラフを通して下のシリコン
にインプラントを形成でき、側壁スペーサが形成でき
る。

【００７９】図２８に移る。ゲート物質層２４０６とゲ
ート酸化物層２４０４に側壁トラフ２８０１、２８０２
が形成されたウエハ部２５００が示してある。側壁トラ
フ２８０１、２８０２にはゲート物質層２４０６が画成
されて３つの領域、即ちゲート領域２８０４、高くなっ
たソース領域２８０６、及び高くなったドレイン領域２
８０８が形成される。残りのネガ型パターン２５２６及
び残りのハードマスク層２４０８は両方とも側壁スペー
サ・トラフ２８０１、２８０２が形成されるエッチング
・ステップのマスクになる。側壁スペーサ・トラフ２８
０１、２８０２はハイブリッド・レジストを使用して画
成されたので、従来のリソグラフィよりも小型に形成す
ることができる。これによりフィーチャ・サイズが従来
の方法で作成された場合よりも小さい側壁スペーサ・ト
ラフ２８０１、２８０２の形成が促進される。これによ
ってウエハへの注入が精密に制御される。

【００８０】次のステップ３１６は露出されたハードマ
スクを取り除くことである。これは好適には残りのネガ
型ハイブリッド・レジスト・パターンに対して窒化物と
酸化物を選択的にエッチングすることによって行われ
る。

【００８１】図２９に移る。ハイブリッド・レジストの
ネガ型パターン２５２６によって保護されなかったハー
ドマスク層２４０８の露出光部分が取り除かれたウエハ
部２５００が示してある。

【００８２】次のステップ３１８は残りのネガ型ハイブ
リッド・レジストを取り除くことである。これは一般に
はプラズマ・レジスト・ストリップを使用してレジスト
を剥離することによって行われる。これで残りのハード
マスクが電界効果トランジスタのゲート上に露出する。
図３０に移る。ウエハ部２５００が示してある。ネガ型
パターン２５２６は取り除かれており、パターン化され
たゲート物質を覆うハードマスク２４０８の残りの部分
が露出している。

【００８３】次のステップ３２０はゲート・エッジ・イ
ンプラントを形成することである。好適な実施例はフィ
ーチャ・サイズが最小の側壁スペーサ・トラフをゲート
のエッジに形成しているので、ゲート・エッジでのドー
ピングを調製するためにきわめて精密なゲート・エッジ
・インプラントを形成することができる。対照的に、マ
スキング・ステップを追加せずに、従来の側壁スペーサ
のコンフォーマル付着／定方向エッチングを用いた従来
技術の方法は、ゲート・エッジでのドーピングを選択的
に調製する限られた機能しかない。特に従来技術は、活
性領域全体（ゲートによってブロックされる部分を除
く）で注入を行い、次に側壁スペーサを形成し、再び活
性領域全体（ゲートと側壁スペーサによってブロックさ
れる部分を除く）で注入を行う機能しかない。従ってゲ
ート・エッジに追加されるドーパントはまた活性領域全
体で追加しなければならない。これは、作成できるイン
プラントのタイプを大きく制限する。

【００８４】ゲート・エッジ・インプラントは、ＦＥＴ
の性能を改良するために設計された任意のタイプのイン
プラントでよい。好適な実施例ではハロゲン・インプラ
ントに続いて軽ドープ・インプラントが形成される。軽
ドープ・インプラントは、ドーピング濃度が１Ｘ１０¹³
ないし５Ｘ１０¹⁵イオン／ｃｍ²、好適には約１Ｘ１０
¹⁴イオン／ｃｍ²で、ソース、ドレインの領域と同じ種
のドーパントを含む。ハロゲン・インプラントは軽ドー
プ・インプラントとは反対の種のドーパントを含み、軽
ドープ・インプラントよりもわずかに深く注入される。
ハロゲン・インプラントにより、軽ドープ・インプラン
ト／基板遷移部でのバックグラウンド・ドーピングが通
常よりもわずかに多くなる。

【００８５】軽ドープ・インプラントは、デバイス電流
をＦＥＴ表面にチャネリングすることによってＦＥＴの
動作を改良する。ハロゲン・インプラントは短チャネル
の影響（つまりしきい値電圧のロールオフ、パンチスル
ー）を減らすのに役立つ。

【００８６】対照的に従来技術の方法では、活性領域全
体にインプラントを作成する必要があり、同様なインプ
ラントでは、接合コンデンサが大きくなるので接合容量
が過剰になる。

【００８７】図３１に移る。ゲート・エッジの軽ドープ
・インプラント３１０２とゲート・エッジのハロゲン・
インプラント３１０４がゲート２８０４のエッジに形成
されたウエハ部２５００が示してある。これらのインプ
ラントの幅は、ハイブリッド・レジスト・プロセスによ
りポリシリコン・ゲート物質２４０６に形成された側壁
スペーサ・トラフ２８０１及び２８０２により画成され
る。従ってゲート・エッジの軽ドープ・インプラント３
１０２とゲート・エッジ・ハロゲン・インプラント３１
０４は両方とも精密に画成できる。

【００８８】次のステップ３２２は側壁酸化物を成長さ
せ、側壁スペーサ・トラフ２８０１及び２８０２に薄い
窒化物ストッパ層を付着することである。後で述べるよ
うに、このステップはオプションであるが、平坦化の際
に不要なゲート物質のエッチングの可能性を避けるため
には望ましい。図３２に移る。側壁酸化物層３２０２と
窒化物ストッパ層３２０４が側壁スペーサ・トラフ２８
０１に形成されたウエハ部２５００の拡大図が示してあ
る。

【００８９】この時点までに生じる処理をまとめると、
ＦＥＴ上の３つの領域、すなわちゲートを含む領域、ソ
ースとドレインを画成する領域、及びそれらの間のトラ
フを画成するためにハイブリッド・レジストが用いられ
た。ハイブリッド・レジスト固有の性質によりトラフの
形成とソース、ドレイン上からのハードマスクの除去が
促進され、ハードマスクは１回のレチクル露光ステップ
でゲート領域の上に自己整合プロセスで残る。ハードマ
スクはゲート部の上にのみ残るので、ゲート側のトラフ
側壁は、トラフのソースとドレインの側の側壁よりもか
なり深くなる。この深さの違いはゲート領域上のハード
マスクとの組み合わせにより、ゲートの側壁を覆う側壁
スペーサの形成を促進するが、側壁スペーサは、高くな
ったソースとドレインの側壁には形成されない。

【００９０】次のステップ３２４は、側壁スペーサ物質
をコンフォーマルに付着することである。この物質は、
二酸化シリコン、窒化シリコン等の誘電物質を適当に含
む。図３３に移る。側壁スペーサ物質層３３０２をコン
フォーマルに付着したウエハ部２５００が示してある。
好適な実施例では、側壁スペーサ物質は二酸化シリコン
を含むが、他の適切な物質でもよい。側壁スペーサ物質
層３３０２は、ウエハ上でコンフォーマルに付着された
ときに側壁スペーサ・トラフ２８０１及び２８０２を埋
める。

【００９１】次のステップ３２６は、側壁スペーサ物質
を一定方向にエッチングしてゲートの側面に側壁スペー
サを形成することである。このエッチングは好適にはオ
ーバ・エッチングである。つまり全ての側壁スペーサ物
質が水平面から取り除かれた後でもエッチングが続き、
ゲートを覆う残りのハードマスクの一部が取り除かれる
ことである。好適には定方向エッチングにより側壁トラ
フのソースとドレインの側から側壁スペーサ物質が全て
またはほぼ全て除去され、側壁スペーサ・トラフのゲー
ト側には側壁スペーサが残る。エッチングは好適にはＣ
ＨＦ₃とＯ₂との反応性イオン・エッチングにより行われ
るが、適切な酸化物エッチングも可能である。

【００９２】この結果は、ソースとドレインの側（つま
りゲート物質しか含まない）のトラフ側壁の深さよりも
かなり深い（つまりゲート物質とハードマスク物質の両
方を含む）ゲート側のトラフ側壁の深さにより促進され
る。そのために、定方向エッチングは、側壁物質の全て
またはほとんどを、ゲート自体の側面から除去する前に
側壁トラフのソースとドレインの側から除去する。

【００９３】定方向エッチングで残りのハードマスク上
の全ての側壁スペーサ物質が取り除かれたとき、残りの
ハードマスクはエッチングにより除去されることに注意
されたい。ハードマスクの深さは、ゲート物質自体にま
でエッチングすることなく、側壁スペーサ物質がソース
とドレインの側のトラフ側壁から除去されるように側壁
スペーサ物質の充分なエッチングを促すのに十分な深さ
にする。例えば２０００Å未満、好ましくは１０００−
２０００Åとする。

【００９４】一般的には側壁トラフのソースとドレイン
の側面から全ての側壁スペーサ物質を取り除くことが好
適であるが、基板及び高くなったソースとドレインの間
の接続が保たれる限り、エッチングは少量を残して止め
ることができる。

【００９５】このエッチング手順では、ハードマスク下
のゲート・ポリシリコンの部分がこの手順により不意に
エッチングされないように注意が必要である。特にエッ
チングによってスペーサ物質が除去されるとき、最終的
にはハードマスク下のゲート・ポリシリコンの側面が露
出する。側壁スペーサ物質を除去するために用いられる
エッチング剤はゲートも除去してゲート構造を破壊する
ことがある。先に述べたように、この問題を回避する好
適な方法では、図３２に示すようにステップ３２２の一
環として側壁スペーサ・トラフに窒化物ライナが形成さ
れる。このエッチングを窒化物に対して選択的に行うこ
とでハードマスク下のポリシリコン・ゲート物質及びポ
リシリコンのソース／ドレイン物質の保存が保証され
る。

【００９６】図３４に移る。側壁スペーサ物質が定方向
にエッチングされてゲート側面に側壁スペーサ３４０２
が形成されたウエハ部２５００が示してある。エッチン
グではまたハードマスク２４０８の部分も除去される。
側壁トラフのソースとドレインの側面に側壁物質の小部
分３４０４（側壁スペーサ・スタブという）が残ってい
る。先に述べたようにこれは、高くなったソース／ドレ
イン及び基板の間に導路が残っている限りは許容でき
る。

【００９７】次のステップ３２８はウエハ上にシリコン
を選択的に成長させることである。シリコンの選択的成
長は好適にはエピタキシャル・チャンバにて好適な厚み
５００Åにシリコンを成長することによって行われる。
このプロセスによりシリコンは全てのシリコン面または
ポリシリコン面に成長する。特にシリコンはポリシリコ
ンの高くなったソース領域及び高くなったドレイン領域
の露出したトップと側面に成長する。またシリコンは側
壁トラフを通して露出したドレイン側の基板とソース側
の基板にも成長する。好適には、ソース側の基板と高く
なったソース領域の側面に成長したシリコンはブリッジ
をなして基板を高くなったソース領域に接続する。同様
にドレイン側基板と高くなったドレイン領域側壁に成長
したシリコンは好適には拡大して基板を高くなったドレ
イン領域に接続する。ゲートを覆うハードマスク及びゲ
ート側壁を覆う側壁スペーサはシリコンがそこに成長す
るのを防ぐことに注意されたい。これによりゲートの短
絡が防止され、シリコンは、基板がソースとドレインの
領域の側壁に接続されるまで成長することが可能であ
る。

【００９８】図３５に移る。シリコン３５０２がウエハ
上に選択的に被着された後のウエハ部２５００が示して
ある。シリコン３５０２は全てのシリコン表面に成長し
ている。これらの表面には高くなったソース領域２８０
６と高くなったドレイン領域２８０８、及びトラフ２８
０１、２８０２を通して露出した基板２５００が含まれ
る。好適な実施例に従ってシリコンは成長し、トラフ２
８０１で露出したソース側基板を高くなったソース領域
２８０６に接続している。同様にシリコンは成長してト
ラフ２８０２で露出したドレイン側基板と高くなったド
レイン領域２８０８を接続している。側壁物質の小部分
３４０４はシリコンの成長によってブリッジをなし、よ
って高くなったソースとドレイン領域及び基板との間の
接続部に干渉するには小さすぎることに注意されたい。

【００９９】方法２４００の次のステップ３３０は成長
したシリコンとポリシリコン物質をパターン化して隣接
した電界効果トランジスタの様々な素子を分離すること
である。特にこのパターン化は成長したシリコンとポリ
シリコンの、様々な電界効果トランジスタになる領域を
画成する。このパターン化は好適にはフォトレジストの
層を付着し、フォトレジストをパターン化し、次にシリ
コンとポリシリコンをエッチングすることによって実現
される。このエッチングは好適には３つのステップの反
応性イオン・エッチングにより実現される。これにより
選択された領域のソース／ドレイン・スタック全体がエ
ッチングされる。最初のステップはシリコンをエッチン
グすることである。これは好適には酸化物と窒化物に対
して選択的なＨＢｒ／ＨＣｌ／Ｏ₂による。次のステッ
プは窒化物及び酸化物層のエッチングである。これは好
適にはポリシリコンに対して選択的なＣＨＦ₃とＯ₂によ
る。最後のエッチング・ステップはポリシリコンのエッ
チングである。これは好適にはＨＢｒ／ＨＣｌ／Ｏ₂よ
る。この混合物は、下のＳＴＩまたはゲート酸化物で止
まるように酸化物に対して選択的である。

【０１００】成長したシリコンとポリシリコン物質をパ
ターン化するための設計は、生産される回路設計に大き
く依存する。例えば図３６を参照すると、代表的なＣＭ
ＯＳインバータ３６０２が示してある。ＣＭＯＳインバ
ータはＰチャネルＦＥＴ３６０４とＮチャネルＦＥＴ３
６０６を含む。ＣＭＯＳインバータの入力はＰ−ＦＥＴ
３６０４とＮ−ＦＥＴ３６０６のゲートに接続される。
ＣＭＯＳインバータの出力はＰ−ＦＥＴ３６０４のドレ
インとＮ−ＦＥＴ３６０６のソースに接続される。Ｐ−
ＦＥＴ３６０４のソースはＶｄｄに接続される。Ｎ−Ｆ
ＥＴ３６０６のドレインはグラウンドに接続される。

【０１０１】図３７を参照する。ウエハ部２５００の上
面図により、成長したシリコンとポリシリコン物質のパ
ターン化によりＣＭＯＳインバータ３７０２が実現され
る様子が示してある。破線３７０３はＮ−ＦＥＴ３６０
６が形成されるＮ型拡散領域を示し、破線３７０５はＰ
−ＦＥＴ３６０４が形成されるＰ型拡散領域を示す。３
７０３と３７０５の外側の領域は浅いトレンチ分離部を
含み、これは好適な実施例のトランジスタで漏れ耐性が
増すことからかなり小型化することができる。

【０１０２】太線３７０１はパターン化された成長シリ
コンとポリシリコンの外周を画成する。パターン化は成
長したシリコンとポリシリコンを部分３７０２、３７０
４、３７０６、３７０８に分割する。ポリシリコンの部
分３７０２はＰ−ＦＥＴ３６０４のゲートとＮ−ＦＥＴ
３６０６のゲートを含み、ＣＭＯＳインバータの入力に
接続される。成長したシリコンとポリシリコンの部分３
７０４はＰ−ＦＥＴ３６０４のソースを含みＶｄｄに接
続される。成長したシリコンとポリシリコンの部分３７
０６はＮ−ＦＥＴ３６０６のドレインを含みグラウンド
に接続される。成長したシリコンとポリシリコンの部分
３７０８はＰ−ＦＥＴ３６０４のドレインとＮ−ＦＥＴ
３６０６のソースを含み出力に接続される。

【０１０３】残りの高くなったソースとドレインは隣接
したトランジスタ間の局所的な相互接続部となることに
注意されたい。従って、トランジスタ間のゲート導体ポ
リシリコンをエッチングしないだけでこれらのトランジ
スタを接続することができる。これは余分な層を必要と
せず、あるいは処理ステップを追加せずに隣接したデバ
イスを接続する効果的な方法である。

【０１０４】これは成長したシリコンとポリシリコンが
好適な実施例に従ってどのようにパターン化されるかを
示す一例にすぎないことに注意されたい。例えばＰ−Ｆ
ＥＴ３６０４のドレインとＮ−ＦＥＴ３６０６のソース
が接続される他の回路では、パターン化により部分３７
０８はさらにＰ−ＦＥＴ３６０４ドレインとＮ−ＦＥＴ
３６０６ソースのための別々の領域に分けられる。

【０１０５】図３８に移る。隣接したＦＥＴのソースと
ドレインの領域間で成長したシリコンとポリシリコンが
エッチングされた後のウエハ部２５００の断面（図３７
のライン３８−３８）が示してある。

【０１０６】次のステップ３３２は残りのハードマスク
を除去することである。ハードマスクは好適には高温リ
ン酸エッチングまたはＣＨＦ₃／Ｏ₂での反応性イオン・
エッチングにより除去される。

【０１０７】図３９を参照する。残りのハードマスクが
除去され、ゲート・ポリシリコン２８０４が露出した後
のウエハ部２５００が示してある。残りのハードマスク
を除去するためのエッチングはまたハードマスクに隣接
した側壁スペーサの部分を除去する。

【０１０８】次のステップ３３４は高くなったソースと
ドレインの領域それぞれにソースとドレインのインプラ
ントを注入することである。このドーピングは好適な実
施例でデバイス拡散部を形成する。従来技術の方法で
は、基板に対する容量と漏れを最小限にするために複数
の複雑なインプラントが基板に形成されたソースとドレ
インに必要である。しかし好適な実施例の方法では、漏
れと容量は本来的に減少し、必要なインプラントは比較
的簡単である。特に好適なソースとドレインのインプラ
ントは、標準のＮ型とＰ型のソース／ドレイン・マスク
を通して注入することによって形成される。この方法で
はＮ＋とＰ＋のドーパントをチャネルから切り離してお
くためにスペーサを追加する必要はない。また好適な実
施例ではＮ＋とＰ＋のインプラントを簡素化できる。接
合容量の問題がなくなるからである。好適な実施例では
ポリシリコン・ゲートがソースまたはドレインのインプ
ラントと同時にドープされる。

【０１０９】図４０に移る。ソース３８０２とドレイン
３８０４のインプラントがそれぞれ高くなったソース領
域２８０６と高くなったドレイン領域２８０８に形成さ
れた後のウエハ部２５００が示してある。ゲート２８０
４も好適にはこの手順の間にドープされる。インプラン
トが形成された後にゲート、ソース、及びドレインの領
域との間に必要なデバイス・コンタクトを形成できる。

【０１１０】従って好適な実施例はハイブリッド・レジ
ストに固有の性質を利用してソースとドレインの領域が
高くなった電界効果トランジスタを形成する。好適な実
施例のトランジスタは漏れの問題が少なくなり、ラッチ
アップ耐性が高くなっている。好適な実施例はまた接合
容量の減少、隣接デバイスを制限するルールとしてのラ
ッチアップＳＴＩスペースがなくなることによる回路密
度の向上、及び局所的な相互接続部として高くなったソ
ース／ドレインを用いることによる密度の追加という利
点を持つ。

【０１１１】本発明はハイブリッド・レジストを用いて
ソースとドレインの領域が高くなった電界効果トランジ
スタを形成する代表的な実施例に関して説明してきた
が、好適な実施例は、ラッチアップの抑制と回路密度の
向上が求められる他の用途にも適用できること、また、
本発明の主旨と範囲から逸脱することなく、形式と詳細
に関して様々な変更が可能であることは、当業者には理
解されよう。例えば本発明はまた複数の別個の技術（Ｌ
ＯＣＯＳ、凹型酸化物（ＲＯＸ）等）、ウェルと基板の
技術、ドーパント、エネルギ、及び種に適用できること
も当業者には理解されよう。さらに本発明の主旨は他の
半導体技術（ＢｉＣＭＯＳ、バイポーラ、ＳＯＩ（sili
con-on-insulator）、ＳｉＧｅ（シリコン・ゲルマニウ
ム））に適用できることも理解されよう。

【０１１２】まとめとして、本発明の構成に関して以下
の事項を開示する。

【０１１３】（１）基板の選択された側壁に側壁スペー
サを形成する方法であって、ａ）前記基板にハイブリッド・レジスト層を付着するス
テップと、ｂ）前記ハイブリッド・レジストの第１の部分は第１露
光レベルで露光され、前記ハイブリッド・レジストの第
２の部分は第２露光レベルで露光され、前記ハイブリッ
ド・レジストの第３の部分は第３露光レベルで露光され
るように、複数の形状を含むマスクを通して前記ハイブ
リッド・レジスト層を露光するステップと、ｃ）前記ハイブリッド・レジストの第２の部分が除去さ
れて前記基板の第１領域が露出するように前記ハイブリ
ッド・レジスト層を現像するステップと、ｄ）前記基板の第１領域をエッチングして側壁スペーサ
・トラフを形成するステップと、ｅ）前記ハイブリッド・レジストの第１の部分を除去
し、前記基板の第２領域を露出し、前記ハイブリッド・
レジストの第３の部分は前記基板の第３領域を覆って残
るステップと、ｆ）前記側壁スペーサ・トラフに側壁スペーサ物質を付
着するステップと、ｇ）前記側壁スペーサ・トラフの前記側壁スペーサ物質
を前記側壁スペーサ物質が前記基板の第２領域の側壁か
ら実質的に除去されるまで一定方向にエッチングし、前
記基板の第３領域の側壁には前記側壁スペーサ物質を残
すステップと、を含む、方法。（２）前記ハイブリッド・レジストの第１の部分を除去
するステップは、ｉ）前記ハイブリッド・レジストの第１の部分が可溶と
なるように前記ハイブリッド・レジスト・ウエハを均一
露光するステップと、ｉｉ）前記ハイブリッド・レジストの第１の部分を現像
により除去するステップと、を含む、前記（１）記載の
方法。（３）前記均一露光のステップは中間露光レベルでの露
光を含む、前記（２）記載の方法。（４）前記ハイブリッド・レジストの第１の部分を除去
するステップは、前記ハイブリッド・レジストの第３の
部分を溶解しない溶媒で前記ハイブリッド・レジストの
第１の部分を溶解するステップを含む、前記（１）記載
の方法。（５）前記溶媒は、酢酸ｎ−ブチルと水酸化テトラメチ
ルアンモニウムよりなるグループから選択される、前記
（４）記載の方法。（６）前記第１露光レベルは実質的非露光を含み、前記
第２露光レベルは中間露光を含み、前記第３露光レベル
は完全露光を含む、前記（１）記載の方法。（７）前記第１露光レベルは前記ハイブリッド・レジス
トの第１の部分の光活性を残し、前記第２露光レベルは
前記ハイブリッド・レジストの第２の部分を現像液に可
溶とし、前記第３露光レベルは前記ハイブリッド・レジ
ストの第３の部分を架僑して現像液に不溶とし光活性を
なくさせる、前記（６）記載の方法。（８）前記基板上にハードマスクを与えるステップを含
み、前記ハイブリッド・レジストを付着するステップ
は、前記ハードマスク上にハイブリッド・レジストを付
着するステップを含み、前記側壁スペーサ・トラフをエ
ッチングし前記ハイブリッド・レジストの第１の部分を
除去するステップは、前記ハードマスクをエッチング
し、前記ハイブリッド・レジストの第１の部分を取り除
き、前記ハイブリッド・レジストの第３の部分と前記ハ
ードマスクに対して前記基板を選択的にエッチングする
ステップを含む、前記（１）記載の方法。（９）前記ハードマスクは窒化物を含む、前記（８）記
載の方法。（１０）前記ハードマスク層は厚みが２０００Å未満で
ある、前記（８）記載の方法。（１１）前記側壁スペーサ物質を付着するステップは、
前記側壁スペーサ・トラフに側壁酸化物層を形成し、前
記側壁酸化物層上に窒化物層を形成し、酸化物の付着に
より前記側壁スペーサ・トラフを埋めるステップを含
む、前記（１）記載の方法。（１２）前記側壁スペーサ・トラフを通して前記基板中
にインプラントを形成するステップを含む、前記（１）
記載の方法。（１３）前記半導体基板は、シリコン・ウエハ上にトラ
ンジスタ・ゲート物質層を含み、前記側壁スペーサ・ト
ラフは前記トランジスタ・ゲート物質層を通してエッチ
ングされ、前記半導体基板の前記第３領域はトランジス
タのためのゲートを含む、前記（１）記載の方法。（１４）前記トランジスタ・ゲート物質はポリシリコン
を含む、前記（１３）記載の方法。（１５）前記側壁スペーサ・トラフを通してゲート・エ
ッジ・インプラントを形成するステップを含む、前記
（１４）記載の方法。（１６）前記ゲート・エッジ・インプラントを形成する
ステップは、軽ドープのゲート・エッジ・インプラント
を形成し、前記軽ドープ・インプラントよりもわずかに
深いハロゲン・インプラントを形成するステップを含
む、前記（１５）記載の方法。（１７）基板に側壁スペーサを形成する方法であって、ａ）前記基板にハードマスクを形成するステップと、ｂ）前記ハードマスクにハイブリッド・レジスト層を付
着するステップと、ｃ）前記ハイブリッド・レジストの第１の部分は実質的
に非露光で光活性を残し、前記ハイブリッド・レジスト
の第２の部分は中間露光量で露光されて現像液に可溶と
なり、前記ハイブリッド・レジストの第３の部分は完全
に露光されて現像液に不溶となるように、複数の形状を
含むマスクを通して前記ハイブリッド・レジスト層を露
光するステップと、ｄ）前記ハイブリッド・レジストの第２の部分が除去さ
れて前記ハードマスクの第１領域が露出するように前記
ハイブリッド・レジスト層を現像するステップと、ｅ）前記ハードマスクの第１領域を除去して前記基板の
第１領域を露出するステップと、ｆ）前記ハイブリッド・レジストの第１の部分が現像液
に可溶となるように前記ハイブリッド・レジスト層を中
間露光量で均一露光するステップと、ｇ）前記第１の部分が除去されて前記ハードマスクの第
２領域が露出するように前記ハイブリッド・レジスト層
を現像するステップと、ｈ）前記基板の第１領域を前記ハードマスク及び前記ハ
イブリッド・レジストの第３の部分に対して選択的にエ
ッチングすることにより前記基板の第１領域が前記基板
に側壁スペーサ・トラフを形成するステップと、ｉ）前記ハードマスクの露出した第２領域を除去して前
記基板の第２領域を露出するステップと、ｊ）前記ハイブリッド・レジストの第３の部分を除去
し、前記ハードマスクの第３領域を露光し、前記ハード
マスクの第３領域は前記基板の第３領域を覆うステップ
と、ｋ）前記側壁スペーサ・トラフを側壁スペーサ物質で埋
めるステップと、ｌ）前記側壁スペーサ・トラフの前記側壁スペーサ物質
を前記側壁スペーサ物質が前記基板の第２領域の側壁か
ら実質的に除去されるまで一定方向にエッチングし、前
記基板の第３領域の側壁には前記側壁スペーサ物質を残
すステップと、を含む、方法。（１８）前記側壁スペーサ・トラフに側壁スペーサ物質
を付着するステップは、前記側壁スペーサ・トラフに側
壁酸化物層を形成し、前記側壁酸化物層上に窒化物層を
形成し、酸化物の付着により前記側壁スペーサ・トラフ
を埋めるステップを含む、前記（１７）記載の方法。（１９）前記基板は、前記基板の第３領域がゲートを含
むように、ゲート物質を含む、前記（１７）記載の方
法。（２０）前記ゲート物質はポリシリコンを含む、前記
（１９）記載の方法。（２１）基板にトランジスタを形成する方法であって、ａ）前記基板に絶縁層を形成するステップと、ｂ）前記絶縁層に導電物質層を形成するステップと、ｃ）前記導電物資層及び前記絶縁層を通して近接した少
なくとも１対の開口を形成し、前記近接した１対の開口
は、前記近接した１対の開口と前記近接した１対の開口
それぞれに隣接した第２領域との間の第１領域内に前記
導電物質層を画成するステップと、ｄ）前記導電物質層の第２領域をドープしてデバイス拡
散部を形成するステップと、ｅ）前記導電物質層の第１領域及び第２領域に関連付け
られたデバイス・コンタクトを形成するステップと、を
含む、方法。（２２）前記導電物質層の第２領域は前記トランジスタ
のゲート領域を含む、前記（２１）記載の方法。（２３）前記導電物質層の第１領域に側壁スペーサを形
成するステップを含む、前記（２１）記載の方法。（２４）前記絶縁層を形成するステップはゲート誘電層
を形成するステップを含む、前記（２１）記載の方法。（２５）前記導電物質層の第２領域をドープしてデバイ
ス拡散部を形成するステップは、前記導電物質層の第２
領域にソース及びドレインのインプラントを注入するス
テップを含む、前記（２１）記載の方法。（２６）前記導電物質層はポリシリコンを含む、前記
（２１）記載の方法。（２７）前記近接した少なくとも１対の開口を通してゲ
ート・エッジ・インプラントを形成するステップを含
む、前記（２１）記載の方法。（２８）前記ゲート・エッジ・インプラントを形成する
ステップは、軽ドープのゲート・エッジ・インプラント
を形成し、前記軽ドープ・インプラントよりわずかに深
いハロゲン・インプラントを形成するステップを含む、
前記（２７）記載の方法。（２９）前記導電物質層の第２領域を前記基板に接続す
るシリコンが形成されるようにシリコンを成長させるス
テップを含む、前記（２１）記載の方法。（３０）前記近接した少なくとも１対の開口を形成する
ステップは、ｉ）前記導電物質層にハードマスク層を付着するステッ
プと、ｉｉ）前記ハードマスク層にハイブリッド・レジスト層
を付着するステップと、ｉｉｉ）前記ハイブリッド・レジスト層の第１の部分は
第１露光レベルで露光され、前記ハイブリッド・レジス
トの第２の部分は第２露光レベルで露光され、前記ハイ
ブリッド・レジストの第３の部分は第３露光レベルで露
光されるように、複数の形状を含むマスクを通して前記
ハイブリッド・レジスト層を露光するステップと、ｉ
ｖ）前記ハイブリッド・レジストの第２の部分が除去さ
れて前記ハードマスク層の一部が露出するように前記ハ
イブリッド・レジスト層を現像するステップと、ｖ）前記ハードマスク層の露出部分及び前記導電物質層
と前記絶縁層の対応する部分をエッチングするステップ
と、を含む、前記（２１）記載の方法。（３１）前記導電物質層の対応する部分をエッチングす
るステップは側壁スペーサ・トラフを形成する、前記
（３０）記載の方法。（３２）前記導電物質層の第１領域に側壁スペーサを形
成するステップを含む、前記（３１）記載の方法。（３３）前記側壁スペーサを形成するステップは、Ａ）前記ハイブリッド・レジスト層の第１の部分を除去
して前記ハードマスク層の第２領域を露出するステップ
と、Ｂ）前記ハードマスク層の第２領域を除去して前記導電
物質層の第２領域を露出するステップと、Ｃ）前記ハイブリッド・レジスト層の第３の部分を除去
して前記ハードマスク層の第３領域を露出するステップ
と、Ｄ）側壁スペーサ物質を付着するステップと、Ｅ）前記側壁スペーサ物質及び前記ハードマスク層の第
３領域を前記側壁スペーサ物質が前記導電物質層の第２
領域の側壁から実質的に除去されるまでエッチングし、
前記導電物質層の第１領域の側壁には前記側壁スペーサ
物質を残すステップと、を含む、前記（３２）記載の方
法。（３４）前記側壁スペーサ・トラフに側壁スペーサ物質
を付着する前に前記側壁スペーサ・トラフに側壁酸化物
層を形成し、前記側壁酸化物層上に窒化層を形成するス
テップを含む、前記（３２）記載の方法。（３５）前記ハイブリッド・レジスト層の第１の部分を
除去するステップは、ｉ）前記ハイブリッド・レジスト層の第１の部分が可溶
となるように前記ハイブリッド・レジスト・ウエハを均
一露光するステップと、ｉｉ）前記ハイブリッド・レジスト層の第１の部分を現
像により除去するステップと、を含む、前記（３３）記
載の方法。（３６）前記均一露光のステップは中間露光レベルでの
露光を含む、前記（３５）記載の方法。（３７）前記ハイブリッド・レジスト層の第１の部分を
除去するステップは、前記ハイブリッド・レジスト層の
第３の部分を溶解しない溶媒で前記ハイブリッド・レジ
ストの第１の部分を溶解するステップを含む、前記（３
３）記載の方法。（３８）前記溶媒は、酢酸ｎ−ブチルと水酸化テトラメ
チルアンモニウムよりなるグループから選択される、前
記（３７）記載の方法。（３９）前記第１露光レベルは実質的非露光を含み、前
記第２露光レベルは中間露光を含み、前記第３露光レベ
ルは完全露光を含む、前記（３０）記載の方法。（４０）前記第１露光レベルは前記ハイブリッド・レジ
スト層の第１の部分の光活性を残し、前記第２露光レベ
ルは前記ハイブリッド・レジスト層の第２の部分を現像
液に可溶とし、前記第３露光レベルは前記ハイブリッド
・レジスト層の第３の部分を架僑して現像液に不溶とし
光活性をなくさせる、前記（３９）記載の方法。（４１）トランジスタを形成する方法であって、ａ）半導体基板上に誘電層を付着するステップと、ｂ）前記誘電層上にポリシリコン層を付着するステップ
と、ｃ）前記ポリシリコン層上にハードマスク層を付着する
ステップと、ｄ）前記ハードマスク層上にハイブリッド・レジスト層
を付着するステップと、ｅ）前記ハイブリッド・レジスト層の第１の部分は実質
的に非露光で光活性を残し、前記ハイブリッド・レジス
ト層の第２の部分は中間露光量で露光されて現像液に可
溶となり、前記ハイブリッド・レジスト層の第３の部分
は完全に露光されて現像液に不溶となるように、複数の
形状を含むマスクを通して前記ハイブリッド・レジスト
層を露光するステップと、ｆ）前記ハイブリッド・レジスト層の第２の部分を除去
して前記ハードマスク層の第１領域を露出するように前
記ハイブリッド・レジスト層を現像するステップと、ｇ）前記ハードマスク層の第１領域を前記半導体基板ま
でエッチングして前記ハードマスク層にトラフを形成
し、前記トラフは前記ポリシリコン層の第１領域を露出
するステップと、ｈ）前記ハイブリッド・レジスト層の第１の部分が現像
液に可溶となるように前記ハイブリッド・レジスト層を
均一露光するステップと、ｉ）前記ハイブリッド・レジスト層の第１の部分を除去
して前記ハードマスク層の第２領域を露出し、前記ハー
ドマスク層の第３領域は前記ハイブリッド・レジスト層
の第３の部分に覆われて残るように前記ハイブリッド・
レジスト層を現像するステップと、ｊ）前記ハードマスク層及び前記ハイブリッド・レジス
ト層の第３の部分に対して選択的に前記ポリシリコン層
の第１領域をエッチングして、前記ポリシリコン層に側
壁スペーサ・トラフを形成し、前記誘電層の第１領域を
露出するステップと、ｋ）前記誘電層の第１領域を除去して前記半導体基板の
第１領域を露出するステップと、ｌ）前記ハードマスク層の露出した第２領域を除去して
前記ポリシリコン層の第２領域を露出し、前記ポリシリ
コン層の第３領域は前記ハードマスク層の第３領域によ
り覆われて残るステップと、ｍ）前記ハイブリッド・レジスト層の第３の部分を除去
して前記ハードマスクの第３領域を露出するステップ
と、ｎ）前記半導体基板の第１領域にゲート・エッジ・イン
プラントを形成するステップと、ｏ）側壁スペーサ物質層を付着し、前記側壁スペーサ物
質は前記側壁スペーサ・トラフを埋めるステップと、ｐ）前記ポリシリコンの第３領域の側壁に側壁スペーサ
が形成されるまで前記側壁スペーサ物質を一定方向にエ
ッチングし、前記側壁スペーサ物質は前記ポリシリコン
の第２領域の側壁から実質的に除去されるステップと、ｑ）前記ポリシリコンの第２領域の側壁を前記基板の第
１領域に接続するシリコンが形成されるようにシリコン
を成長させるステップと、ｒ）前記ポリシリコンの第２領域にソース及びドレイン
のインプラントを注入するステップと、ｓ）前記ポリシリコンの第３領域にゲートインプラント
注入するステップと、を含む、方法。（４２）前記ゲート・エッジ・インプラントを形成する
ステップは、軽ドープのゲート・エッジ・インプラント
を形成し、前記軽ドープ・インプラントよりわずかに深
いハロゲン・インプラントを形成するステップを含む、
前記（４１）記載の方法。（４３）前記側壁スペーサ物質を前記ポリシリコンの第
３領域の側壁に側壁スペーサが形成されるまで一定方向
にエッチングし、前記側壁スペーサ物質は前記ポリシリ
コンの第２領域の側壁から実質的に除去されるステップ
は、前記ハードマスク層の第３領域の少なくとも一部を
も除去する、前記（４１）記載の方法。（４４）前記ハードマスク層は厚みが１０００Å乃至２
０００Åである、前記（４１）記載の方法。（４５）ａ）半導体基板と、ｂ）前記半導体基板上に形成されたゲート誘電層と、ｃ）前記ゲート誘電層上に形成され、ソース領域とゲー
ト領域との間に形成された第１トラフによって、及び前
記ゲート領域とドレイン領域の間に形成された第２トラ
フによって前記ソース領域、ゲート領域、及びドレイン
領域に分けられたゲート層とを含み、前記第１トラフは
前記ゲート誘電層を通して前記半導体基板の第１の部分
にまで延び、前記第２トラフは前記ゲート誘電層を通し
て前記半導体基板の第２の部分にまで延びており、ｄ）前記基板の第１の部分を前記ゲート層のソース領域
に接続する第１導電物質部と、ｅ）前記基板の第２の部分を前記ゲート層のドレイン領
域に接続する第２導電物質部と、ｆ）前記ゲート層のソース領域及び前記第１導電物質に
形成されたソース・インプラントと、ｇ）前記ゲート層のドレイン領域及び前記第２導電物質
に形成されたドレイン・インプラントと、を含む、トラ
ンジスタ。（４６）前記第１導電物質は第１成長シリコン部を含
み、前記第２導電物質は第２成長シリコン部を含む、前
記（４５）記載のトランジスタ。（４７）前記第１成長シリコン部は前記ゲート層のソー
ス領域の側壁に接続し、前記第２成長シリコン部は前記
ゲート層のドレイン領域の側壁に接続する、前記（４
６）記載のトランジスタ。（４８）前記第１導電物質は前記ゲート層のソース領域
の側壁上の側壁スペーサ・スタブにブリッジをなし、前
記第２導電物質は、前記ゲート層のドレイン領域の側壁
上の側壁スペーサ・スタブにブリッジをなす、前記（４
５）記載のトランジスタ。（４９）前記第１導電物質は、前記ゲート層のソース領
域の側壁に接続する第１成長シリコン部を含み、前記第
２導電物質は、前記ゲート層のドレイン領域の側壁に接
続する第２成長シリコン部を含む、前記（４８）記載の
トランジスタ回路。（５０）前記基板の第１部及び第２部に形成されたゲー
ト・エッジ・インプラントを含む、前記（４５）記載の
トランジスタ。（５１）前記ゲート・エッジ・インプラントは軽ドープ
・インプラント及び前記軽ドープ・インプラントよりも
深いハロゲン・インプラントを含む、前記（５０）記載
のトランジスタ。（５２）前記ゲート層はポリシリコンを含む、前記（４
５）記載のトランジスタ。（５３）前記ゲート層のゲート領域の側壁上の誘電物質
から形成された側壁スペーサを含む、前記（４５）記載
のトランジスタ。（５４）ａ）半導体基板と、ｂ）前記半導体基板上に形成されたゲート誘電層と、ｃ）前記ゲート誘電層上に形成され、ソース領域とゲー
ト領域との間に形成された第１トラフにより、及び前記
ゲート領域とドレイン領域により形成された第２トラフ
によって前記ソース領域、ゲート領域、及びドレイン領
域に分けられたゲート・ポリシリコン層とを含み、前記
第１トラフは前記ゲート誘電層を通して前記半導体基板
の第１の部分にまで延び、前記第２トラフは前記ゲート
誘電層を通して前記半導体基板の第２の部分にまで延び
ており、さらに、ｄ）前記ゲート・ポリシリコン層のゲート領域の側壁の
誘電物質から形成された側壁スペーサと、ｅ）前記基板の第１の部分を前記ゲート・ポリシリコン
層のソース領域の側壁に接続するために付着された第１
シリコン部と、ｆ）前記基板の第２の部分を前記ゲート・ポリシリコン
層のドレイン領域の側壁に接続するために付着された第
２シリコン部と、ｇ）前記ゲート・ポリシリコン層のソース領域と前記付
着された第１シリコン部に形成されたソース・インプラ
ントと、ｈ）前記ゲート・ポリシリコン層のドレイン領域及び前
記付着された第２シリコン部に形成されたドレイン・イ
ンプラントと、を含む、電界効果トランジスタ。（５５）前記基板の第１部及び第２部に形成されたゲー
ト・エッジ・インプラントを含む、前記（５４）記載の
トランジスタ。（５６）前記ゲート・エッジ・インプラントは軽ドープ
・インプラント及び前記軽ドープ・インプラントよりも
深いハロゲン・インプラントを含む、前記（５５）記載
のトランジスタ。（５７）前記ゲート領域の側壁と前記側壁スペーサの間
に形成された側壁酸化物層及び窒化物層を含む、前記
（５４）記載のトランジスタ。

【図面の簡単な説明】

【図１】ハイブリッド・レジストの用法を示す図であ
る。

【図２】ポジ型レジストの可溶性を露光量の関数として
示すグラフである。

【図３】レチクルのライン・パターンで印刷されたポジ
型レジストのライン・パターンを示す図である。

【図４】ネガ型レジストの可溶性を露光量の関数として
示すグラフである。

【図５】レチクルのライン・パターンで印刷されたネガ
型レジストのライン・パターンを示す図である。

【図６】ハイブリッド・レジストの可溶性を露光量の関
数として示すグラフである。

【図７】ハイブリッド・レジストを使用して基板に形成
されたスペース／ライン／スペース・パターンを示す図
である。

【図８】様々な照射エネルギで標準ネガ型レジストを形
成したときの焦点（μｍ）に対する線幅（ｎｍ）を示す
グラフである。

【図９】様々な照射エネルギで本発明のハイブリッド・
レジストを形成したときの焦点（μｍ）に対するハイブ
リッド・パターンのネガ型ラインの線幅（ｎｍ）を示す
グラフである。

【図１０】本発明のハイブリッド・レジストに組み合わ
されたポジ型可溶性阻害剤（ＭＯＰ）の量に対する線幅
（ｎｍ）を示すグラフである。

【図１１】標準レジスト組成物とハイブリッド・レジス
ト組成物を使用したとき、所与の線幅についての焦点範
囲の比較モデルを示すグラフである。

【図１２】本発明のハイブリッド・レジスト組成物を使
用したときの、溶解速度（ｎｍ／秒）を露光量（ｍＪ）
の関数として示すグラフである。

【図１３】本発明のハイブリッド・レジスト組成物を使
用したとき、得られるラインとスペースの幅をクロムの
スペース幅の関数として示すグラフである。

【図１４】本発明の他のハイブリッド・レジスト組成物
の溶解速度（ｎｍ／秒）を露光量（ｍＪ）の関数として
示すグラフである。

【図１５】本発明のハイブリッド・レジスト組成物を使
用したときの、スペース幅（μｍ）を付加ＭＯＰの関数
として示すグラフである。

【図１６】照射（ネガ型）ライン、非照射（ポジ型）ラ
イン、及びスペース幅を露光量の関数として描いた本発
明のハイブリッド・レジスト組成物の応答を示すグラフ
である。

【図１７】マスク部の例を示す図である。

【図１８】ハイブリッド・レジストがパターン化された
ウエハ部を示す上面図である。

【図１９】図１８のウエハ部のライン１９−１９に沿っ
た側面断面図である。

【図２０】図１８のウエハ部のライン２０−２０に沿っ
た側面断面図である。

【図２１】パターン化されたハイブリッド・レジストと
ポジ型部分が除去されたウエハ部の上面図である。

【図２２】図２１のウエハ部のライン２２−２２に沿っ
た側面断面図である。

【図２３】図２１のウエハ部のライン２３−２３に沿っ
た側面断面図である。

【図２４】好適な実施例の方法を示すフローチャートで
ある。

【図２５】好適な実施例に従って作製された、図２４の
ステップ３０８におけるウエハ部の側面断面図である。

【図２６】好適な実施例に従って作製された、図２４の
ステップ３１０におけるウエハ部の側面断面図である。

【図２７】好適な実施例に従って作製された、図２４の
ステップ３１２におけるウエハ部の側面断面図である。

【図２８】好適な実施例に従って作製された、図２４の
ステップ３１４におけるウエハ部の側面断面図である。

【図２９】好適な実施例に従って作製された、図２４の
ステップ３１６におけるウエハ部の側面断面図である。

【図３０】好適な実施例に従って作製された、図２４の
ステップ３１８におけるウエハ部の側面断面図である。

【図３１】好適な実施例に従って作製された、図２４の
ステップ３２０におけるウエハ部の側面断面図である。

【図３２】好適な実施例に従って作製された、図２４の
ステップ３２２におけるウエハ部の側面断面図である。

【図３３】好適な実施例に従って作製された、図２４の
ステップ３２４におけるウエハ部の側面断面図である。

【図３４】好適な実施例に従って作製された、図２４の
ステップ３２６におけるウエハ部の側面断面図である。

【図３５】好適な実施例に従って作製された、図２４の
ステップ３２８におけるウエハ部の側面断面図である。

【図３６】ＣＭＯＳインバータの回路図である。

【図３７】好適な実施例に従ってウエハ部上に実現され
たＣＭＯＳインバータの上面図である。

【図３８】好適な実施例に従って作製された、図２４の
ステップ３３０におけるウエハ部の側面断面図である。

【図３９】好適な実施例に従って作製された、図２４の
ステップ３３２におけるウエハ部の側面断面図である。

【図４０】好適な実施例に従って作製された、図２４の
ステップ３３４におけるウエハ部の側面断面図である。

フロントページの続き (51)Int.Cl.⁶ 識別記号ＦＩＨ０１Ｌ 21/336 Ｈ０１Ｌ 29/78 ３０１Ｙ (72)発明者ジェームス・エス・デューンアメリカ合衆国05465、バーモント州ジェリコ、オール・ロード 75 (72)発明者スティーブン・ジェイ・ホルメスアメリカ合衆国05468、バーモント州ミルトン、ポスト・オフィス・ボックス 897、デビノ・ロード 127 (72)発明者デビット・ブイ・ホラックアメリカ合衆国05452、バーモント州エセックス・ジャンクション、バリア・レーン 47 (72)発明者ロバート・ケイ・レイディアメリカ合衆国05401、バーモント州バーリントン、タワー・テラス 11 (72)発明者スティーブン・エイチ・ボールドマンアメリカ合衆国05403、バーモント州サウス・バーリントン、オールド・ファーム・ロード 75

Claims

【特許請求の範囲】

【請求項１】基板の選択された側壁に側壁スペーサを形
成する方法であって、ａ）前記基板にハイブリッド・レジスト層を付着するス
テップと、ｂ）前記ハイブリッド・レジストの第１の部分は第１露
光レベルで露光され、前記ハイブリッド・レジストの第
２の部分は第２露光レベルで露光され、前記ハイブリッ
ド・レジストの第３の部分は第３露光レベルで露光され
るように、複数の形状を含むマスクを通して前記ハイブ
リッド・レジスト層を露光するステップと、ｃ）前記ハイブリッド・レジストの第２の部分が除去さ
れて前記基板の第１領域が露出するように前記ハイブリ
ッド・レジスト層を現像するステップと、ｄ）前記基板の第１領域をエッチングして側壁スペーサ
・トラフを形成するステップと、ｅ）前記ハイブリッド・レジストの第１の部分を除去
し、前記基板の第２領域を露出し、前記ハイブリッド・
レジストの第３の部分は前記基板の第３領域を覆って残
るステップと、ｆ）前記側壁スペーサ・トラフに側壁スペーサ物質を付
着するステップと、ｇ）前記側壁スペーサ・トラフの前記側壁スペーサ物質
を前記側壁スペーサ物質が前記基板の第２領域の側壁か
ら実質的に除去されるまで一定方向にエッチングし、前
記基板の第３領域の側壁には前記側壁スペーサ物質を残
すステップと、を含む、方法。
【請求項２】前記ハイブリッド・レジストの第１の部分
を除去するステップは、ｉ）前記ハイブリッド・レジストの第１の部分が可溶と
なるように前記ハイブリッド・レジスト・ウエハを均一
露光するステップと、ｉｉ）前記ハイブリッド・レジストの第１の部分を現像
により除去するステップと、を含む、請求項１記載の方法。
【請求項３】前記均一露光のステップは中間露光レベル
での露光を含む、請求項２記載の方法。
【請求項４】前記ハイブリッド・レジストの第１の部分
を除去するステップは、前記ハイブリッド・レジストの
第３の部分を溶解しない溶媒で前記ハイブリッド・レジ
ストの第１の部分を溶解するステップを含む、請求項１
記載の方法。
【請求項５】前記溶媒は、酢酸ｎ−ブチルと水酸化テト
ラメチルアンモニウムよりなるグループから選択され
る、請求項４記載の方法。
【請求項６】前記第１露光レベルは実質的非露光を含
み、前記第２露光レベルは中間露光を含み、前記第３露
光レベルは完全露光を含む、請求項１記載の方法。
【請求項７】前記第１露光レベルは前記ハイブリッド・
レジストの第１の部分の光活性を残し、前記第２露光レ
ベルは前記ハイブリッド・レジストの第２の部分を現像
液に可溶とし、前記第３露光レベルは前記ハイブリッド
・レジストの第３の部分を架僑して現像液に不溶とし光
活性をなくさせる、請求項６記載の方法。
【請求項８】前記基板上にハードマスクを与えるステッ
プを含み、前記ハイブリッド・レジストを付着するステ
ップは、前記ハードマスク上にハイブリッド・レジスト
を付着するステップを含み、前記側壁スペーサ・トラフ
をエッチングし前記ハイブリッド・レジストの第１の部
分を除去するステップは、前記ハードマスクをエッチン
グし、前記ハイブリッド・レジストの第１の部分を取り
除き、前記ハイブリッド・レジストの第３の部分と前記
ハードマスクに対して前記基板を選択的にエッチングす
るステップを含む、請求項１記載の方法。
【請求項９】前記ハードマスクは窒化物を含む、請求項
８記載の方法。
【請求項１０】前記ハードマスク層は厚みが２０００Å
未満である、請求項８記載の方法。
【請求項１１】前記側壁スペーサ物質を付着するステッ
プは、前記側壁スペーサ・トラフに側壁酸化物層を形成
し、前記側壁酸化物層上に窒化物層を形成し、酸化物の
付着により前記側壁スペーサ・トラフを埋めるステップ
を含む、請求項１記載の方法。
【請求項１２】前記側壁スペーサ・トラフを通して前記
基板中にインプラントを形成するステップを含む、請求
項１記載の方法。
【請求項１３】前記半導体基板は、シリコン・ウエハ上
にトランジスタ・ゲート物質層を含み、前記側壁スペー
サ・トラフは前記トランジスタ・ゲート物質層を通して
エッチングされ、前記半導体基板の前記第３領域はトラ
ンジスタのためのゲートを含む、請求項１記載の方法。
【請求項１４】前記トランジスタ・ゲート物質はポリシ
リコンを含む、請求項１３記載の方法。
【請求項１５】前記側壁スペーサ・トラフを通してゲー
ト・エッジ・インプラントを形成するステップを含む、
請求項１４記載の方法。
【請求項１６】前記ゲート・エッジ・インプラントを形
成するステップは、軽ドープのゲート・エッジ・インプ
ラントを形成し、前記軽ドープ・インプラントよりもわ
ずかに深いハロゲン・インプラントを形成するステップ
を含む、請求項１５記載の方法。
【請求項１７】基板に側壁スペーサを形成する方法であ
って、ａ）前記基板にハードマスクを形成するステップと、ｂ）前記ハードマスクにハイブリッド・レジスト層を付
着するステップと、ｃ）前記ハイブリッド・レジストの第１の部分は実質的
に非露光で光活性を残し、前記ハイブリッド・レジスト
の第２の部分は中間露光量で露光されて現像液に可溶と
なり、前記ハイブリッド・レジストの第３の部分は完全
に露光されて現像液に不溶となるように、複数の形状を
含むマスクを通して前記ハイブリッド・レジスト層を露
光するステップと、ｄ）前記ハイブリッド・レジストの第２の部分が除去さ
れて前記ハードマスクの第１領域が露出するように前記
ハイブリッド・レジスト層を現像するステップと、ｅ）前記ハードマスクの第１領域を除去して前記基板の
第１領域を露出するステップと、ｆ）前記ハイブリッド・レジストの第１の部分が現像液
に可溶となるように前記ハイブリッド・レジスト層を中
間露光量で均一露光するステップと、ｇ）前記第１の部分が除去されて前記ハードマスクの第
２領域が露出するように前記ハイブリッド・レジスト層
を現像するステップと、ｈ）前記基板の第１領域を前記ハードマスク及び前記ハ
イブリッド・レジストの第３の部分に対して選択的にエ
ッチングすることにより前記基板の第１領域が前記基板
に側壁スペーサ・トラフを形成するステップと、ｉ）前記ハードマスクの露出した第２領域を除去して前
記基板の第２領域を露出するステップと、ｊ）前記ハイブリッド・レジストの第３の部分を除去
し、前記ハードマスクの第３領域を露光し、前記ハード
マスクの第３領域は前記基板の第３領域を覆うステップ
と、ｋ）前記側壁スペーサ・トラフを側壁スペーサ物質で埋
めるステップと、ｌ）前記側壁スペーサ・トラフの前記側壁スペーサ物質
を前記側壁スペーサ物質が前記基板の第２領域の側壁か
ら実質的に除去されるまで一定方向にエッチングし、前
記基板の第３領域の側壁には前記側壁スペーサ物質を残
すステップと、を含む、方法。
【請求項１８】前記側壁スペーサ・トラフに側壁スペー
サ物質を付着するステップは、前記側壁スペーサ・トラ
フに側壁酸化物層を形成し、前記側壁酸化物層上に窒化
物層を形成し、酸化物の付着により前記側壁スペーサ・
トラフを埋めるステップを含む、請求項１７記載の方
法。
【請求項１９】前記基板は、前記基板の第３領域がゲー
トを含むように、ゲート物質を含む、請求項１７記載の
方法。
【請求項２０】前記ゲート物質はポリシリコンを含む、
請求項１９記載の方法。
【請求項２１】基板にトランジスタを形成する方法であ
って、ａ）前記基板に絶縁層を形成するステップと、ｂ）前記絶縁層に導電物質層を形成するステップと、ｃ）前記導電物質層及び前記絶縁層を通して近接した少
なくとも１対の開口を形成し、前記近接した１対の開口
は、前記近接した１対の開口と前記近接した１対の開口
それぞれに隣接した第２領域との間の第１領域内に前記
導電物質層を画成するステップと、ｄ）前記導電物質層の第２領域をドープしてデバイス拡
散部を形成するステップと、ｅ）前記導電物質層の第１領域及び第２領域に関連付け
られたデバイス・コンタクトを形成するステップと、を含む、方法。
【請求項２２】前記導電物質層の第２領域は前記トラン
ジスタのゲート領域を含む、請求項２１記載の方法。
【請求項２３】前記導電物質層の第１領域に側壁スペー
サを形成するステップを含む、請求項２１記載の方法。
【請求項２４】前記絶縁層を形成するステップはゲート
誘電層を形成するステップを含む、請求項２１記載の方
法。
【請求項２５】前記導電物質層の第２領域をドープして
デバイス拡散部を形成するステップは、前記導電物質層
の第２領域にソース及びドレインのインプラントを注入
するステップを含む、請求項２１記載の方法。
【請求項２６】前記導電物質層はポリシリコンを含む、
請求項２１記載の方法。
【請求項２７】前記近接した少なくとも１対の開口を通
してゲート・エッジ・インプラントを形成するステップ
を含む、請求項２１記載の方法。
【請求項２８】前記ゲート・エッジ・インプラントを形
成するステップは、軽ドープのゲート・エッジ・インプ
ラントを形成し、前記軽ドープ・インプラントよりわず
かに深いハロゲン・インプラントを形成するステップを
含む、請求項２７記載の方法。
【請求項２９】前記導電物質層の第２領域を前記基板に
接続するシリコンが形成されるようにシリコンを成長さ
せるステップを含む、請求項２１記載の方法。
【請求項３０】前記近接した少なくとも１対の開口を形
成するステップは、ｉ）前記導電物質層にハードマスク層を付着するステッ
プと、ｉｉ）前記ハードマスク層にハイブリッド・レジスト層
を付着するステップと、ｉｉｉ）前記ハイブリッド・レジスト層の第１の部分は
第１露光レベルで露光され、前記ハイブリッド・レジス
トの第２の部分は第２露光レベルで露光され、前記ハイ
ブリッド・レジストの第３の部分は第３露光レベルで露
光されるように、複数の形状を含むマスクを通して前記
ハイブリッド・レジスト層を露光するステップと、ｉｖ）前記ハイブリッド・レジストの第２の部分が除去
されて前記ハードマスク層の一部が露出するように前記
ハイブリッド・レジスト層を現像するステップと、ｖ）前記ハードマスク層の露出部分及び前記導電物質層
と前記絶縁層の対応する部分をエッチングするステップ
と、を含む、請求項２１記載の方法。
【請求項３１】前記導電物質層の対応する部分をエッチ
ングするステップは側壁スペーサ・トラフを形成する、
請求項３０記載の方法。
【請求項３２】前記導電物質層の第１領域に側壁スペー
サを形成するステップを含む、請求項３１記載の方法。
【請求項３３】前記側壁スペーサを形成するステップ
は、Ａ）前記ハイブリッド・レジスト層の第１の部分を除去
して前記ハードマスク層の第２領域を露出するステップ
と、Ｂ）前記ハードマスク層の第２領域を除去して前記導電
物質層の第２領域を露出するステップと、Ｃ）前記ハイブリッド・レジスト層の第３の部分を除去
して前記ハードマスク層の第３領域を露出するステップ
と、Ｄ）側壁スペーサ物質を付着するステップと、Ｅ）前記側壁スペーサ物質及び前記ハードマスク層の第
３領域を前記側壁スペーサ物質が前記導電物質層の第２
領域の側壁から実質的に除去されるまでエッチングし、
前記導電物質層の第１領域の側壁には前記側壁スペーサ
物質を残すステップと、を含む、請求項３２記載の方法。
【請求項３４】前記側壁スペーサ・トラフに側壁スペー
サ物質を付着する前に前記側壁スペーサ・トラフに側壁
酸化物層を形成し、前記側壁酸化物層上に窒化層を形成
するステップを含む、請求項３２記載の方法。
【請求項３５】前記ハイブリッド・レジスト層の第１の
部分を除去するステップは、ｉ）前記ハイブリッド・レジスト層の第１の部分が可溶
となるように前記ハイブリッド・レジスト・ウエハを均
一露光するステップと、ｉｉ）前記ハイブリッド・レジスト層の第１の部分を現
像により除去するステップと、を含む、請求項３３記載の方法。
【請求項３６】前記均一露光のステップは中間露光レベ
ルでの露光を含む、請求項３５記載の方法。
【請求項３７】前記ハイブリッド・レジスト層の第１の
部分を除去するステップは、前記ハイブリッド・レジス
ト層の第３の部分を溶解しない溶媒で前記ハイブリッド
・レジストの第１の部分を溶解するステップを含む、請
求項３３記載の方法。
【請求項３８】前記溶媒は、酢酸ｎ−ブチルと水酸化テ
トラメチルアンモニウムよりなるグループから選択され
る、請求項３７記載の方法。
【請求項３９】前記第１露光レベルは実質的非露光を含
み、前記第２露光レベルは中間露光を含み、前記第３露
光レベルは完全露光を含む、請求項３０記載の方法。
【請求項４０】前記第１露光レベルは前記ハイブリッド
・レジスト層の第１の部分の光活性を残し、前記第２露
光レベルは前記ハイブリッド・レジスト層の第２の部分
を現像液に可溶とし、前記第３露光レベルは前記ハイブ
リッド・レジスト層の第３の部分を架僑して現像液に不
溶とし光活性をなくさせる、請求項３９記載の方法。
【請求項４１】トランジスタを形成する方法であって、ａ）半導体基板上に誘電層を付着するステップと、ｂ）前記誘電層上にポリシリコン層を付着するステップ
と、ｃ）前記ポリシリコン層上にハードマスク層を付着する
ステップと、ｄ）前記ハードマスク層上にハイブリッド・レジスト層
を付着するステップと、ｅ）前記ハイブリッド・レジスト層の第１の部分は実質
的に非露光で光活性を残し、前記ハイブリッド・レジス
ト層の第２の部分は中間露光量で露光されて現像液に可
溶となり、前記ハイブリッド・レジスト層の第３の部分
は完全に露光されて現像液に不溶となるように、複数の
形状を含むマスクを通して前記ハイブリッド・レジスト
層を露光するステップと、ｆ）前記ハイブリッド・レジスト層の第２の部分を除去
して前記ハードマスク層の第１領域を露出するように前
記ハイブリッド・レジスト層を現像するステップと、ｇ）前記ハードマスク層の第１領域を前記半導体基板ま
でエッチングして前記ハードマスク層にトラフを形成
し、前記トラフは前記ポリシリコン層の第１領域を露出
するステップと、ｈ）前記ハイブリッド・レジスト層の第１の部分が現像
液に可溶となるように前記ハイブリッド・レジスト層を
均一露光するステップと、ｉ）前記ハイブリッド・レジスト層の第１の部分を除去
して前記ハードマスク層の第２領域を露出し、前記ハー
ドマスク層の第３領域は前記ハイブリッド・レジスト層
の第３の部分に覆われて残るように前記ハイブリッド・
レジスト層を現像するステップと、ｊ）前記ハードマスク層及び前記ハイブリッド・レジス
ト層の第３の部分に対して選択的に前記ポリシリコン層
の第１領域をエッチングして、前記ポリシリコン層に側
壁スペーサ・トラフを形成し、前記誘電層の第１領域を
露出するステップと、ｋ）前記誘電層の第１領域を除去して前記半導体基板の
第１領域を露出するステップと、ｌ）前記ハードマスク層の露出した第２領域を除去して
前記ポリシリコン層の第２領域を露出し、前記ポリシリ
コン層の第３領域は前記ハードマスク層の第３領域によ
り覆われて残るステップと、ｍ）前記ハイブリッド・レジスト層の第３の部分を除去
して前記ハードマスクの第３領域を露出するステップ
と、ｎ）前記半導体基板の第１領域にゲート・エッジ・イン
プラントを形成するステップと、ｏ）側壁スペーサ物質層を付着し、前記側壁スペーサ物
質は前記側壁スペーサ・トラフを埋めるステップと、ｐ）前記ポリシリコンの第３領域の側壁に側壁スペーサ
が形成されるまで前記側壁スペーサ物質を一定方向にエ
ッチングし、前記側壁スペーサ物質は前記ポリシリコン
の第２領域の側壁から実質的に除去されるステップと、ｑ）前記ポリシリコンの第２領域の側壁を前記基板の第
１領域に接続するシリコンが形成されるようにシリコン
を成長させるステップと、ｒ）前記ポリシリコンの第２領域にソース及びドレイン
のインプラントを注入するステップと、ｓ）前記ポリシリコンの第３領域にゲートインプラント
注入するステップと、を含む、方法。
【請求項４２】前記ゲート・エッジ・インプラントを形
成するステップは、軽ドープのゲート・エッジ・インプ
ラントを形成し、前記軽ドープ・インプラントよりわず
かに深いハロゲン・インプラントを形成するステップを
含む、請求項４１記載の方法。
【請求項４３】前記側壁スペーサ物質を前記ポリシリコ
ンの第３領域の側壁に側壁スペーサが形成されるまで一
定方向にエッチングし、前記側壁スペーサ物質は前記ポ
リシリコンの第２領域の側壁から実質的に除去されるス
テップは、前記ハードマスク層の第３領域の少なくとも
一部をも除去する、請求項４１記載の方法。
【請求項４４】前記ハードマスク層は厚みが１０００Å
乃至２０００Åである、請求項４１記載の方法。
【請求項４５】ａ）半導体基板と、ｂ）前記半導体基板上に形成されたゲート誘電層と、ｃ）前記ゲート誘電層上に形成され、ソース領域とゲー
ト領域との間に形成された第１トラフによって、及び前
記ゲート領域とドレイン領域の間に形成された第２トラ
フによって前記ソース領域、ゲート領域、及びドレイン
領域に分けられたゲート層とを含み、前記第１トラフは
前記ゲート誘電層を通して前記半導体基板の第１の部分
にまで延び、前記第２トラフは前記ゲート誘電層を通し
て前記半導体基板の第２の部分にまで延びており、ｄ）前記基板の第１の部分を前記ゲート層のソース領域
に接続する第１導電物質部と、ｅ）前記基板の第２の部分を前記ゲート層のドレイン領
域に接続する第２導電物質部と、ｆ）前記ゲート層のソース領域及び前記第１導電物質に
形成されたソース・インプラントと、ｇ）前記ゲート層のドレイン領域及び前記第２導電物質
に形成されたドレイン・インプラントと、を含む、トランジスタ。
【請求項４６】前記第１導電物質は第１成長シリコン部
を含み、前記第２導電物質は第２成長シリコン部を含
む、請求項４５記載のトランジスタ。
【請求項４７】前記第１成長シリコン部は前記ゲート層
のソース領域の側壁に接続し、前記第２成長シリコン部
は前記ゲート層のドレイン領域の側壁に接続する、請求
項４６記載のトランジスタ。
【請求項４８】前記第１導電物質は前記ゲート層のソー
ス領域の側壁上の側壁スペーサ・スタブにブリッジをな
し、前記第２導電物質は、前記ゲート層のドレイン領域
の側壁上の側壁スペーサ・スタブにブリッジをなす、請
求項４５記載のトランジスタ。
【請求項４９】前記第１導電物質は、前記ゲート層のソ
ース領域の側壁に接続する第１成長シリコン部を含み、
前記第２導電物質は、前記ゲート層のドレイン領域の側
壁に接続する第２成長シリコン部を含む、請求項４８記
載のトランジスタ回路。
【請求項５０】前記基板の第１部及び第２部に形成され
たゲート・エッジ・インプラントを含む、請求項４５記
載のトランジスタ。
【請求項５１】前記ゲート・エッジ・インプラントは軽
ドープ・インプラント及び前記軽ドープ・インプラント
よりも深いハロゲン・インプラントを含む、請求項５０
記載のトランジスタ。
【請求項５２】前記ゲート層はポリシリコンを含む、請
求項４５記載のトランジスタ。
【請求項５３】前記ゲート層のゲート領域の側壁上の誘
電物質から形成された側壁スペーサを含む、請求項４５
記載のトランジスタ。
【請求項５４】ａ）半導体基板と、ｂ）前記半導体基板上に形成されたゲート誘電層と、ｃ）前記ゲート誘電層上に形成され、ソース領域とゲー
ト領域との間に形成された第１トラフにより、及び前記
ゲート領域とドレイン領域により形成された第２トラフ
によって前記ソース領域、ゲート領域、及びドレイン領
域に分けられたゲート・ポリシリコン層とを含み、前記
第１トラフは前記ゲート誘電層を通して前記半導体基板
の第１の部分にまで延び、前記第２トラフは前記ゲート
誘電層を通して前記半導体基板の第２の部分にまで延び
ており、さらに、ｄ）前記ゲート・ポリシリコン層のゲート領域の側壁の
誘電物質から形成された側壁スペーサと、ｅ）前記基板の第１の部分を前記ゲート・ポリシリコン
層のソース領域の側壁に接続するために付着された第１
シリコン部と、ｆ）前記基板の第２の部分を前記ゲート・ポリシリコン
層のドレイン領域の側壁に接続するために付着された第
２シリコン部と、ｇ）前記ゲート・ポリシリコン層のソース領域と前記付
着された第１シリコン部に形成されたソース・インプラ
ントと、ｈ）前記ゲート・ポリシリコン層のドレイン領域及び前
記付着された第２シリコン部に形成されたドレイン・イ
ンプラントと、を含む、電界効果トランジスタ。
【請求項５５】前記基板の第１部及び第２部に形成され
たゲート・エッジ・インプラントを含む、請求項５４記
載のトランジスタ。
【請求項５６】前記ゲート・エッジ・インプラントは軽
ドープ・インプラント及び前記軽ドープ・インプラント
よりも深いハロゲン・インプラントを含む、請求項５５
記載のトランジスタ。
【請求項５７】前記ゲート領域の側壁と前記側壁スペー
サの間に形成された側壁酸化物層及び窒化物層を含む、
請求項５４記載のトランジスタ。