JP3117428B2 - ラッチアップ耐性を高めた半導体デバイスの形成方法 - Google Patents

ラッチアップ耐性を高めた半導体デバイスの形成方法

Info

Publication number
JP3117428B2
JP3117428B2 JP10120947A JP12094798A JP3117428B2 JP 3117428 B2 JP3117428 B2 JP 3117428B2 JP 10120947 A JP10120947 A JP 10120947A JP 12094798 A JP12094798 A JP 12094798A JP 3117428 B2 JP3117428 B2 JP 3117428B2
Authority
JP
Japan
Prior art keywords
well
resist
hybrid resist
hybrid
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10120947A
Other languages
English (en)
Other versions
JPH10321807A (ja
Inventor
フェイ・ディ・ベーカー
ジェフレイ・エス・ブラウン
ロバート・ジェイ・ガウザー
スティーブン・ジェイ・ホルメス
ロバート・ケイ・レイディ
エドワード・ジェイ・ノワック
スティーブン・エイチ・ボルドマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH10321807A publication Critical patent/JPH10321807A/ja
Application granted granted Critical
Publication of JP3117428B2 publication Critical patent/JP3117428B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/137—Resists

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般的には半導体
デバイスの形成方法に関し、特にラッチアップを少なく
するための半導体デバイスの形成方法に関する。
【０００２】
【従来の技術】集積半導体デバイスがますます複雑にな
り、常に半導体デバイスの密度を上げることが求められ
る。しかし密度を高めると、アドレスされていない場合
はデバイスが故障する原因になる問題が生じる。１つ
は、半導体デバイス、特にＣＭＯＳデバイスが"ラッチ
アップ"する傾向である。ラッチアップは集積回路の素
子間で不要なトランジスタ動作により生じる周知の問題
である。この不要なトランジスタ動作は、多種多様な事
象によりトリガされ、半導体デバイスが故障する原因に
なる。
【０００３】ラッチアップは一般的には、現在のＣＭＯ
ＳデバイスでＮチャネル及びＰチャネルのデバイスがか
なり近接することにより生じる。例えばＰ型基板に作製
される代表的なＣＭＯＳデバイスは、Ｎウェルに作製さ
れるＰチャネル・デバイスとＰウェルに作製されるＮチ
ャネル・デバイスを含み、ウェル間の距離は短い。この
構造は必然的に寄生横型バイポーラ構造（ＮＰＮ）及び
寄生縦型バイポーラ構造（ＰＮＰ）を形成する。特定の
バイアス条件下では、ＰＮＰ構造はＮＰＮ構造にベース
電流を供給し（またはその逆）、ＰＮＰＮアノードから
カソードに大きな電流が流れる。ＰＮＰＮデバイスがト
リガされると、ＰＮＰＮは低電流／高電圧状態から低電
圧／高電流状態に遷移する。場合によっては低電圧／高
電流状態が、熱暴走やＰＮＰＮ寄生素子の形成によって
引き起こされる素子の破壊につながる。
【０００４】例えば図３０を参照すると、ＣＭＯＳデバ
イス部８００が示してある。代表的なＣＭＯＳ部８００
はＰ−エピタキシャル層８０４を持つＰ＋基板８０２に
形成される。ＣＭＯＳ部８００はＰウェル８０８に形成
されるＮチャネル・デバイス（図は第１Ｎ＋＋拡散部８
０６のみ示している）と、Ｎウェル８１２に形成される
Ｐチャネル・デバイス（図は第１Ｐ＋＋拡散部８１０の
み示している）を含む。２つのデバイスは浅いトレンチ
分離部（ＳＴＩ）８１４で分けられる。
【０００５】１つの寄生横型バイポーラ構造（ＮＰＮ）
がＮ＋＋拡散部８０６、Ｐウェル８０８／Ｐ−エピタキ
シャル層８０４、及びＮウェル８１２により形成され
る。ラッチアップが生じると、この構造は横型バイポー
ラＮＰＮトランジスタとして働き、Ｎ＋＋拡散部８０６
はそのエミッタに、Ｐウェル８０８及びＰ−エピタキシ
ャル層８０４はそのベースに、Ｎウェル８１２はコレク
タになる。Ｎ＋＋拡散部８０６はＰウェル８０８に電子
を注入する。注入された電子はＮウェル８１２によって
集められる。
【０００６】同様に寄生縦型バイポーラ構造（ＰＮＰ）
はＰ＋＋拡散部８１０、Ｎウェル８１２、及びＰ−エピ
タキシャル層８０４によって形成され、Ｐ＋＋拡散部８
１０はそのエミッタとして、Ｎウェル８１２はそのベー
スとして、Ｐ−エピタキシャル層８０４はそのコレクタ
として働く。Ｐ＋＋拡散部８１０からＮウェル８１２に
注入されるホールはＰ−エピタキシャル層８０４によっ
て集められる。Ｎウェル８１２からＰ−エピタキシャル
層８０４へのホールの流れは、Ｐ−エピタキシャル層８
０４からＮウェル８１２への対応する電子の流れを生
じ、よってＮＰＮ横型バイポーラ構造の転移効果を高め
る。
【０００７】この正のフィードバック動作によりＮＰＮ
Ｐ構造がラッチアップすることがある。もちろんこれは
ＣＭＯＳデバイスで起こり得るラッチアップの一例に過
ぎず、またラッチアップは、代表的なＣＭＯＳデバイス
中の他のＮＰＮＰまたはＰＮＰＮの経路でも生じ得る。
【０００８】ＣＭＯＳデバイスのラッチアップの傾向に
対しては、いくつかの形で取り組みがなされている。１
つの方法は、トランジスタ型動作の"ゲイン"を下げるも
のである。ゲインはベース領域での少数キャリアの存続
期間の関数である。ゲインを下げるとＣＭＯＳデバイス
のラッチアップ傾向が小さくなる。これは寄生ＰＮＰＮ
をＣＭＯＳラッチアップにつながる負の抵抗状態にする
ために印加すべき電圧（"トリガ電圧"という）を上げる
ことによる。
【０００９】ＣＭＯＳデバイスでの寄生トランジスタの
ゲインは、ウェル・プロファイル設計、Ｐ＋／Ｎ＋間隔
等多くのパラメータの関数である。特に横型及び縦型の
プロファイルはそれぞれ横型及び縦型の寄生トランジス
タの寄生バイポーラ・ゲインに影響を与える。従ってウ
ェル・プロファイル・エッジの配置及び制御は拡張ＣＭ
ＯＳプロセスのラッチアップ特性に大きな影響を与え
る。現在、Ｐウェル及びＮウェルの間隔の制御は、ある
程度オーバレイの変更により決定される。デバイスがス
ケーリングされＰ＋及びＮ＋の間隔が減少すると、従来
の作製技術でウェル・プロファイルを制御することによ
って寄生ゲインを制限する機能は大きな問題になってく
る。
【００１０】ラッチアップを扱うもう１つの方法は、ラ
ッチアップ保持電圧を上げることである。ラッチアップ
保持電圧は最小安定電圧であり、ラッチアップがトリガ
された後に大きい電流をサポートすることができる。ラ
ッチアップ保持電圧を上げることで、ラッチアップ耐性
が増し、回路が故障する可能性は小さくなる。最適な状
況は、保持電圧をバーンイン電圧より大きくする、通常
は公称電源電圧（Ｖｄｄ）よりも１．５ボルト大きくす
ることである。
【００１１】Ｎチャネル及びＰチャネルのデバイス間に
は、ラッチアップの可能性を最小にするために浅いトレ
ンチ分離部（ＳＴＩ）が用いられている。しかしＣＭＯ
Ｓ技術がより小さい寸法にまでスケーリングされると、
ＳＴＩ寸法を含めた全ての幾何パラメータが小さくな
る。ＳＴＩの深さや幅が小さくなるとラッチアップ耐性
は減少する。これはトランジスタ電流ゲインが上がり、
ラッチアップ保持電圧が下がるからである。ラッチアッ
プ保持電圧が下がり過ぎる、つまりバーンイン電圧より
小さくなると、ラッチアップ耐性は損なわれる。
【００１２】
【発明が解決しようとする課題】従来技術の方法は従っ
て、ＣＭＯＳデバイスのサイズ、特にデバイス間の分離
領域が小さくなると、ＣＭＯＳデバイスに充分なラッチ
アップ耐性を提供できない。従ってＣＭＯＳデバイスの
ラッチアップ耐性を高めるとともに、デバイスのスケー
リングを進めてデバイス密度を高めることのできる改良
された方法が必要である。
【００１３】
【課題を解決するための手段】本発明は、従来技術の制
限を克服し、ウェル・エッジにインプラントを形成する
ことによってＣＭＯＳデバイスのラッチアップ耐性を高
める方法及びデバイスを提供する。ＣＭＯＳデバイスの
ラッチアップ耐性を高める好適な実施例の方法は、ハイ
ブリッド・レジストを使用してＮウェル及び／またはＰ
ウェルのエッジにインプラントを形成する。インプラン
トは寄生トランジスタの少数キャリア存続期間を短縮
し、よって寄生トランジスタのゲインを少なくする。こ
れによりＣＭＯＳデバイスのラッチアップ傾向は小さく
なる。好適な実施例の方法では、これらのインプラント
を、従来技術の方法以上にマスキング・ステップを追加
せずに形成できる。更にインプラントを形成する好適な
方法により、ウェルのエッジに対して自己整合するイン
プラントが得られる。
【００１４】
【発明の実施の形態】本発明の好適な実施例は従来技術
の制限を克服し、Ｎウェル及び／またはＰウェルのエッ
ジでインプラントを形成するためハイブリッド・フォト
レジストを使用したＣＭＯＳデバイスのラッチアップ耐
性を高める方法及びデバイスを提供する。インプラント
は寄生トランジスタの少数キャリア存続期間を短くし、
よって寄生トランジスタのゲインを少なくする。このゲ
インの減少によりＣＭＯＳデバイスのラッチアップ傾向
が小さくなる。ハイブリッド・フォトレジストを使用す
ることでインプラントはウェル・エッジに自己整合す
る。
【００１５】ここでは、まずハイブリッド・フォトレジ
ストについて説明し、次に好適な実施例の説明に進む。
【００１６】『ハイブリッド・フォトレジスト』好適な
実施例は、露光に対してポジ型及びネガ型の両方の応答
性を同時に有するフォトレジスト物質を使用する。物質
のこの組み合わせにより、ここではハイブリッド・レジ
ストと呼ばれる新しい型のレジストが得られる。
【００１７】ハイブリッド・レジストが化学線照射を受
けると、照射強度の高い領域はネガ型ライン像を形成す
る。露光されなかった領域は現像液に対して不溶のまま
であり、よってポジ型ライン・パターンを形成する。照
射強度が中間の領域、例えば回折効果により強度が低下
した空間像のエッジ等は、現像時にレジスト膜にスペー
スを形成する。このレジスト反応は、このレジストの固
有溶解速度特性の現れであり、非露光レジストは現像さ
れず、一部露光されたレジストは高率で現像され、高露
光レジストは現像されない。
【００１８】ハイブリッド・フォトレジストの固有溶解
速度応答により、１つの空間像を従来のレジストのよう
に、１つのラインまたはスペースとしてではなくスペー
ス／ライン／スペースの組み合わせとして印刷すること
ができる。このレジストのこの"周波数２重化"機能によ
り、従来の露光装置をより高いパターン密度まで拡張す
ることができる。０．２μｍ以下のラインとスペース
は、解像度０．３５μｍで動作する設計の現在のＤＵＶ
（遠紫外）リソグラフィ装置で印刷できることは、ハイ
ブリッド・レジストの一例の利点である。
【００１９】この種のハイブリッド・レジストの他の利
点は、露光量とレチクル像サイズが変わるときスペース
幅はほぼ不変なことである。これにより各チップ内のス
ペース幅について、各ウエハ全面で生産ウエハのバッチ
からバッチへ、かなり精密な像制御が可能になる。
【００２０】ハイブリッド・レジストの他の利点は、ハ
イブリッド・レジストの周波数２重化機能により最小レ
チクル・フィーチャ・サイズが緩和されることである。
例えば０．２μｍのフィーチャを従来のレジストで印刷
するには、一般には０．２μｍのレチクル像サイズが必
要である。ハイブリッド・レジストでは、０．２μｍの
スペースをレチクル・フィーチャの１つのエッジで形成
できる。例えば０．５μｍのレチクル開口で０．２μｍ
のスペース２つと０．２μｍのライン１つが作られる。
このようにして、"縮小"Ｘ線または電子ビームのリソグ
ラフィが実現できる。つまりレチクル像ピッチは基板上
の印刷のピッチの約２倍となる。これにはまた光レチク
ルの像サイズ要件を緩和でき、コストを下げ、レチクル
の歩留りを改良できるという利点もある。０．２μｍ以
下のライン及びスペースを現在の装置を変更せずに実現
できることはハイブリッド・レジストの利点である。
【００２１】露光量とレチクル・サイズが変わってもス
ペース幅はほぼ不変であり、よってスペース幅を制御す
るプロセス許容範囲を大きくすることができることも利
点である。本発明のハイブリッド・レジストを使用する
ことで、レチクル上の像寸法の誤差が、基板に印刷され
たスペース幅に再現されることはない。その結果チップ
上のスペース幅のばらつきは最小になる。これは光学
的、Ｘ線及び電子ビームの露光方法には重要である。特
に１倍レチクル、つまり通常は基板に印刷された像と１
対１の関係を持つレチクルを要するリソグラフィの手法
には有益である。レチクル上の像サイズのばらつきは通
常、基板に再現されるからである。
【００２２】よって好適な実施例のハイブリッド・レジ
ストは、露光に対してポジ型及びネガ型の両方の応答性
を同時に有するフォトレジスト物質を提供する。ポジ型
応答は比較的少ない露光量で支配的であり、ネガ型応答
は露光量が比較的多いとき支配的である。このレジスト
の露光によりスペース／ライン／スペースの組み合わせ
が作られるが、従来のレジストならいずれも１つのフィ
ーチャしか作られない。図２４は、露光量が増加すると
きポジ型レジストの可溶性が増す様子を示す。図２５は
レチクル・ライン・パターンが印刷されたポジ型レジス
トのライン・パターンを示す。
【００２３】他方、ネガ型レジスト系の露光領域は、図
２６に示すように、露光量が増すと可溶性は減少する。
図２７はレチクル・ライン・パターンが印刷されたネガ
型レジストのライン・パターンを示す。
【００２４】本発明のハイブリッド・レジストでは、ポ
ジ型応答により、レチクル像のエッジ付近の領域等、回
折効果のため露光強度が低下した領域の可溶性が増す。
露光量が増すとネガ型応答が支配的になり、露光度の高
い領域で可溶性が小さくなる。図２８はハイブリッド・
レジストの露光量の関数としてレジストの可溶性を示
す。レチクル・ライン・パターンを基板に印刷すると、
図２９に示したスペース／ライン／スペース・パターン
が得られる。
【００２５】このようにして空間像が"周波数２重化"さ
れ、標準レジストで達成できる場合に比べてフィーチャ
数が２倍になる。図１は、ポジ型レジスト、ネガ型レジ
スト及びハイブリッド・レジストの間のこれら目立った
違いを示す。
【００２６】周波数２重化ハイブリッド・レジストは通
常、既存のポジ型及びネガ型のレジストの成分を使用し
て調製される。これには例えば酸感応可溶性／溶解阻害
官能性、架橋剤、光酸発生剤、また任意に塩基添加剤と
光増感剤により一部変性されたポリ（ヒドロキシスチレ
ン）樹脂が含まれる。
【００２７】レジスト形成物に変更を加えることでポジ
型反応を早め、ネガ型反応は遅くして、結果を最適化す
ることもできる。またポジ型成分は、現像前ベーク温度
に対する反応が比較的弱くなるよう選択でき、ネガ型の
部分は、現像前ベーク温度に対する反応をより強くする
よう選択することができる。このようにしてポジ型及び
ネガ型の応答の相対的性質をベーク温度により変化さ
せ、所望の像形成結果を得ることも可能である。
【００２８】またレジスト形成物に変更を加えること
で、寸法の異なるスペース幅を得ることもできる。例え
ばポリ（ヒドロキシスチレン）樹脂に対する可溶性阻止
剤の量を増やすと、印刷されたスペース幅は狭くなる
（図９）。この方法はまたネガ型ラインの等焦点印刷バ
イアスを変更するためにも使用できる。ポジ型可溶性阻
止剤の濃度が高いと、ネガ型ラインの等焦点印刷バイア
スが増加する（図４）。これは用途によっては、印刷さ
れたネガ型ラインを細くし、レジストの周波数２重化特
性を最適化する上で望ましい。
【００２９】ハイブリッド・レジストのポジ型及びネガ
型の機能の相対的応答性はまた、露光条件を変えること
によっても変更できる。例えばハイブリッド・レジスト
のネガ型ラインは、従来のレジストの挙動と同様に、露
光量及びレチクル寸法と共に変化する。従って例えば露
光量が増えると、ネガ型ラインの幅は増し、スペースは
同じ大きさであるが、基板上の新しい位置にシフトす
る。スペースはネガ型ラインと隣接しているからであ
る。同様にポジ型ラインは、露光量またはレチクル寸法
が変わるとサイズが変化する。
【００３０】もう１つの例として、２つのレチクルを使
用してレジストに２つの別々のパターンを印刷すること
ができる。1つのレチクルは、露光量を多くすればハイ
ブリッド機能がレジストに現れる。もう１つのレチクル
は露光量を少なくして同じレジスト膜で露光すると、レ
ジストのその部分にポジ型機能だけが現れる。この効果
はまた、例えば露光量を少なくしたい領域で、化学線の
部分フィルタがレチクルに含まれている場合、１回の露
光プロセスで達成される。これにより、より狭いフィー
チャと同時により広いスペースを印刷することができ
る。これはいくつかのデバイスの用途に必要である。
【００３１】この２段階像形成法の変形例として、ハイ
ブリッド・レジストを使用して、標準ネガ型パターンを
形成することができる。レジスト膜が標準ネガ型レチク
ルで像のとおりに露光され、ベークの後ハイブリッド像
が形成され、次に化学線で均一露光され、第２の露光後
ベーク・プロセスを適用せずに現像された場合、結果は
標準のネガ型像になる。この方法はゲート導体回路の形
成等、かなり細かいラインの印刷を要するが、高密度の
像ピッチは必要としない用途には望ましいと考えられ
る。これに代わる方法として、レジストを像のとおりに
露光した後、ベーク・ステップの前に少量の化学線エネ
ルギで全面均一露光することができる。この方法がどの
程度望ましいかは、可溶性阻止保護基が樹脂に存在する
かどうか、またポジ型応答が温度に依存するかどうかに
よる。
【００３２】このような用途にハイブリッド・レジスト
を使用する利点は、ハイブリッド・レジストのネガ型ラ
インが、図３に示すように、等焦点で大きな印刷バイア
スを示すことである。言い換えると、ハイブリッドのネ
ガ型ラインについて、プロセス許容範囲が最大の点で
は、レジスト像はレチクル像よりかなり小さくなる。こ
れが望ましいのは、レチクルが大きいときの回折効果に
よる空間像の劣化が少ないからである。これにより、図
２に示すように従来のポジ型及びネガ型の系よりも焦点
深度を大きくすることができる。この印刷バイアスは、
クロム線のエッジがスペースとして印刷されるという事
実の結果である。スペースは事実上、空間像のエッジ
を"トリミング"するよう機能するため、ネガ型ラインは
従来のネガ型レジストの場合よりも小さく印刷される。
これはハイブリッド・レジストの周波数２重化性が現れ
たものである。
【００３３】ネガ型ラインの印刷バイアスを最適化する
ようにレジスト形成物を設計することが可能である。例
えばポジ型可溶性阻止剤について適切な付加係数（load
ingfactor）を選択することによって、図４に示すよう
に特定の印刷バイアスを得ることができる。理論上は他
の要素についても、密度と反応性に変更を加えることに
よって、フォトレジストの応答性に関して同様なばらつ
きをもたらすことができることは明らかである。
【００３４】例えば０．５ＮＡ ＤＵＶリソグラフィ装
置で露光したとき、ハイブリッド・レジストの等焦点印
刷バイアスは、図２、図３からわかるようにデータに対
して通常の計算を行うと、標準的なネガ型レジストの等
焦点印刷バイアスより０．１１μｍ大きくなる。この差
は２つの形で利用することができる。まず、同じレチク
ル像サイズではハイブリッド・レジストにより標準レジ
ストより細い線を印刷しながら、焦点と露光プロセス許
容範囲を維持することができる。もう１つの方法は、ハ
イブリッド・レジストでは、レチクル・フィーチャのサ
イズを標準レジストに対して大きくしながら、標準レジ
ストと同じ像サイズで印刷することができる。大きいレ
チクル像を使用することで回折効果が減少するため焦点
深度が大きくなる（図５）。前者の用途の場合、より小
さなハイブリッド・レジスト像で高い性能を得ることが
できる。後者の用途では、ハイブリッド・レジストのプ
ロセス許容範囲が大きいので歩留りがよくなる。
【００３５】レジスト形成物に変更を加えることで、高
感光速度（photospeed）ポジ型反応と低感光速度ネガ型
反応が得られ、最適な結果が得られる。またポジ型レジ
ストは、露光後ベーク（ＰＥＢ）に反応しないように選
択することができる。これによりポジ型のネガ型に対す
る感度比を変更でき、よってスペース／ライン／スペー
スの組み合わせの比が変更される。
【００３６】スペース／ライン／スペース比を変更する
もう１つの方法は、露光装置のレチクルにグレースケー
ル・フィルタを利用することである。グレースケール・
フィルタでは、照射線の一部だけがレチクルを通過する
ので中間露光領域が作られる。これにより、露光量は臨
界点に達することがないので、ネガ型レジストがこれら
の領域で機能することが防止されるが、ポジ型は機能
し、よってより広いスペースが作られる。その結果、よ
り広いスペースをより狭いフィーチャと同時に印刷する
ことができる。これはいくつかの素子用途に必要であ
る。
【００３７】処理を更に高度化すると、通常、得られる
フィーチャは、必要とされない場合は第２マスキング・
ステップでトリミングすることができる。
【００３８】次の例は、周波数２重化レジストの組成の
代表例であるが、組成はこの例に限定されることはな
く、当業者は多くの変形例を容易に考えることができよ
う。
【００３９】本発明に従った用途に適したフォトレジス
ト樹脂としては、フォトレジスト形成物のポリマ樹脂と
して使用するのに適した、塩基可溶性（base-soluble）
で鎖の長いポリマが含まれる。具体的には、ｉ）Hoechs
t Celanese（Corpus Christi、TX）から入手できるポリ
（４−ヒドロキシスチレン）、ポリ（３−ヒドロキシス
チレン）等のヒドロキシスチレンといった、−ＯＨ基を
持つ芳香族ポリマ、Shipley（Marlboro、Mass）から入
手できるノボラック樹脂、及びフェノール・ホルムアル
デヒド樹脂等のフェノール−ＯＨ基を持つポリマ、ｉ
ｉ）エステル側鎖を持つポリメタクリル酸等の酸基を持
つポリマ、及びｉｉｉ）アクリルアミド基型ポリマ等で
ある。
【００４０】ポリマ樹脂は、脱保護形では、すなわち一
度ポジ型反応が起こると、塩基溶媒可溶性になり、金属
を含まない水酸化アンモニウム、水酸化テトラメチルア
ンモニウム、水酸化テトラエチルアンモニウム、金属を
含む水酸化カリウム、メタケイ酸ナトリウムの水溶液等
の現像液に対して相溶性を示す。好適なポリマ樹脂は、
平均分子重量が約１，０００ダルトン乃至約２５０，０
００ダルトンの範囲、更に好ましくは約１，０００ダル
トン乃至２５，０００ダルトンの範囲であり、これによ
り現像液でのその可溶性を高めることができる。具体的
には、ｐ−ヒドロキシスチレン−無水マレイン酸コポリ
マ、ポリヒドロキシスチレン−ｐ−ｔｅｒｔ−ブチル−
カルガナトスチレン（carganatostyrene）コポリマ、ポ
リ（２−ヒドロキシスチレン）、フェノール−ホルムア
ルデヒド樹脂、ポリメチル・メタクリル酸エステル−ｔ
ｅｒｔ−ブチル・メタクリル酸エステル−ポリメタクリ
ル酸３元共重合体、ポリ−４−ヒドロキシスチレン−ｔ
ｅｒｔ−ブチル・メタクリル酸エステル・コポリマ、ポ
リ（４−ヒドロキシスチレン）と、芳香族環の１つ以上
の酸反応活性（acid labile）アルキルまたはアリール
置換基、ポリ（３−ヒドロキシスチレン）と芳香族環の
１つ以上のアルキルまたはアリール置換基、またはコポ
リマの過半数のサブユニットとしてのこれら、例えばMa
ruzen America（New York、NY）から入手できるＰＨＭ
−Ｃ等である。ＰＨＭ−Ｃには、ポリ（ヒドロキシスチ
レン）・サブユニットと、ビニル・シクロヘキサノール
・サブユニットの両方が、好適には約９９：１乃至約５
０：５０の範囲で含まれる。最も好適な比は約９０ポリ
（ヒドロキシスチレン）・ユニットに対して約１０ビニ
ル・シクロヘキサノール・サブユニットである。
【００４１】架橋組成は、好適にはテトラメトキシメチ
ル・グリコウリル（glycouril）（"パウダーリンク"）
及び２、６−ビス（ヒドロキシメチル）−ｐ−クレゾー
ルである。ただし、この他に次のような架橋組成でもよ
い。
【化１】
【００４２】特開平１−２９３３３９号に見られる類似
体及び誘導体、及びエーテル化アミノ樹脂、例えばメチ
ル化もしくはブチル化したメラミン樹脂（Ｎ−メトキシ
メチル−または、Ｎ−ブトキシメチル−メラミン）、ま
たはメチル化／ブチル化グリコールウリル（glycol-uri
ls）等、例えば次式のものがある。
【化２】
【００４３】前記についてはカナダ特許番号第１２０４
５４７号を参照されたい。
【００４４】光酸発生剤（"ＰＡＧ"）には、これらには
限られないが、Ｎ−（トリフルオロメチル−スルホニル
オキシ）−ビシクロ［２．２．１］ヘプト−５−エン−
２、３−ジカルボキシイミド（"ＭＤＴ"）、オニウム
塩、芳香族ジアゾニウム塩、スルホニウム塩、ジアリル
ヨードニウム塩、及びＮ−ヒドロキシアミドまたはイミ
ドのスルホン酸エステル等がある。米国特許番号第４７
３１６０５号を参照されたい。またＮ−ヒドロキシ−ナ
フタルイミドのドデカンスルホナート（"ＤＤＳＮ"）等
の弱酸を生成するＰＡＧも使用できる。
【００４５】可能な塩基添加剤としては、これらには限
られないが、ジメチルアミノピリジン、７−ジエチルア
ミノ−４−メチル・クマリン（"クマリン１"）、第３ア
ミン、プロトン・スポンジ、ベルベリン及びＢＡＳＦ
の"プルロン（Pluronic）"シリーズや"テトロン(Tetron
ic)"シリーズのポリマアミン等がある。また、ＰＡＧが
オニウム塩のとき、水酸化テトラアルキルアンモニウム
や、水酸化セチルトリメチルアンモニウムも使用でき
る。
【００４６】利用できる増感剤の例としては、クリセ
ン、ピレン、フルオランテン、アントロン、ベンゾフェ
ノン、チオキサントン及びアントラセン、例えば９−ア
ントラセンメタノール（９−ＡＭ）がある。この他のア
ントラセン誘導増感剤は米国特許番号第４３７１６０５
号に開示されている。増感剤には酸素や硫黄を含むこと
がある。好適な増感剤は窒素を含まないものである。窒
素がある場合、例えばアミン及びフェノチアジン基は、
露光プロセスで生じた遊離酸を封鎖する（sequester）
傾向があり、形成物が感光性を失う。
【００４７】層を厚すぎず、または薄すぎずに基板表面
に付着できるよう、組成全体に粘度を与えるため注型溶
剤が用いられる。注型溶剤の例としては、プロピオン酸
エトキシエチル（"ＥＥＰ"）、ＥＥＰ及びγ−ブチロラ
クトン（"ＧＢＬ"）の組み合わせ、プロピレングリコー
ルモノエチルエーテル・アセテート（ＰＭアセテート）
等がある。
【００４８】次の例では、それぞれ１つが選択されてい
るが、レジストの様々な部分に対して、他にも多くの組
成を選択できることは理解されたい。最も広い意味で
は、好適な実施例の方法及び構造は、ネガ型成分及びポ
ジ型成分で構成され、ポジ型成分は第１化学線エネルギ
・レベルで働き、ネガ型成分は第２化学線エネルギ・レ
ベルで働き、第１及び第２の化学線エネルギ・レベル
は、中間の化学線エネルギ・レベルにより分けられた任
意のハイブリッド・レジストを使用して実現できる。
【００４９】例１：次の組成は、Pacific Pac Inc．（H
ollister、CA）から入手できるプロピレングリコールモ
ノメチルエーテル・アセテート（ＰＭアセテート）溶剤
で溶解された。この溶剤は、３Ｍ（St．Paul、MN）から
入手できる非イオン系フッ化アルキルエステル界面活性
剤であるＦＣ−４３０を３５０ｐｐｍ含み、固形物は合
計２０％である。Maruzen America（New York、NY）か
ら入手できる１０％水素加（hydrogenated）ポリ（ヒド
ロキシスチレン）（ＰＨＳ）、メトキシプロペン（ＭＯ
Ｐ）で保護されたフェノール基を約２５％有する、固形
物の８１．２％。Daychem Labs（Centerville、OH）か
ら入手できるＮ−（トリフルオロメチル−スルホニルオ
キシ）−ビシクロ［２、２、１］ヘプト−５−エン−
２、３−ジカルボキシイミド（ＭＤＴ）、固形物の１
０．５％。Cytec（Danbury、CT）から入手できるテトラ
メトキシメチル・グリコウリル（glycouril）（"パウダ
ーリンク"）、固形物の８．２％、及び、Aldrich Chemi
cal Companyから入手できる７−ジエチルアミノ−４−
メチル・クマリン・ダイ（クマリン１）、固形物の０．
１％。
【００５０】溶液は０．２μｍフィルタで濾過された。
ヘキサメチルジシラザンで下塗りをしたシリコン・ウエ
ハ上にこの溶液を塗布し、１１０℃のソフト・ベークを
行い、Nanospec反射分光メータ（reflectance spectrop
hotometer）により測定して約０．８μｍ厚の膜が得ら
れた。被覆ウエハは次に、少量から多量まで露光量の異
なるマトリックスを持つ開口数（ＮＡ）０．３７のCano
nステッパにより、波長２４８ｎｍの遠紫外線（ＤＵ
Ｖ）エキシマ・レーザで露光され、１１０℃で９０秒、
露光後ベーク（ＰＥＢ）にかけられた。露光膜の溶解速
度は、０．１４規定（Ｎ）の水酸化テトラメチルアンモ
ニウム（ＴＭＡＨ）現像液で現像された後、残存膜の厚
みから計算された。溶解速度と露光量の関係を図６に示
す。図６からわかるように、レジストは非露光のときの
溶解速度が非常に低い（約２ｎｍ／秒）。露光量を増や
すと、溶解速度は約５０ｎｍ／秒に達するまで増加す
る。溶解速度は、露光量が約１ｍＪ乃至約３ｍＪの範囲
にあるとき、このレベルで比較的一定している。露光量
を更に増やすとネガ型架橋性が優勢になり、溶解速度は
０付近まで戻る。
【００５１】このレジストの典型的なリソグラフィ応答
を調べるために、０．３７ＮＡの２４８ＤＵＶステッパ
を使用し、ピッチ２μｍで幅１μｍの組にされた（nest
ed）クロムのラインを持つマスクを通してレジストを露
光した。マスクの全てのクロムのライン及びスペースの
組み合わせは、レジストで２つのライン及び２つのスペ
ースとして印刷される。ネガ型ラインは約０．８μｍ、
ポジ型ラインは約０．６μｍ、２つのスペースは等しく
約０．３μｍである。
【００５２】同じレジストを使用したもう１つの実験で
は、０．５ＮＡ ＤＵＶステッパMICRASCAN IIにより、
分離したクロムのスペースがハイブリッド・レジスト膜
に照射され、スペース／ライン／スペースの測定値がク
ロムのスペース幅の関数として描いてある（図７）。デ
ータからわかるように、線幅はマスクのクロムのスペー
スのそれに応じて増加するが、ラインのいずれの側のス
ペースも比較的一定している。
【００５３】例２：この例は、光酸発生剤の型及び様々
な成分の相対量を変えることで、ハイブリッド・レジス
トの溶解速度特性及びその結果としてのリソグラフィ応
答がどのように変化するかを示している。この第２形成
物は例１と同様に調製され処理されたが、次の成分で構
成されている。ＭＯＰで保護されたフェノール基を約２
５％有するＰＨＳ、固形物の９０．８％。トリフェニル
スルホニウムトリフレート（triflate）、固形物の１．
３％。"パウダーリンク"、固形物の７．８％。水酸化テ
トラブチルアンモニウム塩基、固形物の０．１％、及
び、固形物１８．９％の溶液を作るための溶剤として、
界面活性剤ＦＣ−４３０を３５０ｐｐｍ含有する充分な
ＰＭアセテート。
【００５４】得られたハイブリッド・レジストの溶解速
度特性を図８に示す。曲線の全体的な性質は例１のハイ
ブリッド・レジストと同様で、溶解速度は最初、非露光
レジストでは低く、約５ｍＪで増加し、約７ｍＪで減少
する。しかし絶対露光量の範囲とこの範囲内の溶解速度
は、図６とはかなり異なる。
【００５５】図１０は、０．５ＮＡ ＤＵＶステッパMI
CRASCAN IIにより、等幅のスペースと組にされたクロム
のラインのマスクを通して露光されたときのハイブリッ
ド・レジストのこの形成物の応答を表す。ネガ型ライ
ン、非露光（ポジ型）ライン、及びスペース幅が、露光
量の関数として描いてある。スペースは約０．１８μｍ
の範囲で比較的一定しているが、ラインは両方とも露光
量の変化に応じて変化している。
【００５６】例３：この例は、周波数２重化像のスペー
ス幅が、ＰＨＳのＭＯＰによる保護レベルを変えること
で変化することを示す。付加ＭＯＰが２４％と１５％の
２つの異なるＰＨＳロットにより、例１と同様のハイブ
リッド形成物が作られた。ただし膜厚を約０．５μｍに
するため、固形物含有量の合計は全体量の１６．０％に
調整された。これら２つのストック形成物から、平均Ｍ
ＯＰレベルが１５％乃至２４％の範囲の形成物が複数調
製された。ウエハへの被覆と１１０℃でのソフト・ベー
クの後、０．５ＮＡ ＤＵＶステッパMICRASCAN IIで露
光し、１１０℃、６０秒の現像後ベークにかけられ、最
終的に０．１４Ｎ ＴＭＡＨ現像液で現像された。クロ
ム開口を有するレチクルがハイブリッド・レジスト膜に
印刷された。レジスト像のスペース幅が測定され、それ
ぞれの形成物を得るため用いられたＰＨＳの平均ＭＯＰ
可溶性阻止剤の添加量の関数としてグラフ化した。図９
に示すように、スペース幅はＭＯＰ濃度に対する依存性
が高いことが確認された。
【００５７】例４：ネガ型像は、ＰＥＢの後、現像の前
に全面均一ＤＵＶ露光により、本発明のハイブリッド・
レジストで形成することができる。
【００５８】例２に示したハイブリッド・レジスト形成
物の像は、０．５ＮＡ ＤＵＶ露光装置上の電気テスト
・パターンのクロム・レチクルで露光された。得られた
レジスト像のエッチング・パターンを電気プローブ法で
測定できるように、２０００Åのポリシリコン膜を有す
るシリコン・ウエハ（２００ｍｍ）が基板として用いら
れた。露光後ベーク・プロセスの後、ウエハは再び露光
装置（MICRASCAN II）にかけられ、クリア・ガラス・レ
チクルを使用して平方センチメートル（ｃｍ2）当たり
１０ｍＪで露光された。露光後ベーク・プロセスは、こ
の第２露光の後には行われなかった。第２の露光の目的
は、最初に露光されなかったレジストをウエハから除去
し、現像後にネガ型レジスト・パターンだけを残すこと
である。
【００５９】最初の像露光量は１７ｍＪ／ｃｍ2乃至２
４ｍＪ／ｃｍ2、露光後ベーク温度は１１０℃、９０
秒、現像時間は０．１４Ｎ ＴＭＡＨで１００秒だっ
た。標準ネガ型レジストも同様に処理されたが、制御段
階としての均一露光ステップは省略された。この実験か
らの電気データは図８及び図９に示してある。ハイブリ
ッド・レジストについて、約０．１１μｍの大きな等焦
点印刷バイアスが、標準ネガ型レジストに対して、従来
の標準的な方法により計算されて観測された。
【００６０】『ＣＭＯＳデバイス製造方法』図１１に移
る。ＣＭＯＳデバイスのラッチアップ傾向を小さくする
ためウェル・エッジ・インプラントを形成する好適な方
法２０００が示してある。ウェル・エッジ・インプラン
トは、少数キャリア存続期間を短くし、よって寄生トラ
ンジスタ構造のゲインを減らすことによってラッチアッ
プ傾向を小さくする。方法２０００はマスク・ステップ
を追加せずにウェル・エッジ・インプラントを形成す
る。
【００６１】好適な方法はＣＭＯＳデバイスに広く用い
られる半導体基板から始まる。このような基板の例とし
て、トップ部にＰ＋基板及びＰ−エピタキシャル層を持
つウエハ部がある。もちろん他の適切な基板物質も使用
できる。ここで好適な方法について図１２乃至図１９に
示した第１実施例を参照して、その後、図２０乃至図２
３に示した第２実施例を参照して説明する。
【００６２】最初のステップ２０２はデバイス間に分離
領域を形成することである。これらの分離領域は、好適
には浅いトレンチ分離部であり、Ｎチャネル及びＰチャ
ネルのデバイスを分離するため用いられる。ＳＴＩは任
意の適切な処理方法で形成できる。１つの方法として、
ＲＩＥ（反応性イオン・エッチング）により基板にＳＴ
Ｉトレンチが形成される。次にＳＴＩトレンチの壁と下
部に酸化物ライナが適切な形で形成される。次にＳＴＩ
トレンチは酸化物で適切な形で埋められ、ウエハ１００
はＣＭＰ（機械化学的研磨）により平坦化される。
【００６３】図１２に移る。ウエハ部２１００が示して
ある（実寸によらない）。ウエハ部２１００はＰ＋基板
上にＰ−エピタキシャル層（Ｐ−ＥＰＩ）２１１０を含
む。ウエハ部では２つの浅いトレンチ分離部（ＳＴＩ）
２１０２が形成される。ＳＴＩ２１０２は代表的なＳＴ
Ｉであり、代表的な集積半導体デバイス上の様々なデバ
イス間に適切な形で形成される。次の処理ステップで
は、Ｎチャネル・デバイスとＰチャネル・デバイスがウ
エハ部２１００に形成される。ＳＴＩ２１０２等のＳＴ
Ｉはこれら様々なデバイス間に（つまり２つのＮチャネ
ル・デバイス間、２つのＰチャネル・デバイス間、及び
ＮチャネルとＰチャネルのデバイス間に）適切な形で形
成される。どの場合でもＳＴＩ２１０２は隣接したデバ
イスを互いに分離するよう働く。
【００６４】後で明らかになるが、好適な実施例では、
ＳＴＩ２１０２下のキャリア存続期間が短くなり、よっ
てＳＴＩ２１０２は従来技術のＳＴＩより浅くなるが、
それでもデバイス間に有効な分離が保たれる。従って好
適な実施例はラッチアップ耐性を下げることなくＳＴＩ
のスケーリング性を改良する。
【００６５】図１１の方法２０００に戻る。ステップ２
０４乃至２１２ではＮウェル・エッジ・インプラント及
びＮウェル・インプラントを形成する。ステップ２０４
でハイブリッド・レジストの性質により、Ｎウェル・マ
スク・エッジのレジストに開口が形成される。
【００６６】ハイブリッド・レジストは最初にウエハ表
面に付着される。次にハイブリッド・レジストは、適切
なマスク形状（つまりクロム・マスク形状）でブロック
されるＮウェルになる領域が化学線で露光される。ハイ
ブリッド・レジストは次に現像される。露光されないハ
イブリッド・レジスト部分（つまりＮウェル領域）は現
像液に不溶のままであり、ポジ型ライン・パターンを形
成する。高い照射強度で露光されたハイブリッド・レジ
スト部分（つまり非Ｎウェル領域）はネガ型ライン像を
形成する。中間強度で露光されたハイブリッド・レジス
ト部分（つまりＮウェル領域のエッジ）は現像ステップ
で溶解する。
【００６７】図１３に移る。表面に、露光され現像され
たハイブリッド・レジストが付着されたウエハ部２１０
０が示してある。マスク２２０２のクロム領域２２０４
は化学線露光時にＮウェル領域をブロックする。従って
Ｎウェル領域上のハイブリッド・レジストの部分は露光
されず、非Ｎウェル領域上のハイブリッド・レジスト部
分は高度に露光され、その間の領域は中間露光度にな
る。現像後、Ｎウェル領域上にポジ型ライン・パターン
２２１０が、非Ｎウェル領域上にはネガ型ライン・パタ
ーン２２０８が形成される。中間照射量のハイブリッド
・レジスト部分は現像時に溶解し、Ｎウェル領域のエッ
ジにウェル・エッジ・スペース２２１２が形成される。
ハイブリッド・フォトレジスト固有の性質により、ウェ
ル・エッジ・スペース２２１２は、解像度０．３５μｍ
で動作するよう設計されたリソグラフィ装置を使用して
０．２μｍ以下の寸法になる。
【００６８】図１１に示した方法２０００に戻ると、次
のステップ２０６はウェル・エッジ・スペースを通して
Ｎウェル・エッジ・インプラントを形成することであ
る。この実施例でＮウェル・エッジ・インプラントは、
好適にはＮウェル・エッジまわりのＮ＋領域で構成され
る。インプラントは好適にはリン（またはヒ素（Ａ
ｓ）、アンチモン（Ｓｂ）等の他のドナー種）をウェル
・エッジ形状を通して注入することによって形成され
る。インプラントの量は少数キャリア存続期間を短くす
るように選択されるが、ハイブリッド・レジストの光活
性化合物を破壊しないように少ない量にする必要があ
る。その場合、好適なインプラントはリンであり、ＳＴ
Ｉトレンチ深さより深く、適切な形で注入される。好適
な注入量は約１×１０11イオン／平方センチメートル乃
至１×１０15イオン／平方センチメートルで、好適には
約１×１０13イオン／平方センチメートルである。
【００６９】図１４に移る。Ｎウェル・エッジ・インプ
ラント２３０２が形成されたウエハ部２１００が示して
ある。方法２０００に戻ると、次のステップ２０８は、
ハイブリッド・レジストのＮウェル領域を露光し現像す
ることである。Ｎウェル領域上のハイブリッド・レジス
ト部分はステップ２０４の化学線露光時に露光されなか
ったので、これらの部分はポジ型パターンで構成され
る。従ってＮウェル領域上のハイブリッド・レジスト部
分は、ウエハ部を全面均一露光し、ポジ型パターンを現
像して取り除くことができる。従ってこの除去操作は、
マスキング層またはマスキング・ステップを追加するこ
となく行える。
【００７０】次のステップ２１０では、適切なＮ型イン
プラント作製法によりＮウェルが形成される。図１５を
参照すると、ハイブリッド・レジストのポジ型部分２２
１０が取り除かれ、Ｎウェル２４０２が基板に注入され
たウエハ部２１００が示してある。残りのネガ型部分２
２０８は、Ｎ型インプラントに対して非Ｎウェル領域を
保護するように働く。Ｎウェル・エッジ・インプラント
２３０２は、Ｎウェル２４０２と同じネガ型レジスト構
造を共有するので、それらは互いに自己整合する。
【００７１】Ｎウェルが形成されると、次のステップ２
１２はハイブリッド・レジストの残りの部分（つまりネ
ガ型部分２２０８）を剥離することである。
【００７２】Ｎウェル及びＮウェル・エッジ・インプラ
ントが形成されると、ステップ２１４乃至２２２で、Ｐ
ウェル及びＰウェル・エッジ・インプラントが形成され
る。ステップ２１４でＰウェル・パターンがハイブリッ
ド・レジストで形成され、ウェル・エッジ・スペースが
ハイブリッド・レジストの性質を使用してウェル・エッ
ジに形成される。
【００７３】ここでもハイブリッド・レジストは最初に
ウエハ全面に付着される。ハイブリッド・レジストは次
に、適切なマスク形状（つまりクロム・マスク形状）で
ブロックされるＰウェルになる領域が化学線で露光され
る。次にハイブリッド・レジストは現像される。露光さ
れないハイブリッド・レジスト部分（つまりＰウェル領
域）は現像液に不溶なままでポジ型ライン・パターンを
形成する。照射強度の高い領域（つまり非Ｐウェル領
域）はネガ型ライン像を形成する。中間強度で露光され
たハイブリッド・レジスト部分（つまりＰウェル領域の
エッジ）は現像ステップで溶解する。
【００７４】図１６に移る。露光され現像された表面に
ハイブリッド・レジストが付着されたウエハ部２１００
が示してある。マスク２５０２のクロム領域２５０４は
化学線露光時にＰウェル領域をブロックする。従ってＰ
ウェル領域は露光されず、非Ｐウェル領域は高度に露光
され、その間の領域は中間露光度になる。現像後、Ｐウ
ェル領域上にポジ型ライン・パターン２５１０が、非Ｐ
ウェル領域上にはネガ型ライン・パターン２５０８が形
成される。照射量が中間のハイブリッド・レジスト部分
は現像時、つまりＰウェル領域のエッジのウェル領域エ
ッジ・スペース２５１２の現像時に溶解する。ここで
も、ハイブリッド・フォトレジスト固有の性質により、
スペースは、解像度０．３５μｍで動作するよう設計さ
れたリソグラフィ装置を使用して０．２μｍ以下の寸法
になる。
【００７５】図１１に示した方法２０００に戻る。次の
ステップ２１６はＰウェル・エッジ・インプラントをウ
ェル・エッジ・スペースを通して形成することである。
Ｐウェル・エッジ・インプラントは、好適にはＰウェル
のエッジまわりのＰ＋領域で構成される。インプラント
は好適にはホウ素（またはインジウム（Ｉｎ）、ＢＦ 2
等他の適切なアクセプタ種）をウェル・エッジ形状を通
して注入することによって形成される。ここでもインプ
ラントの量は少数キャリア存続期間を短くするように選
択されるが、ハイブリッド・レジストの光活性化合物を
破壊しないように少ない量にする必要がある。その場
合、好適なインプラントはホウ素であり、ＳＴＩトレン
チ深さより深く、適切な形で注入される。好適な注入量
は約１×１０11イオン／平方センチメートル乃至１×１
０15イオン／平方センチメートルで、好適には約１×１
０13イオン／平方センチメートルである。
【００７６】図１７に移る。Ｐウェル・エッジ・インプ
ラント２６０２が形成されたウエハ部２１００が示して
ある。方法２０００に戻ると、次のステップ２１８はハ
イブリッド・レジストのＰウェル領域を露光し現像する
ことである。Ｐウェル領域上のハイブリッド・レジスト
部分は露光されなかったので、これらの部分はポジ型パ
ターンで構成される。従ってＰウェル領域上のハイブリ
ッド・レジスト部分は、マスキング・ステップを追加す
ることなく、ウエハ部を均一露光し、ポジ型パターンを
現像して取り除くことによって取り除くことができる。
【００７７】次のステップ２２０では、適切なＰ型イン
プラント作製法によりＰウェルが形成される。図１８を
参照すると、ハイブリッド・レジストのポジ型部分２５
１０が取り除かれ、Ｐウェル２７０２が基板に注入され
たウエハ部２１００が示してある。残りのネガ型部分２
５０８は、Ｐ型インプラントに対して非Ｐウェル領域を
マスクして保護するように働く。Ｐウェル・エッジ・イ
ンプラント２６０２は、Ｐウェル２７０２と同じネガ型
レジスト構造を共有するので、それらは互いに自己整合
する。
【００７８】次のステップ２２２（図１０）はハイブリ
ッド・レジストの残りの部分（つまりネガ型部分２５０
８）を剥離することである。
【００７９】ウエハ部２１００は次に、適切な作製法、
例えばデバイス・ゲートとコンタクト拡散領域を形成す
る等で完成させることができる。図１９に移る。Ｎ＋＋
及びＰ＋＋のコンタクト拡散領域が形成されたウエハ部
２１００が示してある。これらのコンタクト拡散領域は
通常、拡散インプラントがポリシリコン・ゲートによっ
てマスクされないシリコン表面に形成される（ポリシリ
コン・ゲートは図示していない）。
【００８０】従って図１２乃至図１９に示した第１実施
例は、Ｐウェル、Ｎウェル及び／または２重ウェルのエ
ッジにＮ＋及び／またはＰ＋のエッジ・インプラントを
形成することによって、ＣＭＯＳデバイスのラッチアッ
プを少なくする方法及び構造を提供する。図２０乃至図
２３に示した第２実施例も同様の方法により、Ｎウェル
及び／またはＰウェルのプロファイルを調整するためエ
ッジ・インプラントを使用することによってラッチアッ
プを少なくする。この実施例でエッジ・インプラント
は、ドーピングの極性がＮウェル及び／またはＰウェル
と反対のインプラント種で構成される。Ｎウェル領域で
はエッジ・インプラントはＰ型ドーパントで、Ｐウェル
領域ではエッジ・インプラントはＮ型ドーパントで構成
される。
【００８１】図２０に移る。両方の種のウェル・エッジ
・インプラントを持つウエハ部２１００が示してある。
この実施例は、ウェル・エッジ・インプラントが注入さ
れるまでは最初のものと同様に形成される。特に、ハイ
ブリッド・レジストは付着され、クロム・マスク形状に
よってブロックされるＮウェル領域が化学線露光され
る。これはＮウェル領域のエッジにウェル・エッジ・ス
ペース２２１２、及びポジ型パターン２２１０及びネガ
型パターン２２０８を形成する。
【００８２】この実施例でＰ型インプラント２９０２は
ウェル・エッジ・スペース２２１２を通して形成され
る。Ｐ型インプラント２９０２はＳＴＩ２１０２下に、
Ｎウェルのエッジと自己整合するＰ型領域を形成するよ
うに選択される。Ｐ型インプラントの量とエネルギは、
Ｎウェルをカウンタドープするに充分な量でＳＴＩの直
下にドーパントを位置付けるように選択する。
【００８３】次のステップは、ここでもハイブリッド・
レジストのＮウェル領域を露光し現像することである。
Ｎウェル領域上のハイブリッド・レジスト部分は露光さ
れなかったので、これらの部分はポジ型パターンで構成
される。従ってＮウェル領域上のハイブリッド・レジス
ト部分はウエハ部を均一露光し、ポジ型パターンを現像
して取り除くことができる。従ってこの除去操作は、マ
スキング層またはマスキング・ステップを追加すること
なく行える。
【００８４】次のステップは、適切なＮ型インプラント
注入法によりＮウェルを形成することである。図２１に
移る。ハイブリッド・レジストのポジ型部分２２１０が
除去され、Ｎ型インプラントでＮウェル３００２が形成
されたウエハ部２１００が示してある。残りのネガ型部
分２２０８は、Ｎ型インプラントに対して非Ｎウェル領
域をマスクして保護するように働く。Ｎ型インプラント
がＰ型ウェル・エッジ・インプラントと重なる所では、
２つの反対の種が打ち消し合う。従って、得られるＮウ
ェル３００２のプロファイルは図２１に示すようにな
る。このようにしてプロファイルを調整することで、寄
生トランジスタのベース輸送係数（transport factor）
が減少し、これはまた少数キャリア存続期間を短くし、
デバイスのラッチアップ傾向を小さくする。
【００８５】図２２に移る。Ｐウェルに対する反対の種
のウェル・エッジ・インプラントを持つウエハ部２１０
０が示してある。ここでもＰウェル・エッジ・インプラ
ントは、第１実施例と同じようにハイブリッド・フォト
レジストを使用して形成される。特に、ハイブリッド・
レジストは付着され、クロム・マスク形状でブロックさ
れるＰウェル領域が化学線露光される。これによりＰウ
ェル領域のエッジにはウェル・エッジ・スペース２５１
２が、及びネガ型パターン２５１０及びポジ型パターン
２５０８が形成される。
【００８６】この実施例でＮ型インプラント３１０２は
ウェル・エッジ・スペース２５１２を通して形成され
る。Ｎ型インプラント３１０２はＳＴＩ２１０２下に、
Ｐウェルのエッジと自己整合するＮ型領域を形成するよ
うに選択される。Ｎ型インプラントの量とエネルギは、
Ｐウェルをカウンタドープするに充分な量でＳＴＩの直
下にドーパントを位置付けるように選択する。
【００８７】次のステップはここでもハイブリッド・レ
ジストのＰウェル領域を露光し現像することである。Ｐ
ウェル領域上のハイブリッド・レジスト部分は露光され
なかったので、これらの部分はポジ型パターンで構成さ
れる。従ってＰウェル領域上のハイブリッド・レジスト
部分は、ウエハ部を均一露光し、ポジ型パターンを現像
して取り除くことによって取り除くことができる。従っ
てこの除去操作は、マスキング層またはマスキング・ス
テップを追加することなく行える。
【００８８】次のステップは適切なＰ型インプラント注
入法によりＰウェルを形成することである。図２３に移
る。ハイブリッド・レジストのポジ型部分２５１０が除
去され、Ｐ型インプラントでＰウェル３２０２が形成さ
れたウエハ部２１００が示してある。残りのネガ型部分
２５０８は、Ｐ型インプラントに対して非Ｐウェル領域
をマスクして保護するように働く。Ｐ型インプラント・
プロファイルがＮ型ウェル・エッジ・インプラント・プ
ロファイルと重なる所では、２つの反対の種が組み合わ
せられ、Ｎ型及びＰ型の濃度の違いである正味ドーピン
グ・プロファイルが作られる。従って、得られるＰウェ
ル３２０２のプロファイルは図２３に示すようになる。
このようにしてプロファイルを調整することで、寄生ト
ランジスタのベース輸送係数が減少する。これはまた少
数キャリア存続期間を短くし、デバイスのラッチアップ
傾向を小さくする。
【００８９】ウェル・エッジ・インプラントを使用して
ウェル・プロファイルを調整することにはいくつか利点
がある。第１に、Ｐ型ウェル・エッジ・インプラントは
Ｎウェルと自己整合するので、Ｐウェル上のＮＰＮベー
ス幅のＮウェル・オーバレイに対する感応性は減少し、
これはＮＰＮゲインの制御性をよくする。第２に、Ｎ型
ウェル・エッジ・インプラントはＮウェルと自己整合す
るので、Ｐウェル上のＰＮＰベース幅のＮウェル・オー
バレイに対する感応性は減少し、これはＰＮＰゲインの
制御性をよくする。最後に、ＳＴＩ下の領域でＰ型とＮ
型のカウンタドープを加えることでキャリア移動度が劣
化し、これはラッチアップがトリガされるときに保持電
圧を上げるよう働く。
【００９０】従って好適な実施例は、Ｐウェル、Ｎウェ
ル或いはまた２重ウェルのエッジにエッジ・インプラン
トを形成することによって、ＣＭＯＳデバイスのラッチ
アップを少なくする方法及び構造を提供する。これらの
エッジ・インプラントは横型寄生トランジスタの少数キ
ャリア存続期間を短くする。ハイブリッド・フォトレジ
スト固有の性質を利用することによって、エッジ・イン
プラントはウェルと自己整合し、マスキング・ステップ
を追加することなく形成される。
【００９１】本発明は、特にＰウェル及びＮウェルのエ
ッジにハイブリッド・レジストで形成されるエッジ・イ
ンプラントを使用した好適な且つ代表的な実施例を参照
して説明したが、本発明の主旨と範囲から逸脱すること
なく、形式及び詳細に関して様々な変形例が考えられる
ことは当業者には理解されよう。特にハイブリッド・レ
ジストのポジ型部分を使用してウェル領域を画成するこ
とはネガ型部分にも当てはまる。また本発明は複数の別
個の技術（ＬＯＣＯＳ、リセス付酸化物（ＲＯＸ）、Ｓ
ＴＩ等）、ウェル及び基板の技術、ドーパントのタイ
プ、エネルギ及び種に適用できることも当業者には理解
されよう。更に本発明の主旨は、シリコンをベースにし
た他の技術（ＢｉＣＭＯＳ、バイポーラ、ＳＯＩ（sili
con-on-insulator）、ＳｉＧｅ（シリコン・ゲルマニウ
ム）にも適用できることも理解されよう。
【００９２】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００９３】（１）ラッチアップ耐性を高めた半導体デ
バイスを形成する方法であって、 ａ）半導体基板を与えるステップと、 ｂ）前記半導体基板に少なくとも１つのウェル・エッジ
・インプラントを形成するステップと、 ｃ）前記少なくとも１つのウェル・エッジ・インプラン
トと整合したエッジを持つウェル領域を前記半導体デバ
イスに形成するステップと、を含む、方法。 （２）前記ウェル・エッジ・インプラントはＰ＋型イン
プラントを含み、前記ウェル領域はＰ型ウェル領域を含
む、前記（１）記載の方法。 （３）前記ウェル・エッジ・インプラントはＰ＋型イン
プラントを含み、前記ウェル領域はＮ型ウェル領域を含
む、前記（１）記載の方法。 （４）前記ウェル・エッジ・インプラントはＮ＋型イン
プラントを含み、前記ウェル領域はＮ型ウェル領域を含
む、前記（１）記載の方法。 （５）前記ウェル・エッジ・インプラントはＮ＋型イン
プラントを含み、前記ウェル領域はＰ型ウェル領域を含
む、前記（１）記載の方法。 （６）ウェル・エッジ・インプラントを形成する前記ス
テップは、 ｉ）ハイブリッド・レジストを付着するステップと、 ｉｉ）前記ハイブリッド・レジストをマスクを通して露
光するステップと、 ｉｉｉ）中間露光量で露光された前記ハイブリッド・レ
ジストの部分を取り除いて、前記ハイブリッド・レジス
トにウェル・エッジ・スペースが形成されるように、前
記ハイブリッド・レジストを現像するステップと、を含
む、前記（１）記載の方法。 （７）前記ウェル領域を形成するステップは、前記ハイ
ブリッド・レジストを全面均一露光して現像するステッ
プを含み、前記全面均一露光と現像により前記ハイブリ
ッド・レジストの前記ウェル領域上に開口が形成され、
前記開口を通してウェル・ドーパントが注入されること
を特徴とする、前記（６）記載の方法。 （８）前記少なくとも１つのウェル・エッジ・インプラ
ントは浅いトレンチ分離部下に形成される、前記（１）
記載の方法。 （９）ラッチアップ耐性を高めた半導体デバイスを形成
する方法であって、 ａ）半導体基板を与えるステップと、 ｂ）前記半導体基板にハイブリッド・レジストを付着す
るステップと、 ｃ）前記ハイブリッド・レジストを形状を含むマスクを
通して露光し、前記マスク形状によってブロックされる
前記ハイブリッド・レジストの部分は露光されず、前記
マスク形状によってブロックされない前記ハイブリッド
・レジストの部分は完全に露光され、前記マスク形状の
エッジ下のハイブリッド・レジストの遷移領域は中間露
光量で露光されるステップと、 ｄ）中間露光量で露光された前記ハイブリッド・レジス
トの部分は取り除かれて、前記ハイブリッド・レジスト
にウェル・エッジ・スペースが形成されるように、前記
ハイブリッド・レジストを現像するステップと、 ｅ）前記半導体基板に、前記ウェル・エッジ・スペース
を通してウェル・エッジ・インプラントを形成するステ
ップと、 ｆ）前記ハイブリッド・レジストを全面均一露光するス
テップと、 ｇ）前記ハイブリッド・レジストを現像し、前記ハイブ
リッド・レジストに少なくとも１つのウェル空間が開け
られる、ステップと、 ｈ）前記ハイブリッド・レジストの前記少なくとも１つ
のウェル空間を通して前記半導体基板に少なくとも１つ
のウェル領域を形成するステップと、を含む、方法。 （１０）前記ウェル・エッジ・インプラントの少なくと
も１つはＰ＋型インプラントを含み、前記少なくとも１
つのウェル領域はＰ型ウェル領域を含む、前記（９）記
載の方法。 （１１）前記ウェル・エッジ・インプラントの少なくと
も１つはＰ＋型インプラントを含み、前記少なくとも１
つのウェル領域はＮ型ウェル領域を含む、前記（９）記
載の方法。 （１２）前記ウェル・エッジ・インプラントの少なくと
も１つはＮ＋型インプラントを含み、前記少なくとも１
つのウェル領域はＮ型ウェル領域を含む、前記（９）記
載の方法。 （１３）前記ウェル・エッジ・インプラントの少なくと
も１つはＮ＋型インプラントを含み、前記少なくとも１
つのウェル領域はＰ型ウェル領域を含む、前記（９）記
載の方法。 （１４）前記ウェル・エッジ・インプラントの少なくと
も１つは浅いトレンチ分離部下に形成される、前記
（９）記載の方法。 （１５）ａ）半導体基板に形成されたウェル領域と、
ｂ）前記半導体基板の前記ウェル領域のエッジに形成さ
れたウェル・エッジ・インプラントと、を含む、半導体
構造。 （１６）前記ウェル・エッジ・インプラントはＰ＋型イ
ンプラントを含み、前記ウェル領域はＰ型ウェル領域を
含む、前記（１５）記載の半導体構造。 （１７）前記ウェル・エッジ・インプラントはＰ＋型イ
ンプラントを含み、前記ウェル領域はＮ型ウェル領域を
含む、前記（１５）記載の半導体構造。 （１８）前記ウェル・エッジ・インプラントはＮ＋型イ
ンプラントを含み、前記ウェル領域はＮ型ウェル領域を
含む、前記（１５）記載の半導体構造。 （１９）前記ウェル・エッジ・インプラントはＮ＋型イ
ンプラントを含み、前記ウェル領域はＰ型ウェル領域を
含む、前記（１５）記載の半導体構造。 （２０）前記ウェル・エッジ・インプラントは浅いトレ
ンチ分離部下に形成される、前記（１５）記載の半導体
構造。
【図面の簡単な説明】
【図１】ハイブリッド・レジストの使用を示す図であ
る。
【図２】様々な露光エネルギで標準ネガ型レジストが形
成されるときの焦点（μｍ）に対する線幅（ｎｍ）を示
すグラフである。
【図３】様々な露光エネルギで本発明のハイブリッド・
レジストが形成されるときの焦点（μｍ）に対するハイ
ブリッド・パターンのネガ型ラインの線幅（ｎｍ）を示
すグラフである。
【図４】本発明のハイブリッド・レジストに組み合わさ
れたポジ型可溶性阻止剤（ＭＯＰ）の量に対する線幅
（ｎｍ）を示すグラフである。
【図５】標準レジスト形成物と本発明のハイブリッド・
レジスト形成物を用いたとき、所与の線幅について焦点
範囲比較モデルを示すグラフである。
【図６】本発明のハイブリッド・レジスト形成物を使用
したときの、溶解速度（ｎｍ／秒）を露光量（ｍＪ）の
関数として示すグラフである。
【図７】本発明のハイブリッド・レジスト形成物を使用
したとき、得られるラインとスペースの幅をクロムのス
ペース幅の関数として示すグラフである。
【図８】本発明の他のハイブリッド・レジスト形成物の
溶解速度(ｎｍ／秒)を露光量（ｍＪ）の関数として示す
グラフである。
【図９】本発明のハイブリッド・レジスト形成物を使用
したときの、スペース幅（μｍ）を付加ＭＯＰの関数と
して示すグラフである。
【図１０】照射（ネガ型）ライン、非照射（ポジ型）ラ
イン、及びスペース幅を露光量の関数として描いた本発
明のハイブリッド・レジストの形成物の応答を示すグラ
フである。
【図１１】本発明に従った作製方法を示すフローチャー
トである。
【図１２】中に浅いトレンチ分離部が形成されたウエハ
部の側面断面図である。
【図１３】Ｎウェル・エッジ・インプラント形成物及び
Ｎウェル形成のために、レジストをパターン化するのに
用いられるハイブリッド・レジストとマスクが重ねられ
たウエハ部の側面断面図である。
【図１４】Ｎウェル・エッジ・インプラントが形成され
たウエハ部の側面断面図である。
【図１５】Ｎウェル・エッジ・インプラント及びＮウェ
ルが形成されたウエハ部の側面断面図である。
【図１６】Ｐウェル・エッジ・インプラント形成物とＰ
ウェル形成のために、レジストをパターン化するのに用
いられるハイブリッド・レジストとマスクが重ねられた
ウエハ部の側面断面図である。
【図１７】Ｐウェル・エッジ・インプラントを持つウエ
ハ部の側面断面図である。
【図１８】Ｐウェル・エッジ・インプラントとＰウェル
が形成されたウエハ部の側面断面図である。
【図１９】コンタクト拡散領域が形成されたウエハ部の
側面断面図である。
【図２０】第２実施例に従ってＮウェル・エッジ・イン
プラント形成とＮウェル形成のためのハイブリッド・レ
ジストが重ねられ、Ｎウェル・エッジ・インプラントが
Ｐ型インプラントで構成されるウエハ部の側面断面図で
ある。
【図２１】第２実施例に従ってＮウェルが形成されたウ
エハ部の側面断面図である。
【図２２】第２実施例に従ってＰウェル・エッジ・イン
プラント形成とＰウェル形成のためのハイブリッド・レ
ジストが重ねられ、Ｐウェル・エッジ・インプラントが
Ｎ型インプラントで構成されるウエハ部の側面断面図で
ある。
【図２３】第２実施例に従ってＮウェルとＰウェルが形
成されたウエハ部の側面断面図である。
【図２４】ポジ型レジストの可溶性を露光量の関数とし
て示すグラフである。
【図２５】レチクル・ライン・パターンが印刷されたポ
ジ型レジストのライン・パターンを示す図である。
【図２６】ネガ型レジストの可溶性を露光量の関数とし
て示すグラフである。
【図２７】レチクル・ライン・パターンが印刷されたネ
ガ型レジストのライン・パターンを示す図である。
【図２８】ハイブリッド・レジストの可溶性を露光量の
関数として示すグラフである。
【図２９】ハイブリッド・レジストを使用して基板に形
成されたスペース／ライン／スペース・パターンを示す
図である。
【図３０】従来技術のＣＭＯＳウエハ部の側面断面図で
ある。
フロントページの続き (72)発明者 ジェフレイ・エス・ブラウン アメリカ合衆国05464、バーモント州ジ ェファーソンビル、レイルロード、ナン バー２、ボックス 5380 (72)発明者 ロバート・ジェイ・ガウザー アメリカ合衆国05401、バーモント州バ ーリントン、ノース・ウィラード・スト リート 11 (72)発明者 スティーブン・ジェイ・ホルメス アメリカ合衆国05468、バーモント州ミ ルトン、ローリン・デビーノ・ロード ９ (72)発明者 ロバート・ケイ・レイディ アメリカ合衆国05401、バーモント州バ ーリントン、タワー・テラス 11 (72)発明者 エドワード・ジェイ・ノワック アメリカ合衆国05452、バーモント州エ セックス・ジャンクション、ウィンドリ ッジ・ロード ８ (72)発明者 スティーブン・エイチ・ボルドマン アメリカ合衆国05403、バーモント州サ ウス・バーリントン、オールド・ファー ム・ロード 75 (56)参考文献 特開 昭56−66071（ＪＰ，Ａ) 特開 昭54−25177（ＪＰ，Ａ) 特開 平２−98168（ＪＰ，Ａ) 特開 平７−70493（ＪＰ，Ａ) 特開 昭60−132343（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/335 H01L 27/092 G03F 7/004

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】ラッチアップ耐性を高めた半導体デバイス
    を形成する方法であって、 ａ）半導体基板を与えるステップと、 ｂ）前記半導体基板にハイブリッド・レジストを付着す
    るステップと、 ｃ）形成されるべき所定のウェル領域と対応する領域
    に、露光をブロックする形状を有するマスクを通して前
    記ハイブリッド・レジストを露光し、前記マスク形状に
    よってブロックされる前記ハイブリッド・レジストの部
    分は露光されず、前記マスク形状によってブロックされ
    ない前記ハイブリッド・レジストの部分は完全に露光さ
    れ、前記マスク形状のエッジ下のハイブリッド・レジス
    トの遷移領域は中間露光量で露光され、前記完全に露光
    された前記ハイブリッド・レジストの部分が現像によっ
    て除去されないようにするステップと、 ｄ）中間露光量で露光された前記ハイブリッド・レジス
    トの部分が除去されて、前記ハイブリッド・レジストに
    ウェル・エッジ・スペースが形成されるように、前記ハ
    イブリッド・レジストを現像するステップと、 ｅ）前記半導体基板に、前記ウェル・エッジ・スペース
    を通してウェル・エッジ・インプラントを形成するステ
    ップと、 ｆ）前記マスク形状によってブロックされた前記ハイブ
    リッド・レジストの部分が現像によって除去可能になる
    ように前記ハイブリッド・レジストを全面均一露光する
    ステップと、 ｇ）前記ハイブリッド・レジストを現像し、前記マスク
    形状によってブロックされた前記ハイブリッド・レジス
    トの部分を除去して少なくとも１つのウェル空間を形成
    するステップと、 ｈ）前記ハイブリッド・レジストの前記少なくとも１つ
    のウェル空間を通して前記半導体基板に少なくとも１つ
    のウェル領域を形成するステップとを含む、方法。
  2. 【請求項２】前記ウェル・エッジ・インプラントの少な
    くとも１つは浅いトレンチ分離部下に形成される、請求
    項１記載の方法。
JP10120947A 1997-05-07 1998-04-30 ラッチアップ耐性を高めた半導体デバイスの形成方法 Expired - Fee Related JP3117428B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/852466 1997-05-07
US08/852,466 US5861330A (en) 1997-05-07 1997-05-07 Method and structure to reduce latch-up using edge implants

Publications (2)

Publication Number Publication Date
JPH10321807A JPH10321807A (ja) 1998-12-04
JP3117428B2 true JP3117428B2 (ja) 2000-12-11

Family

ID=25313414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10120947A Expired - Fee Related JP3117428B2 (ja) 1997-05-07 1998-04-30 ラッチアップ耐性を高めた半導体デバイスの形成方法

Country Status (4)

Country Link
US (3) US5861330A (ja)
JP (1) JP3117428B2 (ja)
KR (1) KR100296610B1 (ja)
TW (1) TW376572B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7723825B2 (en) 2006-06-30 2010-05-25 Fujitsu Microelectronics Limited Semiconductor device and method of manufacturing the same

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5861330A (en) * 1997-05-07 1999-01-19 International Business Machines Corporation Method and structure to reduce latch-up using edge implants
US6294416B1 (en) * 1998-01-23 2001-09-25 Texas Instruments-Acer Incorporated Method of fabricating CMOS transistors with self-aligned planarization twin-well by using fewer mask counts
US6210866B1 (en) * 1998-05-04 2001-04-03 International Business Machines Corporation Method for forming features using self-trimming by selective etch and device formed thereby
US6014422A (en) * 1998-05-21 2000-01-11 Internaitonal Business Machines Corporation Method for varying x-ray hybrid resist space dimensions
TW506119B (en) * 1998-05-25 2002-10-11 United Microelectronics Corp Manufacturing method of well
US6054344A (en) * 1998-10-30 2000-04-25 Taiwan Semiconductor Manufacturing Company OTP (open trigger path) latchup scheme using buried-diode for sub-quarter micron transistors
US6232165B1 (en) * 1998-12-09 2001-05-15 Winbond Electronics Corporation Buried guard rings and method for forming the same
KR20000045294A (ko) 1998-12-30 2000-07-15 김영환 Cmos소자의 제조방법
US6255125B1 (en) * 1999-03-26 2001-07-03 Advanced Micro Devices, Inc. Method and apparatus for compensating for critical dimension variations in the production of a semiconductor wafer
US6144086A (en) * 1999-04-30 2000-11-07 International Business Machines Corporation Structure for improved latch-up using dual depth STI with impurity implant
US6280646B1 (en) * 1999-07-16 2001-08-28 Micron Technology, Inc. Use of a chemically active reticle carrier for photomask etching
TW451423B (en) * 2000-02-01 2001-08-21 Ind Tech Res Inst Latch-up structure for improving CMOS processing using latch-up ion implantation and the manufacturing method thereof
US6495887B1 (en) 2000-06-09 2002-12-17 Advanced Micro Devices, Inc. Argon implantation after silicidation for improved floating-body effects
US6365422B1 (en) * 2001-01-22 2002-04-02 Advanced Micro Devices, Inc. Automated variation of stepper exposure dose based upon across wafer variations in device characteristics, and system for accomplishing same
US6686252B2 (en) 2001-03-10 2004-02-03 International Business Machines Corporation Method and structure to reduce CMOS inter-well leakage
KR100415085B1 (ko) * 2001-06-28 2004-01-13 주식회사 하이닉스반도체 래치업을 방지할 수 있는 반도체장치의 제조방법
US7041581B2 (en) * 2001-11-16 2006-05-09 International Business Machines Corporation Method and structure for improving latch-up immunity using non-dopant implants
US6645696B1 (en) * 2001-11-30 2003-11-11 Euv Llc. Photoimageable composition
US6885080B2 (en) * 2002-02-22 2005-04-26 International Business Machines Corporation Deep trench isolation of embedded DRAM for improved latch-up immunity
US7020857B2 (en) * 2002-05-20 2006-03-28 International Business Machines Corporation Method and apparatus for providing noise suppression in a integrated circuit
US20050045952A1 (en) * 2003-08-27 2005-03-03 International Business Machines Corporation Pfet-based esd protection strategy for improved external latch-up robustness
EP1680806A4 (en) 2003-10-28 2008-07-30 Sachem Inc CLEANING SOLUTIONS AND MEDICAMENTS AND METHOD FOR THEIR USE
US7859026B2 (en) * 2006-03-16 2010-12-28 Spansion Llc Vertical semiconductor device
KR20090068462A (ko) * 2007-12-24 2009-06-29 주식회사 동부하이텍 반도체 소자 및 이의 제조방법
US8257911B2 (en) * 2008-08-26 2012-09-04 Tokyo Electron Limited Method of process optimization for dual tone development
US9626511B2 (en) * 2008-08-26 2017-04-18 Symantec Corporation Agentless enforcement of application management through virtualized block I/O redirection
US20100055624A1 (en) * 2008-08-26 2010-03-04 Tokyo Electron Limited Method of patterning a substrate using dual tone development
US8197996B2 (en) * 2008-09-19 2012-06-12 Tokyo Electron Limited Dual tone development processes
US8129080B2 (en) * 2008-09-19 2012-03-06 Tokyo Electron Limited Variable resist protecting groups
US8574810B2 (en) * 2009-04-27 2013-11-05 Tokyo Electron Limited Dual tone development with a photo-activated acid enhancement component in lithographic applications
US8568964B2 (en) * 2009-04-27 2013-10-29 Tokyo Electron Limited Flood exposure process for dual tone development in lithographic applications

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4313768A (en) * 1978-04-06 1982-02-02 Harris Corporation Method of fabricating improved radiation hardened self-aligned CMOS having Si doped Al field gate
IT1166587B (it) * 1979-01-22 1987-05-05 Ates Componenti Elettron Processo per la fabbricazione di transistori mos complementari ad alta integrazione per tensioni elevate
US4282648A (en) * 1980-03-24 1981-08-11 Intel Corporation CMOS process
NL8101200A (nl) * 1981-03-12 1982-10-01 Philips Nv Werkwijze voor het aanbrengen van een resistmateriaal op een drager en resist-materiaal.
US4412375A (en) * 1982-06-10 1983-11-01 Intel Corporation Method for fabricating CMOS devices with guardband
US4683488A (en) * 1984-03-29 1987-07-28 Hughes Aircraft Company Latch-up resistant CMOS structure for VLSI including retrograded wells
US4568631A (en) * 1984-04-30 1986-02-04 International Business Machines Corporation Process for delineating photoresist lines at pattern edges only using image reversal composition with diazoquinone
JPS625653A (ja) * 1985-07-02 1987-01-12 Toshiba Corp 半導体集積回路装置
US4687730A (en) * 1985-10-30 1987-08-18 Rca Corporation Lift-off technique for producing metal pattern using single photoresist processing and oblique angle metal deposition
US4707218A (en) * 1986-10-28 1987-11-17 International Business Machines Corporation Lithographic image size reduction
US4799990A (en) * 1987-04-30 1989-01-24 Ibm Corporation Method of self-aligning a trench isolation structure to an implanted well region
US4728619A (en) * 1987-06-19 1988-03-01 Motorola, Inc. Field implant process for CMOS using germanium
EP0543569B1 (en) * 1991-11-22 1999-03-10 AT&T Corp. Fabrication of phase-shifting lithographic masks
JPH05297597A (ja) * 1992-04-23 1993-11-12 Fujitsu Ltd レジストパターンの形成方法
US5330879A (en) * 1992-07-16 1994-07-19 Micron Technology, Inc. Method for fabrication of close-tolerance lines and sharp emission tips on a semiconductor wafer
JPH07201974A (ja) * 1993-12-28 1995-08-04 Fujitsu Ltd 半導体装置の製造方法
US5861330A (en) * 1997-05-07 1999-01-19 International Business Machines Corporation Method and structure to reduce latch-up using edge implants

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7723825B2 (en) 2006-06-30 2010-05-25 Fujitsu Microelectronics Limited Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
US5861330A (en) 1999-01-19
JPH10321807A (ja) 1998-12-04
US6033949A (en) 2000-03-07
TW376572B (en) 1999-12-11
KR100296610B1 (ko) 2001-09-06
KR19980086599A (ko) 1998-12-05
US6232639B1 (en) 2001-05-15

Similar Documents

Publication Publication Date Title
JP3117428B2 (ja) ラッチアップ耐性を高めた半導体デバイスの形成方法
KR100283543B1 (ko) 융기된 소스 및 드레인을 갖는 트랜지스터의 제조 방법 및 이방법에 의해서 제조된 소자
JP3045996B2 (ja) Ｅｓｄ防止デバイス及びその形成方法
US6277543B1 (en) Method for forming features using frequency doubling hybrid resist and device formed thereby
KR100268292B1 (ko) 혼성포토레지스트조성물과그제조방법상기조성물을이용한집적회로칩의제조방법및이방법에의해제조된집적회로칩
JP3287459B2 (ja) 半導体デバイスの製造方法
US5939767A (en) Structure and process for buried diode formation in CMOS
US6426175B2 (en) Fabrication of a high density long channel DRAM gate with or without a grooved gate
US6184041B1 (en) Fused hybrid resist shapes as a means of modulating hybrid resist space width
US6200726B1 (en) Optimization of space width for hybrid photoresist
US6210866B1 (en) Method for forming features using self-trimming by selective etch and device formed thereby
US6420766B1 (en) Transistor having raised source and drain
JPH11330384A (ja) トランジスタ構造及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees