JPH1041309A - 半導体装置の配線形成方法 - Google Patents
半導体装置の配線形成方法Info
- Publication number
- JPH1041309A JPH1041309A JP19490296A JP19490296A JPH1041309A JP H1041309 A JPH1041309 A JP H1041309A JP 19490296 A JP19490296 A JP 19490296A JP 19490296 A JP19490296 A JP 19490296A JP H1041309 A JPH1041309 A JP H1041309A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist film
- wiring
- layer
- mask pattern
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体装置の配線を形成する際、正確なパタ
ーンで配線層を形成できる方法を提供する。 【解決手段】 本配線形成方法は、シリコン基板１１上
にＡｌ又はＡｌ合金からなる配線層１２を成膜し、次い
で、配線層１２上にホトレジスト膜を成膜し、パターニ
ングしてホトレジスト膜のマスクパターン１３を形成す
る。マスクパターン１３上から不純物、例えばＡｒをイ
オン注入する。イオン注入条件は、ホトレジスト膜の種
類により異なるが、一般にはドーズ量が１×１０14／cm
2 から１×１０15／cm2 の範囲で、エネルギーが４０〜
６０ｋｅＶの範囲である。この結果、マスクパターン１
３のホトレジスト膜上層は、十分な厚さで硬化層１４に
転化する。ドライエッチングを行って配線層１２をパタ
ーニングし、所定パターンの配線を形成することができ
る。また、ドライエッチングが終了した時点でも、硬化
層１４がマスクパターン１３のホトレジスト膜上層に残
存している。
ーンで配線層を形成できる方法を提供する。 【解決手段】 本配線形成方法は、シリコン基板１１上
にＡｌ又はＡｌ合金からなる配線層１２を成膜し、次い
で、配線層１２上にホトレジスト膜を成膜し、パターニ
ングしてホトレジスト膜のマスクパターン１３を形成す
る。マスクパターン１３上から不純物、例えばＡｒをイ
オン注入する。イオン注入条件は、ホトレジスト膜の種
類により異なるが、一般にはドーズ量が１×１０14／cm
2 から１×１０15／cm2 の範囲で、エネルギーが４０〜
６０ｋｅＶの範囲である。この結果、マスクパターン１
３のホトレジスト膜上層は、十分な厚さで硬化層１４に
転化する。ドライエッチングを行って配線層１２をパタ
ーニングし、所定パターンの配線を形成することができ
る。また、ドライエッチングが終了した時点でも、硬化
層１４がマスクパターン１３のホトレジスト膜上層に残
存している。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の配線
形成方法に関し、更に詳細には、正確なパターンで配線
を形成する方法、特に、Ａｌ又はＡｌ合金からなる配線
の形成に好適な、半導体装置の配線形成方法に関するも
のである。
形成方法に関し、更に詳細には、正確なパターンで配線
を形成する方法、特に、Ａｌ又はＡｌ合金からなる配線
の形成に好適な、半導体装置の配線形成方法に関するも
のである。
【０００２】
【従来の技術】図４を参照して、半導体装置のＡｌ層又
はＡｌ合金層からなる配線を基板上に形成する従来の形
成方法を説明する。先ず、図４（ａ）に示すように、シ
リコン基板１１上にＡｌ又はＡｌ合金からなる配線層１
２を成膜し、次いで、配線層１２上にフォトレジスト膜
をを成膜し、パターニングしてマスクパターン１３を形
成する。次に、図４（ｂ）に示すようにマスクパターン
１３上から紫外線と熱を放射する。この結果、図４
（ｃ）に示すように、マスクパターン１３のフォトレジ
スト膜表層は、硬化して硬化層１４に転化する。次い
で、硬化層１４を表面に有するマスクパターン１３を使
って配線層１２をドライエッチングし、図４（ｄ）に示
すように、所定の配線層１２を得ている。
はＡｌ合金層からなる配線を基板上に形成する従来の形
成方法を説明する。先ず、図４（ａ）に示すように、シ
リコン基板１１上にＡｌ又はＡｌ合金からなる配線層１
２を成膜し、次いで、配線層１２上にフォトレジスト膜
をを成膜し、パターニングしてマスクパターン１３を形
成する。次に、図４（ｂ）に示すようにマスクパターン
１３上から紫外線と熱を放射する。この結果、図４
（ｃ）に示すように、マスクパターン１３のフォトレジ
スト膜表層は、硬化して硬化層１４に転化する。次い
で、硬化層１４を表面に有するマスクパターン１３を使
って配線層１２をドライエッチングし、図４（ｄ）に示
すように、所定の配線層１２を得ている。
【０００３】
【発明が解決しようとする課題】しかし、上述した従来
の配線形成方法では、フォトレジスト膜のマスクパター
ンを形成した後に、単にウェーハ表面に紫外線と熱を放
射して、フォトレジスト膜上層を硬化しているので、硬
化層の硬化程度及び厚さが十分でない。そのために、ド
ライエッチングの際の配線層との対比の上で、レジスト
とＡｌ又はＡｌ合金からなる金属配線との間で高いエッ
チング選択比を得ることができなかった。従って、配線
層をドライエッチングしてパターニングする際、図４
（ｄ）に示すように、硬化層がエッチングされ、硬化し
ていないフォトレジスト膜が露出するために、配線層の
パターニングの信頼性が低く、所定パターンの配線層を
形成することが難しかった。上述の例では、Ａｌ又はＡ
ｌ合金からなる配線層を例にして説明しているが、金属
配線層のパターニングに際しては、金属の種類を問わず
同じ問題を有し、しかも、この問題は、配線幅の微細化
に伴い益々重大になっている。
の配線形成方法では、フォトレジスト膜のマスクパター
ンを形成した後に、単にウェーハ表面に紫外線と熱を放
射して、フォトレジスト膜上層を硬化しているので、硬
化層の硬化程度及び厚さが十分でない。そのために、ド
ライエッチングの際の配線層との対比の上で、レジスト
とＡｌ又はＡｌ合金からなる金属配線との間で高いエッ
チング選択比を得ることができなかった。従って、配線
層をドライエッチングしてパターニングする際、図４
（ｄ）に示すように、硬化層がエッチングされ、硬化し
ていないフォトレジスト膜が露出するために、配線層の
パターニングの信頼性が低く、所定パターンの配線層を
形成することが難しかった。上述の例では、Ａｌ又はＡ
ｌ合金からなる配線層を例にして説明しているが、金属
配線層のパターニングに際しては、金属の種類を問わず
同じ問題を有し、しかも、この問題は、配線幅の微細化
に伴い益々重大になっている。
【０００４】そこで、本発明の目的は、半導体装置の配
線を形成する際、正確なパターンで配線を形成できる方
法を提供することである。
線を形成する際、正確なパターンで配線を形成できる方
法を提供することである。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る半導体装置の配線形成方法は、フォト
レジスト膜をマスクパターンにして、基板上に形成され
た金属配線層をドライエッチングして所定パターンの配
線を形成する、半導体装置の配線形成方法において、配
線層上に成膜したフォトレジスト膜をパターニングした
後に、基板上に不純物をイオン注入して、フォトレジス
ト膜上層を硬化することを特徴としている。イオン注入
条件は、配線層の金属の種類及びフォトレジスト膜の種
類により異なるが、Ａｌ又はＡｌ合金からなる配線層に
あっては、好適には、イオン種がＡｒで、ドーズ量が１
×１０14／cm2 から１×１０15／cm2 の範囲で、エネル
ギーが４０〜６０ｋｅＶの範囲である。Ａｌ合金とは、
Ａｌと他の金属との合金であって、例えばＡｌとＳｉと
の合金を例として挙げることができる。
に、本発明に係る半導体装置の配線形成方法は、フォト
レジスト膜をマスクパターンにして、基板上に形成され
た金属配線層をドライエッチングして所定パターンの配
線を形成する、半導体装置の配線形成方法において、配
線層上に成膜したフォトレジスト膜をパターニングした
後に、基板上に不純物をイオン注入して、フォトレジス
ト膜上層を硬化することを特徴としている。イオン注入
条件は、配線層の金属の種類及びフォトレジスト膜の種
類により異なるが、Ａｌ又はＡｌ合金からなる配線層に
あっては、好適には、イオン種がＡｒで、ドーズ量が１
×１０14／cm2 から１×１０15／cm2 の範囲で、エネル
ギーが４０〜６０ｋｅＶの範囲である。Ａｌ合金とは、
Ａｌと他の金属との合金であって、例えばＡｌとＳｉと
の合金を例として挙げることができる。
【０００６】本発明では、イオン注入によりフォトレジ
スト膜の上層を十分な厚さで硬化して、フォトレジスト
膜と金属配線層、例えばＡｌ又はＡｌ合金からなる配線
層との間に十分なエッチング選択比を保持することがで
きる。
スト膜の上層を十分な厚さで硬化して、フォトレジスト
膜と金属配線層、例えばＡｌ又はＡｌ合金からなる配線
層との間に十分なエッチング選択比を保持することがで
きる。
【０００７】
【発明の実施の形態】以下に、実施例を挙げ、添付図面
を参照して、本発明の実施の形態を具体的かつ詳細に説
明する。本発明方法の実施方法 以下に、図１を参照して本発明方法の実施を説明する。
先ず、従来と同様にして、図１（ａ）に示すように、シ
リコン基板１１上にＡｌ又はＡｌ合金からなる配線層１
２を成膜し、次いで、配線層１２上にフォトレジスト膜
を成膜し、パターニングしてフォトレジスト膜のマスク
パターン１３を形成する。次いで、図１（ｂ）に示すよ
うに、マスクパターン１３上から不純物、例えばＡｒを
イオン注入する。イオン注入条件は、フォトレジスト膜
の種類により異なるが、一般にはドーズ量が１×１０14
／cm2 から１×１０15／cm2 の範囲で、エネルギーが４
０〜６０ｋｅＶの範囲である。この結果、図１（ｃ）に
示すように、マスクパターン１３のフォトレジスト膜上
層は、硬化され、十分な厚さの硬化層１４に転化する。
次いで、図１（ｄ）に示すように、従来と同様にして、
ドライエッチングを行って配線層１２をパターニング
し、所定パターンの配線を形成することができる。ま
た、本発明方法では、ドライエッチングが終了した時点
でも、図１（ｄ）に示すように、硬化層１４が、マスク
パターン１３のフォトレジスト膜上層に残存している。
尚、イオン注入の際に注入された金属配線層、例えばＡ
ｌ又はＡｌ合金からなる配線層上の不純物は、レジスト
をエッチング除去する際に除去されるので、イオン注入
に伴う汚染は発生しない。
を参照して、本発明の実施の形態を具体的かつ詳細に説
明する。本発明方法の実施方法 以下に、図１を参照して本発明方法の実施を説明する。
先ず、従来と同様にして、図１（ａ）に示すように、シ
リコン基板１１上にＡｌ又はＡｌ合金からなる配線層１
２を成膜し、次いで、配線層１２上にフォトレジスト膜
を成膜し、パターニングしてフォトレジスト膜のマスク
パターン１３を形成する。次いで、図１（ｂ）に示すよ
うに、マスクパターン１３上から不純物、例えばＡｒを
イオン注入する。イオン注入条件は、フォトレジスト膜
の種類により異なるが、一般にはドーズ量が１×１０14
／cm2 から１×１０15／cm2 の範囲で、エネルギーが４
０〜６０ｋｅＶの範囲である。この結果、図１（ｃ）に
示すように、マスクパターン１３のフォトレジスト膜上
層は、硬化され、十分な厚さの硬化層１４に転化する。
次いで、図１（ｄ）に示すように、従来と同様にして、
ドライエッチングを行って配線層１２をパターニング
し、所定パターンの配線を形成することができる。ま
た、本発明方法では、ドライエッチングが終了した時点
でも、図１（ｄ）に示すように、硬化層１４が、マスク
パターン１３のフォトレジスト膜上層に残存している。
尚、イオン注入の際に注入された金属配線層、例えばＡ
ｌ又はＡｌ合金からなる配線層上の不純物は、レジスト
をエッチング除去する際に除去されるので、イオン注入
に伴う汚染は発生しない。
【０００８】実験例１ 本発明方法を評価するために、以下のようにドライエッ
チングによる配線層パターニング後のフォトレジスト膜
の残存厚さを測定した。図２に示すように、シリコン基
板上にｐ−Ｓｉ窒化膜を成膜し、次いで１．２μm のＡ
ｌ膜をスパッタリングにより形成した。次に、約２μm
の膜厚のフォトレジスト膜を成膜し、続いてパターニン
グして、図３に示すようなフォトレジスト膜のマスクパ
ターンを得た。マスクパターンの膜厚Ｔは、以下の表１
に示す通りであった。 表１ オープン領域 配線間隔が狭い領域 ウエハの周縁部 ２．２８μm ２．２８μm ウエハの中心部 ２．２８μm ２．２５μm 尚、オープン領域とは、配線間隔が狭い領域に対比した
領域であって、マスクパターンの凸部の周辺がオープン
になっている領域である。
チングによる配線層パターニング後のフォトレジスト膜
の残存厚さを測定した。図２に示すように、シリコン基
板上にｐ−Ｓｉ窒化膜を成膜し、次いで１．２μm のＡ
ｌ膜をスパッタリングにより形成した。次に、約２μm
の膜厚のフォトレジスト膜を成膜し、続いてパターニン
グして、図３に示すようなフォトレジスト膜のマスクパ
ターンを得た。マスクパターンの膜厚Ｔは、以下の表１
に示す通りであった。 表１ オープン領域 配線間隔が狭い領域 ウエハの周縁部 ２．２８μm ２．２８μm ウエハの中心部 ２．２８μm ２．２５μm 尚、オープン領域とは、配線間隔が狭い領域に対比した
領域であって、マスクパターンの凸部の周辺がオープン
になっている領域である。
【０００９】次いで、高電流イオン注入装置を使用し、
イオン種としてＡｒを使用し、イオン注入条件として、
インプランテーション角を０°、ドーズ量を５×１０14
／cm2 、エネルギーを５０ｋｅＶ、ビーム電流を４００
μＡに設定して、基板上にイオン注入を行った。次に、
イオン注入したマスクパターンを使用して、従来と同様
にしてＡｌ膜にドライエッチングを施し、パターニング
した。その後に、図３に示すようなフォトレジスト膜の
残存膜厚を測定し、表２に示すような結果を得た。表２
には併せてイオン注入条件が、実験例１の欄に記載され
ている。
イオン種としてＡｒを使用し、イオン注入条件として、
インプランテーション角を０°、ドーズ量を５×１０14
／cm2 、エネルギーを５０ｋｅＶ、ビーム電流を４００
μＡに設定して、基板上にイオン注入を行った。次に、
イオン注入したマスクパターンを使用して、従来と同様
にしてＡｌ膜にドライエッチングを施し、パターニング
した。その後に、図３に示すようなフォトレジスト膜の
残存膜厚を測定し、表２に示すような結果を得た。表２
には併せてイオン注入条件が、実験例１の欄に記載され
ている。
【表２】
【００１０】実験例２〜４ 実験例１と同様にして実験例２から４を実施した。それ
ぞれ、表２に記載のイオン注入条件でイオン注入実験を
行い、次いでドライエッチング後のマスクパターンのフ
ォトレジスト膜の残存膜厚を測定し、表２に示す結果を
得た。尚、イオン注入装置として、実験例２では実験例
１と同様に高電流イオン注入装置を、実験例３及び４で
は、中電流イオン注入装置を使用した。
ぞれ、表２に記載のイオン注入条件でイオン注入実験を
行い、次いでドライエッチング後のマスクパターンのフ
ォトレジスト膜の残存膜厚を測定し、表２に示す結果を
得た。尚、イオン注入装置として、実験例２では実験例
１と同様に高電流イオン注入装置を、実験例３及び４で
は、中電流イオン注入装置を使用した。
【００１１】比較例 実験例１〜４と比較するために、マスクパターンのフォ
トレジスト膜にイオン注入を施すことなく、実験例１か
ら４と同様な条件でドライエッチングを行い、その後の
マスクパターンのフォトレジスト膜の残存膜厚を測定
し、表２に示す結果を得た。
トレジスト膜にイオン注入を施すことなく、実験例１か
ら４と同様な条件でドライエッチングを行い、その後の
マスクパターンのフォトレジスト膜の残存膜厚を測定
し、表２に示す結果を得た。
【００１２】実験例と比較例との比較から判るとおり、
本発明方法に従ってイオン注入を施した実験例では、比
較例に比べて、マスクパターンのフォトレジスト膜の残
存膜厚が厚い。これは、マスクパターンのフォトレジス
ト膜上層が十分な厚さと硬さの硬化層に転化しているこ
とを示しており、実験の結果から、フォトレジスト膜と
Ａｌ膜のエッチング選択比が２５から３０％程度向上し
ていることが判る。以上の実験から、本発明方法を適用
すれば、高い信頼性で所定パターンの配線を形成するこ
とができる。
本発明方法に従ってイオン注入を施した実験例では、比
較例に比べて、マスクパターンのフォトレジスト膜の残
存膜厚が厚い。これは、マスクパターンのフォトレジス
ト膜上層が十分な厚さと硬さの硬化層に転化しているこ
とを示しており、実験の結果から、フォトレジスト膜と
Ａｌ膜のエッチング選択比が２５から３０％程度向上し
ていることが判る。以上の実験から、本発明方法を適用
すれば、高い信頼性で所定パターンの配線を形成するこ
とができる。
【００１３】
【発明の効果】本発明の構成によれば、イオン注入によ
りフォトレジスト膜のマスクパターン上層を十分に硬化
できるので、配線層のパターニングに際し、フォトレジ
スト膜と配線層とのエッチング選択比を向上させ、高い
信頼性で所定パターンの配線を形成することができる。
りフォトレジスト膜のマスクパターン上層を十分に硬化
できるので、配線層のパターニングに際し、フォトレジ
スト膜と配線層とのエッチング選択比を向上させ、高い
信頼性で所定パターンの配線を形成することができる。
【図１】図１（ａ）から（ｄ）は、それぞれ、本発明方
法を実施した際の各工程毎の基板断面を示す模式的断面
図である。
法を実施した際の各工程毎の基板断面を示す模式的断面
図である。
【図２】実験例で作製した実験基板の断面図である。
【図３】イオン注入し、ドライエッチングした後の実験
基板の断面図である。
基板の断面図である。
【図４】図４（ａ）から（ｄ）は、それぞれ、従来方法
を実施した際の各工程毎の基板断面を示す模式的断面図
である。
を実施した際の各工程毎の基板断面を示す模式的断面図
である。
１１……シリコン基板、１２……Ａｌ又はＡｌ合金から
なる配線層、１３……フォトレジストのマスクパター
ン、１４……フォトレジスト上層硬化層。
なる配線層、１３……フォトレジストのマスクパター
ン、１４……フォトレジスト上層硬化層。
Claims (2)
- 【請求項１】 フォトレジスト膜をマスクパターンにし
て、基板上に形成された金属配線層をドライエッチング
して所定パターンの配線を形成する、半導体装置の配線
形成方法において、 配線層上に成膜したフォトレジスト膜をパターニングし
た後に、基板上に不純物をイオン注入して、フォトレジ
スト膜上層を硬化することを特徴とする半導体装置の配
線形成方法。 - 【請求項２】 金属配線層がＡｌ又はＡｌ合金からな
り、イオン注入に際し、イオン種がＡｒで、ドーズ量が
１×１０14／cm2 から１×１０15／cm2 の範囲で、エネ
ルギーが４０〜６０ｋｅＶの範囲であることを特徴とす
る請求項１に記載の配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19490296A JPH1041309A (ja) | 1996-07-24 | 1996-07-24 | 半導体装置の配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19490296A JPH1041309A (ja) | 1996-07-24 | 1996-07-24 | 半導体装置の配線形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1041309A true JPH1041309A (ja) | 1998-02-13 |
Family
ID=16332242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19490296A Pending JPH1041309A (ja) | 1996-07-24 | 1996-07-24 | 半導体装置の配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1041309A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6518196B2 (en) | 2001-04-27 | 2003-02-11 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device |
| JP2021048329A (ja) * | 2019-09-19 | 2021-03-25 | キオクシア株式会社 | パターン形成方法及びテンプレートの製造方法 |
-
1996
- 1996-07-24 JP JP19490296A patent/JPH1041309A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6518196B2 (en) | 2001-04-27 | 2003-02-11 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device |
| JP2021048329A (ja) * | 2019-09-19 | 2021-03-25 | キオクシア株式会社 | パターン形成方法及びテンプレートの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0706202A2 (en) | Method for producing a pattern and a semiconductor device | |
| JPH0122728B2 (ja) | ||
| JPH0787195B2 (ja) | ショットキゲート電界効果トランジスタの製造方法 | |
| JPH1041309A (ja) | 半導体装置の配線形成方法 | |
| JPS6142914A (ja) | 半導体装置の製造方法 | |
| WO1983003485A1 (en) | Electron beam-optical hybrid lithographic resist process | |
| JP2867975B2 (ja) | レジストパターンの形成方法 | |
| JP2001265011A (ja) | 半導体装置の製造方法 | |
| KR100598103B1 (ko) | 패턴 형성 방법 | |
| JPH03108330A (ja) | 半導体装置の製造方法 | |
| JP3106379B2 (ja) | 半導体装置の製造方法 | |
| KR20010027172A (ko) | 반도체 장치의 패턴 형성방법 | |
| JPH02174121A (ja) | 半導体製造工程におけるエッチング選択度を改善するための方法 | |
| KR19980037280A (ko) | 포토레지스트패턴 형성방법 | |
| JPH10284468A (ja) | 半導体装置の製造方法 | |
| JPS61177720A (ja) | レジストパタ−ンの形成方法 | |
| JP2003092242A (ja) | 半導体装置の製造方法 | |
| JPH0358176B2 (ja) | ||
| JPH03239337A (ja) | 半導体装置の製造方法 | |
| KR19980051527A (ko) | 피식각층에 대한 식각선택비를 높인 감광막 마스크 제조방법 | |
| JPS63117422A (ja) | 半導体装置の製造方法 | |
| JPH04304626A (ja) | 半導体装置の製造方法 | |
| JPH0319334A (ja) | 半導体装置の製造方法 | |
| JPH01204414A (ja) | 半導体装置の製造方法 | |
| KR20020039956A (ko) | 반도체 소자의 패턴 형성방법 |