JPS58220431A - 多結晶シリコン層中の開孔の端部角度を設定する方法 - Google Patents
多結晶シリコン層中の開孔の端部角度を設定する方法Info
- Publication number
- JPS58220431A JPS58220431A JP58067174A JP6717483A JPS58220431A JP S58220431 A JPS58220431 A JP S58220431A JP 58067174 A JP58067174 A JP 58067174A JP 6717483 A JP6717483 A JP 6717483A JP S58220431 A JPS58220431 A JP S58220431A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- silicon layer
- layer
- gate
- end angle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 39
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims description 34
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 21
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- 229910021529 ammonia Inorganic materials 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 238000000206 photolithography Methods 0.000 claims description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 239000000243 solution Substances 0.000 description 8
- 239000000356 contaminant Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 210000004027 cell Anatomy 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000010405 reoxidation reaction Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HEMHJVSKTPXQMS-UHFFFAOYSA-M sodium hydroxide Inorganic materials [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 2
- ZRUOTKQBVMWMDK-UHFFFAOYSA-N 2-hydroxy-6-methylbenzaldehyde Chemical compound CC1=CC=CC(O)=C1C=O ZRUOTKQBVMWMDK-UHFFFAOYSA-N 0.000 description 1
- LSNNMFCWUKXFEE-UHFFFAOYSA-M Bisulfite Chemical compound OS([O-])=O LSNNMFCWUKXFEE-UHFFFAOYSA-M 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical class O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 239000004115 Sodium Silicate Substances 0.000 description 1
- 239000002318 adhesion promoter Substances 0.000 description 1
- 238000005280 amorphization Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000012965 benzophenone Substances 0.000 description 1
- -1 benzophenone ester Chemical class 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- XXTZHYXQVWRADW-UHFFFAOYSA-N diazomethanone Chemical compound [N]N=C=O XXTZHYXQVWRADW-UHFFFAOYSA-N 0.000 description 1
- URQUNWYOBNUYJQ-UHFFFAOYSA-N diazonaphthoquinone Chemical compound C1=CC=C2C(=O)C(=[N]=[N])C=CC2=C1 URQUNWYOBNUYJQ-UHFFFAOYSA-N 0.000 description 1
- BNIILDVGGAEEIG-UHFFFAOYSA-L disodium hydrogen phosphate Chemical compound [Na+].[Na+].OP([O-])([O-])=O BNIILDVGGAEEIG-UHFFFAOYSA-L 0.000 description 1
- 229910000397 disodium phosphate Inorganic materials 0.000 description 1
- 235000019800 disodium phosphate Nutrition 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 235000019795 sodium metasilicate Nutrition 0.000 description 1
- NTHWMYGWWRZVTN-UHFFFAOYSA-N sodium silicate Chemical compound [Na+].[Na+].[O-][Si]([O-])=O NTHWMYGWWRZVTN-UHFFFAOYSA-N 0.000 description 1
- 229910052911 sodium silicate Inorganic materials 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/312—Organic layers, e.g. photoresist
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
- Weting (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔本発明の技術分野〕
本発明は、食刻されるべき多結晶シリコン層上にフォト
リソグラフィ方法によりフォトレジスト層のマスクを設
けた後に露出されている上記多結晶シリコン層を食刻す
ることにより上記多結晶シリコン層中に形成される開孔
の端部角度を設定する方法に係る。
リソグラフィ方法によりフォトレジスト層のマスクを設
けた後に露出されている上記多結晶シリコン層を食刻す
ることにより上記多結晶シリコン層中に形成される開孔
の端部角度を設定する方法に係る。
本発明の方法は、各々電界効果トランジスタ（ＦＥＴ
）及びそれに直列に配置されたキャパシタを有する、半
導体基板に配列された幾つがの記憶セルを有して（・る
、集積化された記憶装置の製造に於て用いられる。この
ＦＥ前前記製装置物理的構造体及びそれらの構造体を形
成する適当な方法については、米国特許第３８１１０７
６号の明細書に記載されて℃・る。この方法の特徴は、
多層ゲーート絶縁体（酸化物層及び窒化物層）、Ｐ型に
ドープされた多結晶シリコンのフィールド−シールド、
及びドープされた酸化物の拡散源である。
）及びそれに直列に配置されたキャパシタを有する、半
導体基板に配列された幾つがの記憶セルを有して（・る
、集積化された記憶装置の製造に於て用いられる。この
ＦＥ前前記製装置物理的構造体及びそれらの構造体を形
成する適当な方法については、米国特許第３８１１０７
６号の明細書に記載されて℃・る。この方法の特徴は、
多層ゲーート絶縁体（酸化物層及び窒化物層）、Ｐ型に
ドープされた多結晶シリコンのフィールド−シールド、
及びドープされた酸化物の拡散源である。
しかしながら、本発明の方法は、上記構造体の製造に限
定されることなく、将来の半導体技術に於ても用いられ
得る。
定されることなく、将来の半導体技術に於ても用いられ
得る。
記憶セルが上記米国特許第！１８１１０７７５号の明細
書に記載の技術に従って形成される場合には、多結晶シ
リコンのフィールド・シールドに於ける開孔の端部角度
が信頼性の理由から４５°以下に設定されねばならない
ことが解った。その様な浅い端部角度は、従来のフォト
リソグラフィ方法では、Ｐ型にドープされた多結晶シリ
コン層中に形成され得す、典型的には、６０乃至７０°
程度のより急な角度が得られる。
書に記載の技術に従って形成される場合には、多結晶シ
リコンのフィールド・シールドに於ける開孔の端部角度
が信頼性の理由から４５°以下に設定されねばならない
ことが解った。その様な浅い端部角度は、従来のフォト
リソグラフィ方法では、Ｐ型にドープされた多結晶シリ
コン層中に形成され得す、典型的には、６０乃至７０°
程度のより急な角度が得られる。
多結晶シリコン中に開孔を形成するためのフォトリソグ
ラフィ方法に於て用いられるポジティブ型フォトレジス
トに、Ｍｏｎａ Ｉｎｄｕｓｔｒｉｅｓ製のＭｏｎａ
ｚｏｌｉｎｅ（商品名）として一般に入手され得る、１
−ビトロオキシ−エチル−２−アルキル・イミダシリン
を加えることが既に提案されている。この混和は、食刻
されるべき目的領域の周囲のフォトレジストの将゛着の
度合を、後の食刻に。
ラフィ方法に於て用いられるポジティブ型フォトレジス
トに、Ｍｏｎａ Ｉｎｄｕｓｔｒｉｅｓ製のＭｏｎａ
ｚｏｌｉｎｅ（商品名）として一般に入手され得る、１
−ビトロオキシ−エチル−２−アルキル・イミダシリン
を加えることが既に提案されている。この混和は、食刻
されるべき目的領域の周囲のフォトレジストの将゛着の
度合を、後の食刻に。
於て多結晶シリ゛コンに浅い端部角度が得られる様□に
するために行われた。しかしながら、この方法によるフ
ォトレジストの付着の度合は、制御が複雑であることが
解った。
するために行われた。しかしながら、この方法によるフ
ォトレジストの付着の度合は、制御が複雑であることが
解った。
従って、本発明の目的は、フォトリソグラフィ方法に於
けるフォトレジストの付着が、適当な前処理によって、
後の多結晶シリコン層の露出領域の食刻に於て浅い端部
角度が得られる様にされる、多結晶シリコン層中の開孔
の端部角度を設定する方法を提供することである。
けるフォトレジストの付着が、適当な前処理によって、
後の多結晶シリコン層の露出領域の食刻に於て浅い端部
角度が得られる様にされる、多結晶シリコン層中の開孔
の端部角度を設定する方法を提供することである。
本発明の上記目的は、フォトレジスト層を付着する前に
、多結晶シリコン層を５部の水と、１乃至６部のアンモ
ニアと、０．２５乃至１部の過酸化水素とより成る混合
物で処理することによって達成される。
、多結晶シリコン層を５部の水と、１乃至６部のアンモ
ニアと、０．２５乃至１部の過酸化水素とより成る混合
物で処理することによって達成される。
適当に選択された処理中の温度も、端部角度に影響を与
え得る。
え得る。
本発明の方法は、ゲート上に正のバイアスが加えられた
後に、上記金属ゲートの端部の近傍に於ける移動性の帯
電された汚染物によって、ＦＥＴのソースとドレインと
の間に生じる、寄生チャネルの形成に関する、謂ゆるサ
イドウオーク効果（ｓｉｄｅ ｗａｌｋ ｅｆｆｅ
ｃｔ） を効果的に防ぐことを可能にする。
後に、上記金属ゲートの端部の近傍に於ける移動性の帯
電された汚染物によって、ＦＥＴのソースとドレインと
の間に生じる、寄生チャネルの形成に関する、謂ゆるサ
イドウオーク効果（ｓｉｄｅ ｗａｌｋ ｅｆｆｅ
ｃｔ） を効果的に防ぐことを可能にする。
初めに、第１Ａ図乃至第１Ｃ図を参照して、本発明の方
法が導入され得る、前述の米国特許第３８１１０７６号
の明細書に記載のＳＡＭＯ８（シリコン及びアルミニウ
ムの金属−酸化物一半導体）技術による集積化された記
憶装置の形成方法について述べる。
法が導入され得る、前述の米国特許第３８１１０７６号
の明細書に記載のＳＡＭＯ８（シリコン及びアルミニウ
ムの金属−酸化物一半導体）技術による集積化された記
憶装置の形成方法について述べる。
第１Ａ図は、非晶質化のために充分な注入量及びエネル
ギでアルゴンを注入することにより形成された、露洩電
流を制御するために用いられる、非晶質シリコン層２を
裏面に有している、Ｐ型にドープされたシリコンの基板
文はウェハ１を示している。
ギでアルゴンを注入することにより形成された、露洩電
流を制御するために用いられる、非晶質シリコン層２を
裏面に有している、Ｐ型にドープされたシリコンの基板
文はウェハ１を示している。
次に示す３つの処理工程は、ＳＡＭＯ８拡散技術を構成
し【いる。初めに、反応炉中のウェハ上に、砒素をドー
プされた２酸化シリコン、そしてその上にドープされて
いない酸化物が気相付着される。その全面付着されたド
ープされた酸化物の層は、第１マスクを用いたフォトリ
ソグラフィ方法に於てパターン状に形成される。後のド
ライブ・イン工程に於て、上記の砒素をドープされた酸
化物領域３かもＡ Ｉ！ｌ ２０３がシリコン基板１へ
拡散され、そこで次式により示される如く還元される。
し【いる。初めに、反応炉中のウェハ上に、砒素をドー
プされた２酸化シリコン、そしてその上にドープされて
いない酸化物が気相付着される。その全面付着されたド
ープされた酸化物の層は、第１マスクを用いたフォトリ
ソグラフィ方法に於てパターン状に形成される。後のド
ライブ・イン工程に於て、上記の砒素をドープされた酸
化物領域３かもＡ Ｉ！ｌ ２０３がシリコン基板１へ
拡散され、そこで次式により示される如く還元される。
２Ａｓ２０３ ＋３Ｓｉ −＋ ４Ａｓ ＋３ＳｉＯ２
この反応は、砒素の層が形成されない様に、酸化雰囲気
中で行われる。０２ ／Ｎ ２サイクル中に、ビット縁
（ソース）４及び記憶ノード（ドレイン）５の所望の領
域に於て、適量の砒素がシリコン中に導入された後、純
粋な窒素中でドライブ・イン工程が行われて、砒素が適
当な深さにドライブ・インされる。０２７Ｎ２雰囲気中
に於て砒素が拡散される間に、ウェハ表面上に薄い熱酸
化物層が成長され、この層は次の硼素の注入６のための
スクリーンとして用いられる。
この反応は、砒素の層が形成されない様に、酸化雰囲気
中で行われる。０２ ／Ｎ ２サイクル中に、ビット縁
（ソース）４及び記憶ノード（ドレイン）５の所望の領
域に於て、適量の砒素がシリコン中に導入された後、純
粋な窒素中でドライブ・イン工程が行われて、砒素が適
当な深さにドライブ・インされる。０２７Ｎ２雰囲気中
に於て砒素が拡散される間に、ウェハ表面上に薄い熱酸
化物層が成長され、この層は次の硼素の注入６のための
スクリーンとして用いられる。
ウェハ表面上に略１．８Ｘ１０１６原子／ｄのド−ピン
グ・プロフィルを生じる硼素の注入が、一定の閾値電圧
を設定するために用いられる。
グ・プロフィルを生じる硼素の注入が、一定の閾値電圧
を設定するために用いられる。
上記イオン注入後の第２マスクを用いたフォトリソグラ
フィ方法に於て、ドープされた酸化物領域６が記憶ノー
ド５上に於て除去されるが、ビット線４上に於ては残さ
れる。フォトレジストが除去された後、薄いドライブ・
イン酸化物もウエノ・表面から除去される。第１Ａ図は
、この状態の記憶セルを示している。
フィ方法に於て、ドープされた酸化物領域６が記憶ノー
ド５上に於て除去されるが、ビット線４上に於ては残さ
れる。フォトレジストが除去された後、薄いドライブ・
イン酸化物もウエノ・表面から除去される。第１Ａ図は
、この状態の記憶セルを示している。
次の一連の処理工程に於て、ウエノ・の表面状態を制御
するための絶縁体及び導体が形成される。
するための絶縁体及び導体が形成される。
そのために、酸化物層７がウエノ・１上に熱成長される
。この層は、ＦＥＴのゲート絶縁体として用いられる。
。この層は、ＦＥＴのゲート絶縁体として用いられる。
次に、窒化シリコン層８が気相付着される。両層の厚さ
の比は、形成されるべき集積回路の特性に適合される。
の比は、形成されるべき集積回路の特性に適合される。
上記酸化物７／窒化物絶縁体上に、例えば硼素であ着□
ア：クセプタ材料で高濃度にドープされた多結晶シリコ
ン層９が付着される。この時点に於て、以下に説明され
る如く、本発明による方法が導入される。ゲート領域１
０及びシリコンへの接点（図示せず）が設けられる領域
に於て、多結晶シリコン層９が、第３マスクを用いたフ
ォトリソグラフィ方法に於て除去される。
ア：クセプタ材料で高濃度にドープされた多結晶シリコ
ン層９が付着される。この時点に於て、以下に説明され
る如く、本発明による方法が導入される。ゲート領域１
０及びシリコンへの接点（図示せず）が設けられる領域
に於て、多結晶シリコン層９が、第３マスクを用いたフ
ォトリソグラフィ方法に於て除去される。
この状態が、第１Ｂ図に示されている。
集積回路を完成するために、第２の酸化物層１１が、熱
酸化により多結晶シリコン層９上に、層９の端部を完全
に覆う様に形成される。この酸化中に、多結晶シリコン
層９の略３００ｎｍの厚さが酸化物に変換される。２酸
化シリコン層は窒化シリコン上には極めてゆっくりとし
か成長されないので、ゲート領域１０の開孔に於て露出
されている窒化物層上には、極めて薄い酸化物層１１ａ
しか形成されない。
酸化により多結晶シリコン層９上に、層９の端部を完全
に覆う様に形成される。この酸化中に、多結晶シリコン
層９の略３００ｎｍの厚さが酸化物に変換される。２酸
化シリコン層は窒化シリコン上には極めてゆっくりとし
か成長されないので、ゲート領域１０の開孔に於て露出
されている窒化物層上には、極めて薄い酸化物層１１ａ
しか形成されない。
フォトリングラフィ方法に於て形成された第４７億りを
用いて、ゲート電極上の酸化物層１１’ａが、食刻剤に
於ける緩衝された弗化水素酸と水との相対的濃度及び温
度を調節することにより、多結晶シリコン層９、シリコ
ン基板１、及び拡献された線への接点開孔（図示せず）
と同時に食刻される。次に、アルミニウム層１２が素子
の表面上に気相付着される。アルミニウム層１２は、第
５マスクを用いて米国特許第４００４０４４号の明細書
に記載されている金属リフト・オフ方法に従って、パタ
ーン化される。第１Ｃ図は、その、初めの金属化後の状
態を示している。アルミニウム層１２の絶縁された部分
に於て、多結晶シリコンのフィールド・シールド９とシ
リコン基板１との間に電気的接続が設けられる。上記構
造体の表面が、保護及び表面安定化のために、スノくツ
タリングされた石英層で被覆される。以後の金属化につ
いては更に詳述しない。
用いて、ゲート電極上の酸化物層１１’ａが、食刻剤に
於ける緩衝された弗化水素酸と水との相対的濃度及び温
度を調節することにより、多結晶シリコン層９、シリコ
ン基板１、及び拡献された線への接点開孔（図示せず）
と同時に食刻される。次に、アルミニウム層１２が素子
の表面上に気相付着される。アルミニウム層１２は、第
５マスクを用いて米国特許第４００４０４４号の明細書
に記載されている金属リフト・オフ方法に従って、パタ
ーン化される。第１Ｃ図は、その、初めの金属化後の状
態を示している。アルミニウム層１２の絶縁された部分
に於て、多結晶シリコンのフィールド・シールド９とシ
リコン基板１との間に電気的接続が設けられる。上記構
造体の表面が、保護及び表面安定化のために、スノくツ
タリングされた石英層で被覆される。以後の金属化につ
いては更に詳述しない。
上述の方法は、幾つかの信頼性の問題を生じる。
それらの問題の成るものは、電荷がゲート誘電体内を、
又はゲート誘電体中へ、垂直方向に移動することに関連
している。第２図を参照して詳細に説明されるもう一つ
の問題は、ゲート上に正のノ（イアスが加えられた後に
ソースとドレインとの間にＦＥＴの寄生チャネル１６が
形成されることであり、この問題を除くことが本発明の
目的である。
又はゲート誘電体中へ、垂直方向に移動することに関連
している。第２図を参照して詳細に説明されるもう一つ
の問題は、ゲート上に正のノ（イアスが加えられた後に
ソースとドレインとの間にＦＥＴの寄生チャネル１６が
形成されることであり、この問題を除くことが本発明の
目的である。
この謂ゆるサイドウオーク効果は、金属ゲート１２の端
部の近傍に於ける移動性の帯電された汚染物（イオン）
１４によって、そして又上記汚染物がドライブ・インさ
れ得る埋設領域が存在することによって、生じる。ゲー
ト上に反復的に加えられる正のバイアスは、それらのイ
オン１４を、金属ゲート１２とフィールド・シールド９
どの間の領域に到達させる効果を有する。この様にして
、イオン１４が２つの導体９及び１２のいずれにも接触
していない、第２図に示されている状態に達する。この
様な電荷の分布は、通常のＦＥＴチャネル１５と異なっ
て、金属ゲート１２によって制御されない、平行な寄生
チャネル１６を生じる。
部の近傍に於ける移動性の帯電された汚染物（イオン）
１４によって、そして又上記汚染物がドライブ・インさ
れ得る埋設領域が存在することによって、生じる。ゲー
ト上に反復的に加えられる正のバイアスは、それらのイ
オン１４を、金属ゲート１２とフィールド・シールド９
どの間の領域に到達させる効果を有する。この様にして
、イオン１４が２つの導体９及び１２のいずれにも接触
していない、第２図に示されている状態に達する。この
様な電荷の分布は、通常のＦＥＴチャネル１５と異なっ
て、金属ゲート１２によって制御されない、平行な寄生
チャネル１６を生じる。
これらのイオンを除くことは難しいことが解った。
導電性汚染物の蓄積を除くためには、ゲート上の多結晶
シリコン層９を、浅い多結晶シリコンの端部角度が得ら
れる様に食刻すると有利であることが解った。それらの
端部角度が充分に浅い場合には、次の酸化に於そ、多結
晶シリコンの酸化物層１１の端部に急な角度の端部が形
成されない。
シリコン層９を、浅い多結晶シリコンの端部角度が得ら
れる様に食刻すると有利であることが解った。それらの
端部角度が充分に浅い場合には、次の酸化に於そ、多結
晶シリコンの酸化物層１１の端部に急な角度の端部が形
成されない。
多結晶シリコン層９を〉３５°の角度で食刻すると不利
であることが解った。その場合には、再酸化中に、垂直
の状態から張り出した状態迄の多結晶シリコン層の端部
が生じる。この張り出した状態はゲート表面上に汚染物
を固定又は封入させ１、それらの汚染物は、次のアルミ
ニウム・リフト・オフ方法に於て除去され得す、又前述
の如く信頼性の問題を生じる。一方、多結晶シリコン層
９が端部角度〈１５°になる様に食刻された場合には、
導電路を構成するすべての多結晶シリコイが、次の再酸
化中に酸化されてしまう。その結果、歩留りが著しく低
下する。
であることが解った。その場合には、再酸化中に、垂直
の状態から張り出した状態迄の多結晶シリコン層の端部
が生じる。この張り出した状態はゲート表面上に汚染物
を固定又は封入させ１、それらの汚染物は、次のアルミ
ニウム・リフト・オフ方法に於て除去され得す、又前述
の如く信頼性の問題を生じる。一方、多結晶シリコン層
９が端部角度〈１５°になる様に食刻された場合には、
導電路を構成するすべての多結晶シリコイが、次の再酸
化中に酸化されてしまう。その結果、歩留りが著しく低
下する。
本発明の方法によれば、次のフォトリソグラフィ方法に
於て、食刻されるべきゲート領域１０及び接点領域の近
傍に於ける多結晶シリコン層９へのフォトレジストの付
着をフォトレジストの露光、現像及び硬化の後の食刻中
に、１５″乃至６５°の食刻角度が得られる様に修示さ
せるために、適当な多結晶シリコン層の前処理が用いら
れる。通常は、多結晶シリコン層のドーピング・プロフ
ィルによって、そして従来のフォトリングラフィ方法が
もちいられた場合には、より急な食刻角度が得られる。
於て、食刻されるべきゲート領域１０及び接点領域の近
傍に於ける多結晶シリコン層９へのフォトレジストの付
着をフォトレジストの露光、現像及び硬化の後の食刻中
に、１５″乃至６５°の食刻角度が得られる様に修示さ
せるために、適当な多結晶シリコン層の前処理が用いら
れる。通常は、多結晶シリコン層のドーピング・プロフ
ィルによって、そして従来のフォトリングラフィ方法が
もちいられた場合には、より急な食刻角度が得られる。
驚くべきことに、半導体技術に於てウェハ表面から有機
汚染物を除去するために用いられる、アンモニア、過酸
化水素、及び水を含む前処理液が、個々の構成成分が特
定の比率の濃度で該溶液中に含まれている場合に、フォ
トレジストの付着を増すために特に適していることが解
った。急な端部角度に影響を与えるもう一つの要素は、
特定の温度範囲の選択であり得る。実験の結果１７食刻
角度の急岐さは溶液のアンモニア含有量が増加するとと
もに増加し、そして溶液中の過酸化水素の含有量が増加
するとともに浅くなることがわかった。
汚染物を除去するために用いられる、アンモニア、過酸
化水素、及び水を含む前処理液が、個々の構成成分が特
定の比率の濃度で該溶液中に含まれている場合に、フォ
トレジストの付着を増すために特に適していることが解
った。急な端部角度に影響を与えるもう一つの要素は、
特定の温度範囲の選択であり得る。実験の結果１７食刻
角度の急岐さは溶液のアンモニア含有量が増加するとと
もに増加し、そして溶液中の過酸化水素の含有量が増加
するとともに浅くなることがわかった。
５部の水と、１乃至３部のアンモニアと、０２５乃至１
部の過酸化水素とを含む溶液が特に適当である。その溶
液の形成に於ては、アンモニア（２８乃至２９％）及び
過酸化水素（３０％）の濃縮水溶液が用いられる。上記
前処理液は、上記濃度範囲の活性の過酸化水素が得られ
る限り、用いられ得る。実際的理由から、４時間の寿命
で充分であることが解った。
部の過酸化水素とを含む溶液が特に適当である。その溶
液の形成に於ては、アンモニア（２８乃至２９％）及び
過酸化水素（３０％）の濃縮水溶液が用いられる。上記
前処理液は、上記濃度範囲の活性の過酸化水素が得られ
る限り、用いられ得る。実際的理由から、４時間の寿命
で充分であることが解った。
上記のアンモニア及び過酸化水素の濃度の他に、所定の
温度が基板の処理中顛保たれていると有利である。４０
℃よりも低い温度の浴を用いた場合には、端部角度が浅
くなり過ぎ、即ち〈１ろ０になり、７０℃よりも高い温
度の浴を用いた場合には、急になりすぎる。従って、多
結晶シリコン層で覆われた基板の前処理を、上記濃度の
アンモニア及び過酸化水素を含む溶液で、そして４０乃
至−７０℃の浴の温度で行うことが有利である。前処理
の期間は厳密さを要しない。
温度が基板の処理中顛保たれていると有利である。４０
℃よりも低い温度の浴を用いた場合には、端部角度が浅
くなり過ぎ、即ち〈１ろ０になり、７０℃よりも高い温
度の浴を用いた場合には、急になりすぎる。従って、多
結晶シリコン層で覆われた基板の前処理を、上記濃度の
アンモニア及び過酸化水素を含む溶液で、そして４０乃
至−７０℃の浴の温度で行うことが有利である。前処理
の期間は厳密さを要しない。
実施例
多結晶シリコン層９を有する基板１が、アンモニア及び
過酸化水素の水溶液で処理される。その溶液は５部の水
、１乃至３部のアンモニア、及び０．２５乃至１部の過
酸化水素を含む。前述の如く、浴の温度は４０乃至７０
℃であることが好ましい。
過酸化水素の水溶液で処理される。その溶液は５部の水
、１乃至３部のアンモニア、及び０．２５乃至１部の過
酸化水素を含む。前述の如く、浴の温度は４０乃至７０
℃であることが好ましい。
前処理が２時間の間行われる。
次に、この様にして前処理されたウエノ・が、付着促進
剤、例えばヘキサメチル・ジシラザンで被覆される。そ
れから、有機溶媒の混合物中に溶解されたポジティア゛
型フォトレジスト、例えばｍ−クレゾール−ホルムアル
デヒド・ノボラック樹脂と、１−オキソ−２−ジアゾナ
フタリン・スルホン酸の４’−２’−３しジヒドロオキ
シ・ベンゾフェノン・エステルとして表わされるジアゾ
ケトン増感剤とより成る、５ｈｉｐｌｅｙ社製のＡＺ１
３５０Ｊ（商品名）として入手され得るレジストが付着
される。それから、上記フォトレジスト層が８０乃至１
００℃に於て３乃至１５分間乾燥され、そして周知の如
く露光される。
剤、例えばヘキサメチル・ジシラザンで被覆される。そ
れから、有機溶媒の混合物中に溶解されたポジティア゛
型フォトレジスト、例えばｍ−クレゾール−ホルムアル
デヒド・ノボラック樹脂と、１−オキソ−２−ジアゾナ
フタリン・スルホン酸の４’−２’−３しジヒドロオキ
シ・ベンゾフェノン・エステルとして表わされるジアゾ
ケトン増感剤とより成る、５ｈｉｐｌｅｙ社製のＡＺ１
３５０Ｊ（商品名）として入手され得るレジストが付着
される。それから、上記フォトレジスト層が８０乃至１
００℃に於て３乃至１５分間乾燥され、そして周知の如
く露光される。
露光時間は、各々の構造体の目的寸法及び用いられる露
光装置に依存する。
光装置に依存する。
露光されたフォトレジスト層が、周知の如く、燐酸水素
ナトリウム、メタ珪酸ナトリウム、及び水酸化す） Ｉ
Ｊウムに基づく現像剤中で現像され、そして１３０℃に
於て略１５分間硬化される。フォトレジスト・マスクが
硬化された後、多結晶シリコン層９がＨＮＯ６−ＨＦ−
Ｈ，２０混合物中で食刻される。
ナトリウム、メタ珪酸ナトリウム、及び水酸化す） Ｉ
Ｊウムに基づく現像剤中で現像され、そして１３０℃に
於て略１５分間硬化される。フォトレジスト・マスクが
硬化された後、多結晶シリコン層９がＨＮＯ６−ＨＦ−
Ｈ，２０混合物中で食刻される。
多結晶シリコン層中の開孔の端部角度が、走査電子顕微
鏡を用いて、試料を９０°傾斜させて、測定される。Ｈ
２０：ＮＨ６：Ｈ２Ｏ２−５：１：１の前処理液を用い
て、２４°の端部角度が得られる。
鏡を用いて、試料を９０°傾斜させて、測定される。Ｈ
２０：ＮＨ６：Ｈ２Ｏ２−５：１：１の前処理液を用い
て、２４°の端部角度が得られる。
上述の如く、端部角度を調節するための本発明の方法は
、正のゲートの応力が加えられたときに、金属ゲートの
端部の近傍に於ける移動性の帯電された汚染部によりＦ
ＥＴのソースとドレインとの間に寄生チャネルが形成さ
れることによって生じるサイドウオーク効果を効果的に
防ぐために用いられ、ＳＡＭＯ８方法による製造の歩留
りを改善する。
、正のゲートの応力が加えられたときに、金属ゲートの
端部の近傍に於ける移動性の帯電された汚染部によりＦ
ＥＴのソースとドレインとの間に寄生チャネルが形成さ
れることによって生じるサイドウオーク効果を効果的に
防ぐために用いられ、ＳＡＭＯ８方法による製造の歩留
りを改善する。
第１Ａ図乃至第１Ｃ図は本発明の方法が導入され得る、
従来のｓＡＭｏｓｉ術による集積化された記憶装置の形
成方法を示す図、第２図は上記方法の信頼性の問題の１
つである、謂ゆるサイドウオーク効果を詳細に示してい
る図である。 １・・・・Ｐ型にドープされたシリコン基板（ウェハ）
、２・・・・非晶質シリコン鳴、３・・・・砒素をドー
プされた酸化物領域、４・団ピント線（ソース）、５・
・・・記憶ノード（ドレイン）、６・・・・硼素の注入
、７．１１・・・・酸化物鳴、８・・・・窒化シリコン
鳴、９・・・・Ｐ型にドープされた多結晶シリコン層（
フィ一ルド・シールド）、１０・・・・ゲート領域、１
１ａ・・・・罹めて薄い酸化物１．１２・・・・アルミ
ニウム層（金属ゲート）、１４・・・・移動性の帯電さ
れた汚染物（イオン）、１５・・・・ＦＥＴチャネル、
１６・・・・寄生チャネル。 出 願人 インターナシタナノいビン本ス・マシーン
ズ・コーポレーション代理人 弁理士 岡 １
） 次 生（外１名） 第１頁の続き ０発 明 者 マルクス・ツエゲル ドイツ連邦共和国７４０１クレスバ ッハ・クレスバッへルシュトラ ーセ２番地
従来のｓＡＭｏｓｉ術による集積化された記憶装置の形
成方法を示す図、第２図は上記方法の信頼性の問題の１
つである、謂ゆるサイドウオーク効果を詳細に示してい
る図である。 １・・・・Ｐ型にドープされたシリコン基板（ウェハ）
、２・・・・非晶質シリコン鳴、３・・・・砒素をドー
プされた酸化物領域、４・団ピント線（ソース）、５・
・・・記憶ノード（ドレイン）、６・・・・硼素の注入
、７．１１・・・・酸化物鳴、８・・・・窒化シリコン
鳴、９・・・・Ｐ型にドープされた多結晶シリコン層（
フィ一ルド・シールド）、１０・・・・ゲート領域、１
１ａ・・・・罹めて薄い酸化物１．１２・・・・アルミ
ニウム層（金属ゲート）、１４・・・・移動性の帯電さ
れた汚染物（イオン）、１５・・・・ＦＥＴチャネル、
１６・・・・寄生チャネル。 出 願人 インターナシタナノいビン本ス・マシーン
ズ・コーポレーション代理人 弁理士 岡 １
） 次 生（外１名） 第１頁の続き ０発 明 者 マルクス・ツエゲル ドイツ連邦共和国７４０１クレスバ ッハ・クレスバッへルシュトラ ーセ２番地
Claims (1)
- 【特許請求の範囲】 食刻されるべき多結晶７すゝコツ層上にフォトリングラ
フィ方法によりフォトレジスト層のマスクを設けた後に
露出されている上記多結晶シリコン層を食刻することに
より、上記多結晶シリコン層中に形成される開孔の端部
角度を設定する方法に於て、上記フォトレジスト層を付
着する前に上記多結晶シリコン層を５部の水と、１乃至
３部のアンモニアと、０２５乃至１部の過酸化水素とよ
り〜 成る混合物で処理することを特徴とする、多結晶シリコ
ン層中の開孔の端部角度を設定する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP821051737 | 1982-06-14 | ||
| EP82105173A EP0096096B1 (de) | 1982-06-14 | 1982-06-14 | Verfahren zur Einstellung des Kantenwinkels in Polysilicium |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58220431A true JPS58220431A (ja) | 1983-12-22 |
| JPH0139647B2 JPH0139647B2 (ja) | 1989-08-22 |
Family
ID=8189085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58067174A Granted JPS58220431A (ja) | 1982-06-14 | 1983-04-18 | 多結晶シリコン層中の開孔の端部角度を設定する方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4452881A (ja) |
| EP (1) | EP0096096B1 (ja) |
| JP (1) | JPS58220431A (ja) |
| DE (1) | DE3277343D1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0469370A3 (en) * | 1990-07-31 | 1992-09-09 | Gold Star Co. Ltd | Etching process for sloped side walls |
| KR970002427B1 (en) * | 1994-01-14 | 1997-03-05 | Lg Semicon Co Ltd | Fine patterning method of photoresist film |
| US7022592B2 (en) * | 2003-10-03 | 2006-04-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Ammonia-treated polysilicon semiconductor device |
| TWI258201B (en) * | 2005-02-16 | 2006-07-11 | Powerchip Semiconductor Corp | Method for manufacturing semiconductor device and plug |
| CN104409324A (zh) * | 2014-11-12 | 2015-03-11 | 吉林华微电子股份有限公司 | 能够避免沾污的多晶硅磷掺杂后处理清洗方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3827908A (en) * | 1972-12-11 | 1974-08-06 | Ibm | Method for improving photoresist adherence |
| US3841926A (en) * | 1973-01-02 | 1974-10-15 | Ibm | Integrated circuit fabrication process |
| CH573661A5 (ja) * | 1973-01-02 | 1976-03-15 | Ibm | |
| US3811076A (en) * | 1973-01-02 | 1974-05-14 | Ibm | Field effect transistor integrated circuit and memory |
| JPS5218098B2 (ja) * | 1973-05-04 | 1977-05-19 | ||
| US4004044A (en) * | 1975-05-09 | 1977-01-18 | International Business Machines Corporation | Method for forming patterned films utilizing a transparent lift-off mask |
| US4160991A (en) * | 1977-10-25 | 1979-07-10 | International Business Machines Corporation | High performance bipolar device and method for making same |
-
1982
- 1982-06-14 EP EP82105173A patent/EP0096096B1/de not_active Expired
- 1982-06-14 DE DE8282105173T patent/DE3277343D1/de not_active Expired
-
1983
- 1983-04-18 JP JP58067174A patent/JPS58220431A/ja active Granted
- 1983-05-16 US US06/494,755 patent/US4452881A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0139647B2 (ja) | 1989-08-22 |
| EP0096096A1 (de) | 1983-12-21 |
| EP0096096B1 (de) | 1987-09-16 |
| US4452881A (en) | 1984-06-05 |
| DE3277343D1 (en) | 1987-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4869781A (en) | Method for fabricating a semiconductor integrated circuit structure having a submicrometer length device element | |
| US4136434A (en) | Fabrication of small contact openings in large-scale-integrated devices | |
| US6878646B1 (en) | Method to control critical dimension of a hard masked pattern | |
| JP2000195789A (ja) | 半導体素子の製造方法 | |
| KR19990027355A (ko) | 반도체 소자의 이중게이트 형성방법 | |
| JPS58220431A (ja) | 多結晶シリコン層中の開孔の端部角度を設定する方法 | |
| US6087238A (en) | Semiconductor device having reduced-width polysilicon gate and non-oxidizing barrier layer and method of manufacture thereof | |
| KR900000819B1 (ko) | 반도체장치 제조방법 | |
| US6107173A (en) | Method of manufacturing semiconductor device | |
| JPH0298143A (ja) | Ｌｄｄ構造ポリシリコン薄膜トランジスタの製造方法 | |
| JP3260165B2 (ja) | 薄膜素子の製造方法 | |
| JP2663946B2 (ja) | 半導体装置の製造方法 | |
| KR100702118B1 (ko) | 반도체 소자의 제조방법 | |
| KR100252890B1 (ko) | 반도체 소자의 이중게이트 형성방법 | |
| JP2844963B2 (ja) | 半導体装置とその製造方法 | |
| KR0184937B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| JPS6147670A (ja) | 半導体装置の製造方法 | |
| KR100265849B1 (ko) | 전계효과트랜지스터제조방법 | |
| JP3371600B2 (ja) | Ｍｉｓトランジスタの製造方法 | |
| KR100219064B1 (ko) | 반도체 장치의 전계효과트랜지스터 제조방법 | |
| KR100231603B1 (ko) | 반도체소자의 트랜지스터 제조방법 | |
| JPS6243341B2 (ja) | ||
| KR950008259B1 (ko) | 반도체 소자의 엘디디(ldd) 제조 방법 | |
| KR0121184B1 (ko) | Mos 소자 제조방법 | |
| JPS6331097B2 (ja) |