KR0121184B1 - Mos 소자 제조방법 - Google Patents

Mos 소자 제조방법

Info

Publication number
KR0121184B1
KR0121184B1 KR1019890011542A KR890011542A KR0121184B1 KR 0121184 B1 KR0121184 B1 KR 0121184B1 KR 1019890011542 A KR1019890011542 A KR 1019890011542A KR 890011542 A KR890011542 A KR 890011542A KR 0121184 B1 KR0121184 B1 KR 0121184B1
Authority
KR
South Korea
Prior art keywords
forming
etching
oxide film
masking
mos device
Prior art date
Application number
KR1019890011542A
Other languages
English (en)
Other versions
KR910005429A (ko
Inventor
라사균
김준기
금은섭
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019890011542A priority Critical patent/KR0121184B1/ko
Publication of KR910005429A publication Critical patent/KR910005429A/ko
Application granted granted Critical
Publication of KR0121184B1 publication Critical patent/KR0121184B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

내용없음.

Description

MOS 소자 제조방법
제1(a)도 내지 제1(h)도는 종래의 MOS 소자 제조 공정도.
제2(a)도 내지 제2(h)도는 본 발명 MOS 소자의 제조 공정도.
* 도면의 주요부분에 대한 부호의 설명
21 : p형 기판 22 : 필드산화막
23 : 폴리사이드 24 : 저온산화막
25 : 게이트 26 : 측벽
27 : 최장노드 28 : 드레인영역
29 : 소오스 영역 30 : 유전층
31 : 플레이트
본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 자기정합을 이용하여 매입층 콘택을 실현할 수 있도록 한MOS 소자의 제조방법에 관한 것이다.
종래에 있어서는 마스크 작업을 통해 매입층의 콘택이 이루어지게 되어 있었던 바, MOS 소자의 일반적인 제조공정을 제1도의 (a) 내지 (h)를 통해 설명한다.
먼저 (a)와 같이 Si기판(1) 상부에 필드산화막(2)이 형성된 후 게이트 산화막 및 게이트를 형성할 폴리사이드(3)를 형성하고, 이어서 (b)와 같이 마스크작업과 에칭을 통해 게이트(4)를 형성한 다음, (c)와 같이 저온산화막의 증착 및 에칭을 측벽(5)을 형성한다.
이후 (d)와 같이 이온주입 및 어닐링을 실시하여 드레인영역(6) 소오스영역(7)을 형성함과 아울러, (e)와 같이 저온산화막(8)을 형성한 다음 매입층 콘택을 실시하고, 이어서 (f)와 같이 폴리를 형성한 후 마스크작업과 에칭을 통하여 저장노드(9)를 형성함과 아울러, (g)와 같이 저장노드(9) 표면에 유전층(10)을 도포하고 나서, (e)와 같이 폴리형성 및 마스킹작업, 에칭을 통해 프레이트(11)를 형성하는 과정으로 이루어졌다.
그러나 이와같이 제조된 MOS 소자에 있어서는, 매입층 콘택을 위해 마스크 작업시 게이트와의 얼라인에 주의를 해야될 뿐만아니라 매입층 콘택 에칭시 실리콘 표면이 손상되기 쉽고, 매입층 콘택의 영역을 조절하는데 따른 어려움 및 채널이 짧게 소자에서는 핫 캐리어 에펙트(Hot Carrier Effect)의 발생이 염려된다.
본 발명은 이와같은 종래의 문제점을 해결하기 위해 자기정합 방법을 이용하여 매입층 콘택을 실현할 수 있는 제조방법을 창안한 것으로, 이를 첨부된 제3도의 (a) 내지 (h)를 참조하여 상세히 설명한다.
먼저 (a)와 같이 p형기판(21) 상부에 필드산화막(22) 및 폴리사이드(23)를 형성한 후, (b)와 같이 상기 폴리사이드(23) 전체 표면에 저온산화막(24)을 형성하고, 이어서 (c)와 같이 마스킹 및 에칭작업을 통해 게이트(25)를 형성한 다음, (d)와 같이 저온산화막 증착 및 블랭키트 에칭을 통해 측벽(26)을 형성한다. 이후 (e)와 같이 폴리를 형성한 다음 마스킹과 선택식각을 통하여 저장노드(27)를 형성함과 아울러, (f)와 같이 이온주입 및 어닐링을 실시하여 n-의 드레인영역(28)과 n+의 소오스영역(29)을 형성하고, 이어서 (g)와 같이 유전율이 높은 유전층(30)을 형성하고 나서 (h)와 같이 폴리를 증착한 후 마스킹 및 에칭을 통하여 플레이트(31)를 형성하는 과정으로 이루어진다.
이와같이 제조되는 MOS 소자에 있어서, 상기 드레인영역(28) 및 소오스영역(29)을 형성하기 위해 이온주입 및 어닐링을 실시할 때 드레인으로 작용하는 곳에는 폴리를 형성하여 도우즈(Dose)가 p형기판(21)까지 도달하지 못하게 하였다.
이로 인하여 그 Si의 p형기판(21)에는 어닐링 공정을 통해 n-주입되어 쇼트 채널 형성시 우려되는 핫캐리어 에펙트(Hot Carrier Effect)가 억제된다.
또한 소오스영역(29)에는 상기 핫 캐리어 에펙트와 관계가 없으므로 스피드 개선을 위해 정상적인 이온주입 및 어닐링을 하여 N+를 주입하였다.
이상에서 상세히 설명한 바와같이 본 발명에 의해 제조되는 MOS 소자는 매입층 콘택을 위해 마스킹을 할 필요가 없어 제조공정이 간단해지고, 드레인영역에만 n-주입되게 함으로서 스피드 개선을 가져올 수 있는 이점이 있다.

Claims (1)

  1. p형기판(21) 상부에 필드산화막(22)을 형성하고, 폴리사이드(23) 및 저온산화막을 도포한후, 마스킹 및 에칭작업을 통해 게이트(25)를 형성하고, 이어서 저온산화막 증착 및 블랭키드 에칭을 하여 측벽(26)을 형성하며, 폴리형성 및 마스킹, 선택식각을 통하여 저정노드(27)를 형성함과아울러, 이온주입 및 어닐링을 실시하여 n-의 드레인영역(28)과 n+의 소오스영역(29)을 형성하고 나서, 상기 저정노드(27) 상부에 유전층(30)을 덮고 폴리를 증착한 후 마스킹 및 에칭을 통해 플레이트(31)를 형성하는 과정으로 이루어지는 것을 특징으로 하는 MOS 소자의 제조방법.
KR1019890011542A 1989-08-12 1989-08-12 Mos 소자 제조방법 KR0121184B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890011542A KR0121184B1 (ko) 1989-08-12 1989-08-12 Mos 소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890011542A KR0121184B1 (ko) 1989-08-12 1989-08-12 Mos 소자 제조방법

Publications (2)

Publication Number Publication Date
KR910005429A KR910005429A (ko) 1991-03-30
KR0121184B1 true KR0121184B1 (ko) 1997-11-10

Family

ID=19288899

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890011542A KR0121184B1 (ko) 1989-08-12 1989-08-12 Mos 소자 제조방법

Country Status (1)

Country Link
KR (1) KR0121184B1 (ko)

Also Published As

Publication number Publication date
KR910005429A (ko) 1991-03-30

Similar Documents

Publication Publication Date Title
US6159813A (en) Graded LDD implant process for sub-half-micron MOS devices
US4342149A (en) Method of making very short channel length MNOS and MOS devices by double implantation of one conductivity type subsequent to other type implantation
US5254490A (en) Self-aligned method of fabricating an LDD MOSFET device
US4637124A (en) Process for fabricating semiconductor integrated circuit device
JPS63255968A (ja) 電界効果トランジスタの製造方法
US5940710A (en) Method for fabricating metal oxide semiconductor field effect transistor
US6566208B2 (en) Method to form elevated source/drain using poly spacer
US5153146A (en) Maufacturing method of semiconductor devices
US6294432B1 (en) Super halo implant combined with offset spacer process
US6008100A (en) Metal-oxide semiconductor field effect transistor device fabrication process
US6525380B2 (en) CMOS with a fixed charge in the gate dielectric
US6323077B1 (en) Inverse source/drain process using disposable sidewall spacer
US5399514A (en) Method for manufacturing improved lightly doped diffusion (LDD) semiconductor device
US6087213A (en) Semiconductor memory device and manufacturing method thereof
US6589828B2 (en) Fabricating a thin film transistor having better punch through resistance and hot carrier effects
KR0121184B1 (ko) Mos 소자 제조방법
US6235566B1 (en) Two-step silicidation process for fabricating a semiconductor device
JPH0831601B2 (ja) 半導体装置の製造方法
KR0140996B1 (ko) 자기정렬된 저도핑된 접합형성방법
JP3480500B2 (ja) 半導体素子形成方法
US6936517B2 (en) Method for fabricating transistor of semiconductor device
JP3366709B2 (ja) Ｍｏｓトランジスタの製造方法
KR940002781B1 (ko) 곡면 이중 게이트를 갖는 반도체 장치의 제조방법
KR950008259B1 (ko) 반도체 소자의 엘디디(ldd) 제조 방법
KR100259347B1 (ko) 모스트랜지스터의 구조 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020716

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee