JP2844963B2 - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JP2844963B2 JP2844963B2 JP13530691A JP13530691A JP2844963B2 JP 2844963 B2 JP2844963 B2 JP 2844963B2 JP 13530691 A JP13530691 A JP 13530691A JP 13530691 A JP13530691 A JP 13530691A JP 2844963 B2 JP2844963 B2 JP 2844963B2
- Authority
- JP
- Japan
- Prior art keywords
- calixarene
- gaas
- semiconductor
- film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＳｉやＧｅあるいは化合
物半導体などを用いて作られる半導体装置とその製造方
法に関するもので、特にＭＩＳ（Ｍｅｔａｌ／Ｉｎｓｕ
ｌａｔｏｒ／Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：金属／絶縁
体／半導体）構造素子や素子間分離あるいは半導体表面
安定化といった絶縁体と接した半導体界面の性質を制御
するに有効な構造を与えるものである。
物半導体などを用いて作られる半導体装置とその製造方
法に関するもので、特にＭＩＳ（Ｍｅｔａｌ／Ｉｎｓｕ
ｌａｔｏｒ／Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：金属／絶縁
体／半導体）構造素子や素子間分離あるいは半導体表面
安定化といった絶縁体と接した半導体界面の性質を制御
するに有効な構造を与えるものである。
【０００２】
【従来の技術】半導体素子構造をながめると半導体と絶
縁体、半導体と金属といったさまざまな界面が存在す
る。半導体素子の動作はｐ−ｎ接合に代表される半導体
／半導体界面を含めて多くのこうした界面の物性を巧み
に用いることで行われる。Ｓｉ超集積回路（ＬＳＩ）の
基本素子がＭＯＳ（Ｍｅｔａｌ／Ｏｘｉｄｅ／Ｓｅｍｉ
ｃｏｎｄｕｃｔｏｒ：一般的にはＭｅｔａｌ／Ｉｎｓｕ
ｌａｔｏｒ／Ｓｅｍｉｃｏｎｄｕｃｔｏｒすなわち金属
−絶縁体−半導体）トランジスタであることは良く知ら
れたことであるが、ＯｘｉｄｅすなわちＩｎｓｕｌａｔ
ｏｒ／Ｓｅｍｉｃｏｎｄｕｃｔｏｒ界面での電子輸送現
象の利用であり、この界面が良好な物性を有することが
ＬＳＩ実現の大きなキーであったと言っても過言ではな
かろう。さて、Ｓｉ以外の材料においてもＩｎｓｕｌａ
ｔｏｒ／Ｓｅｍｉｃｏｎｄｕｃｔｏｒ界面の物性を制御
し、この利用を図りたいとする希望があるのは必然的な
ことである。しかし、Ｓｉ以外の材料でこのＩｎｓｕｌ
ａｔｏｒ／ｓｅｍｉｃｏｎｄｕｃｔｏｒ界面物性を積極
的に利用した半導体素子はほとんど見当たらない。未だ
に、ＧａＡｓでＭＩＳトランジスタが実現されていない
こと、かつ表面安定化技術が確立されていないことは良
く知られたことであり、Ｓｉでは当然のこととされてい
るＩｎｓｕｌａｔｏｒ／Ｓｅｍｉｃｏｎｄｕｃｔｏｒ界
面の利用が他の半導体材料ではほとんど実現されていな
い。Ｓｉの場合には酸化するだけで容易に良質なＳｉＯ
2 膜が得られるが、他の半導体材料ではこうした方法が
使えないことが、最大の理由であろう。
縁体、半導体と金属といったさまざまな界面が存在す
る。半導体素子の動作はｐ−ｎ接合に代表される半導体
／半導体界面を含めて多くのこうした界面の物性を巧み
に用いることで行われる。Ｓｉ超集積回路（ＬＳＩ）の
基本素子がＭＯＳ（Ｍｅｔａｌ／Ｏｘｉｄｅ／Ｓｅｍｉ
ｃｏｎｄｕｃｔｏｒ：一般的にはＭｅｔａｌ／Ｉｎｓｕ
ｌａｔｏｒ／Ｓｅｍｉｃｏｎｄｕｃｔｏｒすなわち金属
−絶縁体−半導体）トランジスタであることは良く知ら
れたことであるが、ＯｘｉｄｅすなわちＩｎｓｕｌａｔ
ｏｒ／Ｓｅｍｉｃｏｎｄｕｃｔｏｒ界面での電子輸送現
象の利用であり、この界面が良好な物性を有することが
ＬＳＩ実現の大きなキーであったと言っても過言ではな
かろう。さて、Ｓｉ以外の材料においてもＩｎｓｕｌａ
ｔｏｒ／Ｓｅｍｉｃｏｎｄｕｃｔｏｒ界面の物性を制御
し、この利用を図りたいとする希望があるのは必然的な
ことである。しかし、Ｓｉ以外の材料でこのＩｎｓｕｌ
ａｔｏｒ／ｓｅｍｉｃｏｎｄｕｃｔｏｒ界面物性を積極
的に利用した半導体素子はほとんど見当たらない。未だ
に、ＧａＡｓでＭＩＳトランジスタが実現されていない
こと、かつ表面安定化技術が確立されていないことは良
く知られたことであり、Ｓｉでは当然のこととされてい
るＩｎｓｕｌａｔｏｒ／Ｓｅｍｉｃｏｎｄｕｃｔｏｒ界
面の利用が他の半導体材料ではほとんど実現されていな
い。Ｓｉの場合には酸化するだけで容易に良質なＳｉＯ
2 膜が得られるが、他の半導体材料ではこうした方法が
使えないことが、最大の理由であろう。
【０００３】このＩｎｓｕｌａｔｏｒ／Ｓｅｍｉｃｏｎ
ｄｕｃｔｏｒ界面が長い間の努力にもかかわらず制御で
きないものの代表は、 III−Ｖ化合物半導体の代表でも
あるＧａＡｓであり、大気中に存在する酸素や水分がＧ
ａＡｓ表面を酸化し、このＧａＡｓ酸化層が後に付着す
る絶縁膜との界面に挿入され易く、この界面層等がＧａ
Ａｓと絶縁膜との界面準位密度を増大させる原因となっ
ているらしいことが分かっている。
ｄｕｃｔｏｒ界面が長い間の努力にもかかわらず制御で
きないものの代表は、 III−Ｖ化合物半導体の代表でも
あるＧａＡｓであり、大気中に存在する酸素や水分がＧ
ａＡｓ表面を酸化し、このＧａＡｓ酸化層が後に付着す
る絶縁膜との界面に挿入され易く、この界面層等がＧａ
Ａｓと絶縁膜との界面準位密度を増大させる原因となっ
ているらしいことが分かっている。
【０００４】Ｓｉ以外の半導体材料で適切な絶縁膜との
界面を実現できないことを述べてきたが、Ｓｉとて熱酸
化ＳｉＯ2 以外の絶縁膜が切望されることに言うまでも
無い。
界面を実現できないことを述べてきたが、Ｓｉとて熱酸
化ＳｉＯ2 以外の絶縁膜が切望されることに言うまでも
無い。
【０００５】本発明の目的は、上述のような種々の課題
を解決した半導体装置とその製造方法を提供することに
ある。
を解決した半導体装置とその製造方法を提供することに
ある。
【０００６】
【課題を解決するための手段】本発明の半導体素子は、
半導体材料表面にカリックスアレーンからなる膜が接し
た構造を有することを特徴とする。
半導体材料表面にカリックスアレーンからなる膜が接し
た構造を有することを特徴とする。
【０００７】
【作用】易溶性を持ったカリックスアレーンに着目し、
このカリックスアレーンを絶縁膜として半導体表面に形
成する方法を以下に説明する。以下の実験で用いたカリ
ックスアレーンは、５，１１，１７，２３，２９，３５
ヘキサメチル、３７，３８，３９，４０，４１，４２ヘ
キサアセトキシンカリックス［６］アレーンであるが、
種々のカリックスアレーンが本発明に有効である。この
メチル−カリックスアレーンのアセチル化物は、キシレ
ン，トルエン，モノクロロベンゼンなど多くの有機溶媒
に可溶である。そこで上記した有機溶媒にカリックスア
レーンを溶解し、スピナーで半導体ウエーハ表面に塗布
することで本発明の半導体素子構造が得られる。こうし
て形成されたカリックスアレーン薄膜は、４００℃付近
までの熱処理によっても安定であり、しかもカリックス
アレーンが持つ不純物の包接性のためと考えられるが、
イオンドリフトなどが極めて小さい絶縁体としての性質
をもった薄膜が得られた。半導体表面に形成される絶縁
膜としての基本的要件を満たしたカリックスアレーン薄
膜は、ＳｉやＧａＡｓなどの表面安定化膜や、あるいは
ＭＩＳ構造をもったトランジスタ用の絶縁膜としてもき
わめて有望である。以下にＧａＡｓおよびＳｉに適用し
た実施例について示そう。
このカリックスアレーンを絶縁膜として半導体表面に形
成する方法を以下に説明する。以下の実験で用いたカリ
ックスアレーンは、５，１１，１７，２３，２９，３５
ヘキサメチル、３７，３８，３９，４０，４１，４２ヘ
キサアセトキシンカリックス［６］アレーンであるが、
種々のカリックスアレーンが本発明に有効である。この
メチル−カリックスアレーンのアセチル化物は、キシレ
ン，トルエン，モノクロロベンゼンなど多くの有機溶媒
に可溶である。そこで上記した有機溶媒にカリックスア
レーンを溶解し、スピナーで半導体ウエーハ表面に塗布
することで本発明の半導体素子構造が得られる。こうし
て形成されたカリックスアレーン薄膜は、４００℃付近
までの熱処理によっても安定であり、しかもカリックス
アレーンが持つ不純物の包接性のためと考えられるが、
イオンドリフトなどが極めて小さい絶縁体としての性質
をもった薄膜が得られた。半導体表面に形成される絶縁
膜としての基本的要件を満たしたカリックスアレーン薄
膜は、ＳｉやＧａＡｓなどの表面安定化膜や、あるいは
ＭＩＳ構造をもったトランジスタ用の絶縁膜としてもき
わめて有望である。以下にＧａＡｓおよびＳｉに適用し
た実施例について示そう。
【０００８】
（実施例１）ＧａＡｓのＭＩＳ構造に本発明の半導体素
子構造を適用した例をまず示そう。図１で示すが、電子
濃度１×１０15ｃｍ-3のＧａＡｓ基板１１をまず通常の
Ｈ2 ＳＯ4 ：Ｈ2 Ｏ2 ：Ｈ2 Ｏ＝３：１：１（容量比）
などによりエッチングを行い、その後ＨＣｌにてエッチ
ング後にウエーハ表面に存在する酸化物を除去する。処
理後のウエーハを純水にて洗浄後、窒素ガスをウエーハ
表面に吹きつけることで水を除去し、ただちにカリック
スアレーンのスピナーでの塗布工程にはいる。メチル−
カリックス［６］アレーンのアセチル化物を１０％濃度
となるようにキシレンに溶解したものを回転数３０００
回転／分でスピンコートすることで、１０００オングス
トローム厚のカリックスアレーン１２をＧａＡｓウエー
ハ表面に塗布した。この後、溶剤の残存を恐れ、１３５
℃で３０分の窒素ガス雰囲気中でのベーキングを行う。
次に、このカリックスアレーンを塗布したウエーハを蒸
着装置に入れて金属マスクを用いて５００μｍの直径を
もつ金電極１３を蒸着した。ウエーハ裏面にはＩｎ電極
を２００℃程度で塗布した。こうして出来上がったＧａ
Ａｓ ＭＩＳダイオードの電圧（Ｖ）−容量（Ｃ）特性
を評価したところ、いわゆるヒステリシスは示さず、界
面準位密度も１０11ｃｍ-2Ｖ-1代の低い値が再現性よく
得られる。
子構造を適用した例をまず示そう。図１で示すが、電子
濃度１×１０15ｃｍ-3のＧａＡｓ基板１１をまず通常の
Ｈ2 ＳＯ4 ：Ｈ2 Ｏ2 ：Ｈ2 Ｏ＝３：１：１（容量比）
などによりエッチングを行い、その後ＨＣｌにてエッチ
ング後にウエーハ表面に存在する酸化物を除去する。処
理後のウエーハを純水にて洗浄後、窒素ガスをウエーハ
表面に吹きつけることで水を除去し、ただちにカリック
スアレーンのスピナーでの塗布工程にはいる。メチル−
カリックス［６］アレーンのアセチル化物を１０％濃度
となるようにキシレンに溶解したものを回転数３０００
回転／分でスピンコートすることで、１０００オングス
トローム厚のカリックスアレーン１２をＧａＡｓウエー
ハ表面に塗布した。この後、溶剤の残存を恐れ、１３５
℃で３０分の窒素ガス雰囲気中でのベーキングを行う。
次に、このカリックスアレーンを塗布したウエーハを蒸
着装置に入れて金属マスクを用いて５００μｍの直径を
もつ金電極１３を蒸着した。ウエーハ裏面にはＩｎ電極
を２００℃程度で塗布した。こうして出来上がったＧａ
Ａｓ ＭＩＳダイオードの電圧（Ｖ）−容量（Ｃ）特性
を評価したところ、いわゆるヒステリシスは示さず、界
面準位密度も１０11ｃｍ-2Ｖ-1代の低い値が再現性よく
得られる。
【０００９】また、表面安定化膜として図２にその断面
構造の模式図を示すＧａＡｓ電界効果トランジスタ（Ｆ
ｉｅｌｄ−Ｅｆｆｅｃｔ−Ｔｒａｎｓｉｓｔｏｒ：いわ
ゆるＭＥＳＦＥＴ）のソース２２とゲート２１、および
ドレイン２３とゲート２１の間のＧａＡｓ表面の露出部
分２４に本発明の骨子であるカリックスアレーン２５膜
で被覆することで、ＧａＡｓ ＭＥＳＦＥＴで問題視さ
れている動作時の電流の短期的、長期的変化、すなわち
ドリフトはほとんどなくなる。この場合にはカリックス
アレーン２５の厚さに関する制限は実質的にないことは
もちろんである。なお前記ＭＩＳダイオードの場合につ
いて、スピンコート後のベーキング温度として４００℃
にして同様のＣ−Ｖ特性評価を行ったが変わらない結果
が得られた。
構造の模式図を示すＧａＡｓ電界効果トランジスタ（Ｆ
ｉｅｌｄ−Ｅｆｆｅｃｔ−Ｔｒａｎｓｉｓｔｏｒ：いわ
ゆるＭＥＳＦＥＴ）のソース２２とゲート２１、および
ドレイン２３とゲート２１の間のＧａＡｓ表面の露出部
分２４に本発明の骨子であるカリックスアレーン２５膜
で被覆することで、ＧａＡｓ ＭＥＳＦＥＴで問題視さ
れている動作時の電流の短期的、長期的変化、すなわち
ドリフトはほとんどなくなる。この場合にはカリックス
アレーン２５の厚さに関する制限は実質的にないことは
もちろんである。なお前記ＭＩＳダイオードの場合につ
いて、スピンコート後のベーキング温度として４００℃
にして同様のＣ−Ｖ特性評価を行ったが変わらない結果
が得られた。
【００１０】（実施例２）次に本発明の半導体素子構造
をＳｉに適用した実施例について述べよう。まず、図３
（ａ）に断面を示すようにごく一般的な方法でｎ形Ｓｉ
ウエーハ３１表面を熱酸化して３０００オングストロー
ムのＳｉＯ2３２を形成する。次にリソグラフィ技術を
用いて図３（ｂ）に示すように窓３３を明けた。この段
階でメチル−カリックス［６］アレーンのアセチル化物
を１％濃度となるようにキシレンに溶解したものを回転
数３０００回転／分でスピンコートすることで８０オン
グストローム厚のカリックスアレーン３４を表面に塗布
し、図３（ｃ）の断面とする。この後、Ｂをイオン注入
して先に塗布したカリックスアレーン３４をキシレンに
て除去後、活性化熱処理を行って図３（ｄ）で示すよう
にｐ形領域３５を形成した。カリックスアレーン３４の
役割はイオン注入時における露出したＳｉ表面の汚染を
防ぐものであり、注入後に容易にキシレン等の有機溶剤
で除去できる性質を利用できる点で大きな利点がある。
このカリックスアレーン３４の代りにＣＶＤＳｉＯ2 な
どを用いると、この除去時にＳｉＯ2 ３２までエッチン
グしないようにあらかじめ図３（ａ）の段階でＳｉＯ2
３２の上にＳｉ3 Ｎ4 膜などを形成しておく必要がある
ことは良く知られたことである。イオン注入時の表面汚
染を防ぐ目的でカリックスアレーンを用いたこの段階で
の工数の削減は多大である。図３（ｄ）の工程の後、ア
ルミニュウム３６を蒸着し、再びリソグラフィ技術を用
いて図４（ｅ）の断面を作れば、ｐチャンネルＭＯＳＦ
ＥＴが得られることは周知の事実である。ここでは図３
（ｄ）の段階の後で熱酸化膜３２を表面より取り除き、
実施例１に示したと同様のプロセスをへて１０００オン
グストローム厚のカリックスアレーン３７をＳｉウエー
ハ表面に塗布し、この上にアルミニュウム３８を蒸着
し、再びリソグラフィ技術を用いて図４（ｆ）の断面と
なす。再び、アルミニュウム３９を蒸着し、再度リソグ
ラフィ技術を用いて図４（ｇ）の断面となすことで、Ｓ
ｉｏ2 膜３２に代ってカリックスアレーン３７をゲート
絶縁膜としたｐチャンネルＭＯＳＦＥＴ構造が完成す
る。カリックスアレーン３７を塗布しただけで作ったｐ
チャンネルＭＯＳＦＥＴでは、動作させると初期段階で
は電流ドリフトなどが生じるが、カリックスアレーン３
７を塗布後に３００℃での熱処理を行うか、図４（ｇ）
に示す完成後に３００℃での熱処理を加えることでこう
した不都合は除去できる。こうして改善されたＭＯＳＦ
ＥＴの諸特性は、ＳｉＯ2 膜をゲート絶縁膜としたＭＯ
ＳＦＥＴとほぼ同様で、カリックスアレーンがＳｉに対
してのゲート絶縁膜として機能するもので、カリックス
アレーンがＳｉに対しても良好な絶縁膜として作用する
ことが解る。
をＳｉに適用した実施例について述べよう。まず、図３
（ａ）に断面を示すようにごく一般的な方法でｎ形Ｓｉ
ウエーハ３１表面を熱酸化して３０００オングストロー
ムのＳｉＯ2３２を形成する。次にリソグラフィ技術を
用いて図３（ｂ）に示すように窓３３を明けた。この段
階でメチル−カリックス［６］アレーンのアセチル化物
を１％濃度となるようにキシレンに溶解したものを回転
数３０００回転／分でスピンコートすることで８０オン
グストローム厚のカリックスアレーン３４を表面に塗布
し、図３（ｃ）の断面とする。この後、Ｂをイオン注入
して先に塗布したカリックスアレーン３４をキシレンに
て除去後、活性化熱処理を行って図３（ｄ）で示すよう
にｐ形領域３５を形成した。カリックスアレーン３４の
役割はイオン注入時における露出したＳｉ表面の汚染を
防ぐものであり、注入後に容易にキシレン等の有機溶剤
で除去できる性質を利用できる点で大きな利点がある。
このカリックスアレーン３４の代りにＣＶＤＳｉＯ2 な
どを用いると、この除去時にＳｉＯ2 ３２までエッチン
グしないようにあらかじめ図３（ａ）の段階でＳｉＯ2
３２の上にＳｉ3 Ｎ4 膜などを形成しておく必要がある
ことは良く知られたことである。イオン注入時の表面汚
染を防ぐ目的でカリックスアレーンを用いたこの段階で
の工数の削減は多大である。図３（ｄ）の工程の後、ア
ルミニュウム３６を蒸着し、再びリソグラフィ技術を用
いて図４（ｅ）の断面を作れば、ｐチャンネルＭＯＳＦ
ＥＴが得られることは周知の事実である。ここでは図３
（ｄ）の段階の後で熱酸化膜３２を表面より取り除き、
実施例１に示したと同様のプロセスをへて１０００オン
グストローム厚のカリックスアレーン３７をＳｉウエー
ハ表面に塗布し、この上にアルミニュウム３８を蒸着
し、再びリソグラフィ技術を用いて図４（ｆ）の断面と
なす。再び、アルミニュウム３９を蒸着し、再度リソグ
ラフィ技術を用いて図４（ｇ）の断面となすことで、Ｓ
ｉｏ2 膜３２に代ってカリックスアレーン３７をゲート
絶縁膜としたｐチャンネルＭＯＳＦＥＴ構造が完成す
る。カリックスアレーン３７を塗布しただけで作ったｐ
チャンネルＭＯＳＦＥＴでは、動作させると初期段階で
は電流ドリフトなどが生じるが、カリックスアレーン３
７を塗布後に３００℃での熱処理を行うか、図４（ｇ）
に示す完成後に３００℃での熱処理を加えることでこう
した不都合は除去できる。こうして改善されたＭＯＳＦ
ＥＴの諸特性は、ＳｉＯ2 膜をゲート絶縁膜としたＭＯ
ＳＦＥＴとほぼ同様で、カリックスアレーンがＳｉに対
してのゲート絶縁膜として機能するもので、カリックス
アレーンがＳｉに対しても良好な絶縁膜として作用する
ことが解る。
【００１１】
【発明の効果】カリックスアレーンが半導体素子を構成
するＳｉＯ2 に代表される無機絶縁膜に代替可能である
ことを示した。化合物半導体に対してはＧａＡｓ ＭＩ
Ｓ Ｃ−Ｖ特性の良好なものが再現性良く得られるこ
と、ならびにＧａＡｓ ＭＥＳＦＥＴの表面安定化膜と
してスピンコートするだけで特性が大幅に安定すること
などである。さらにＳｉに対してもゲート絶縁膜として
ＳｉＯ2 を代替できる素材であることを示した。
するＳｉＯ2 に代表される無機絶縁膜に代替可能である
ことを示した。化合物半導体に対してはＧａＡｓ ＭＩ
Ｓ Ｃ−Ｖ特性の良好なものが再現性良く得られるこ
と、ならびにＧａＡｓ ＭＥＳＦＥＴの表面安定化膜と
してスピンコートするだけで特性が大幅に安定すること
などである。さらにＳｉに対してもゲート絶縁膜として
ＳｉＯ2 を代替できる素材であることを示した。
【００１２】この発明は半導体に接する絶縁膜として包
接性を持ち、熱安定性が高く、かつキシレンなどの有機
溶媒に容易に溶けることでスピンコートというきわめて
低工数で形成できるカリックスアレーンを採用すること
で得られるものである。
接性を持ち、熱安定性が高く、かつキシレンなどの有機
溶媒に容易に溶けることでスピンコートというきわめて
低工数で形成できるカリックスアレーンを採用すること
で得られるものである。
【図１】カリックスアレーンを絶縁膜としたＧａＡｓ
ＭＩＳダイオードの断面図である。
ＭＩＳダイオードの断面図である。
【図２】ＧａＡｓ ＭＥＳＦＥＴのソースとゲートおよ
びドレインとゲートの間のＧａＡｓ表面の露出部分に本
発明のカリックスアレーン膜を塗布した構造の断面図で
ある。
びドレインとゲートの間のＧａＡｓ表面の露出部分に本
発明のカリックスアレーン膜を塗布した構造の断面図で
ある。
【図３】カリックスアレーンをゲート絶縁膜としたｐチ
ャンネルＳｉ ＭＩＳＦＥＴの製造工程を示すための断
面図である。
ャンネルＳｉ ＭＩＳＦＥＴの製造工程を示すための断
面図である。
【図４】カリックスアレーンをゲート絶縁膜としたｐチ
ャンネルＳｉ ＭＩＳＦＥＴの製造工程を示すための断
面図である。
ャンネルＳｉ ＭＩＳＦＥＴの製造工程を示すための断
面図である。
１１ ＧａＡｓ基板 １２ カリックスアレーン １３ 金電極 ２１ ゲート ２２ ソース ２３ ドレイン ２５ カリックスアレーン ３１ ｎ形Ｓｉウエーハ ３３ 熱酸化ＳｉＯ2 ３４ イオン注入用カリックスアレーン ３５ ｐ形領域 ３６，３８，３９ アルミニュウム電極 ３７ カリックスアレーン
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−155342（ＪＰ，Ａ) 特開 平４−293238（ＪＰ，Ａ) 特開 平４−355913（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/31 - 21/32 H01L 21/47 - 21/4757 H01L 21/26 - 21/268 H01L 21/42 - 21/428 H01L 21/334 - 21/338 H01L 29/772 - 29/78 H01L 29/80 - 29/812
Claims (8)
- 【請求項１】半導体材料表面にカリックスアレーンから
なる膜が接した構造を有することを特徴とする半導体素
子。 - 【請求項２】カリックスアレーンからなる膜をゲート絶
縁膜として使用することを特徴とするＧａＡｓ ＭＩＳ
型電界効果トランジスタ。 - 【請求項３】ソース／ゲート間、ドレイン／ゲート間に
おいて、カリックスアレーンからなる膜とＧａＡｓが接
する構造を有することを特徴とするＧａＡｓ電界効果ト
ランジスタ。 - 【請求項４】カリックスアレーンからなる膜をゲート絶
縁膜として使用することを特徴とするシリコンＭＩＳ型
電界効果トランジスタ。 - 【請求項５】ＧａＡｓ上にカリックスアレーンからなる
膜をスピナーにより塗布する工程を有することを特徴と
する請求項２記載のＭＩＳ型電界効果トランジスタの製
造方法。 - 【請求項６】ＧａＡｓ上にカリックスアレーンからなる
膜をスピナーにより塗布する工程を有することを特徴と
する請求項３記載のＧａＡｓ電界効果トランジスタの製
造方法。 - 【請求項７】シリコン上にカリックスアレーンからなる
膜をスピナーにより塗布する工程を有することを特徴と
する請求項４記載のＭＩＳ型電界効果トランジスタの製
造方法。 - 【請求項８】シリコン上にカリックスアレーンからなる
膜を形成する工程と、前記カリックスアレーンからなる
膜を介してイオン注入を行う工程を有することを特徴と
する半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13530691A JP2844963B2 (ja) | 1991-05-13 | 1991-05-13 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13530691A JP2844963B2 (ja) | 1991-05-13 | 1991-05-13 | 半導体装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04336433A JPH04336433A (ja) | 1992-11-24 |
| JP2844963B2 true JP2844963B2 (ja) | 1999-01-13 |
Family
ID=15148638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13530691A Expired - Lifetime JP2844963B2 (ja) | 1991-05-13 | 1991-05-13 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2844963B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2312178A (en) * | 1996-04-16 | 1997-10-22 | Univ Sheffield | New calixarenes and their use in waterproofing |
| JP4507658B2 (ja) * | 2004-03-24 | 2010-07-21 | 住友ベークライト株式会社 | 環状アミノフェノール化合物、環状熱硬化性樹脂、その製造法、絶縁膜用材料、絶縁膜用コーティングワニス、及び、これらを用いた絶縁膜並びに半導体装置 |
-
1991
- 1991-05-13 JP JP13530691A patent/JP2844963B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04336433A (ja) | 1992-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3251889B2 (ja) | 中間ギャップ作業関数タングステン・ゲートの製造方法 | |
| US3475234A (en) | Method for making mis structures | |
| JPS5950567A (ja) | 電界効果トランジスタの製造方法 | |
| US6261973B1 (en) | Remote plasma nitridation to allow selectively etching of oxide | |
| US3502950A (en) | Gate structure for insulated gate field effect transistor | |
| JP2924763B2 (ja) | 半導体装置の製造方法 | |
| KR100238564B1 (ko) | 반도체 소자 제조 방법 | |
| JP3415496B2 (ja) | 半導体装置及びその製造方法 | |
| JP2844963B2 (ja) | 半導体装置とその製造方法 | |
| US7498271B1 (en) | Nitrogen based plasma process for metal gate MOS device | |
| JPH0361346B2 (ja) | ||
| JPH03270174A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US6153538A (en) | Method of making MOSFET with ultra-thin gate oxide | |
| US3706918A (en) | Silicon-silicon dioxide interface of predetermined space charge polarity | |
| JPS58220431A (ja) | 多結晶シリコン層中の開孔の端部角度を設定する方法 | |
| JPS6161544B2 (ja) | ||
| JPS60165764A (ja) | 化合物半導体装置の製造方法 | |
| JP3156246B2 (ja) | 電界効果型半導体装置並びに作製方法 | |
| JPH0196960A (ja) | 半導体装置 | |
| JPH058571B2 (ja) | ||
| JP2692428B2 (ja) | 半導体素子の製造方法 | |
| JPH05129335A (ja) | 縦型トランジスタの製造方法 | |
| KR940010561B1 (ko) | Mesfet 반도체 장치 제조방법 | |
| JPS6331097B2 (ja) | ||
| JPS6190470A (ja) | 化合物半導体装置の製造方法 |