JPH03270174A - 不揮発性半導体記憶装置の製造方法 - Google Patents

不揮発性半導体記憶装置の製造方法

Info

Publication number
JPH03270174A
JPH03270174A JP2068081A JP6808190A JPH03270174A JP H03270174 A JPH03270174 A JP H03270174A JP 2068081 A JP2068081 A JP 2068081A JP 6808190 A JP6808190 A JP 6808190A JP H03270174 A JPH03270174 A JP H03270174A
Authority
JP
Japan
Prior art keywords
region
oxide film
insulating film
forming
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2068081A
Other languages
English (en)
Other versions
JPH0770629B2 (ja
Inventor
Seiji Yamada
誠司 山田
Kiyomi Naruge
清実 成毛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2068081A priority Critical patent/JPH0770629B2/ja
Priority to KR1019910004025A priority patent/KR940004421B1/ko
Priority to US07/672,631 priority patent/US5208173A/en
Priority to EP91104329A priority patent/EP0450401B1/en
Priority to DE69123992T priority patent/DE69123992T2/de
Publication of JPH03270174A publication Critical patent/JPH03270174A/ja
Publication of JPH0770629B2 publication Critical patent/JPH0770629B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は不揮発性半導体記憶装置の製造方法に関するも
ので、特にＦＬＯＴＯＸ型ＥＥＦＲＯＭでプログラム時
にＦｏｗｌｅｒ　−Ｎｏｒｄｈｅｌｓ電流を流すための
薄い酸化膜（以下「トンネル酸化膜」という。）周りの
製造プロセスに使用されるものである。
（従来の技術） 近年、ＦＬＯＴＯＸ型Ｅ　Ｅ　Ｆ　ＲＯＭの微細化につ
れて、そのトンネル酸化膜はフィールド端にかかるよう
にして形成するのが有利となっている。
ｍ１０図はトンネル酸化膜ｌがフィールド端にかかって
いるようすを示すものである。ここで、ｌはトンネル酸
化膜、　２はフィールド酸化膜、３はフローティングゲ
ート（ｆｌｏａｔｌｎｇ　−ｇａｔｅ）、４はソース領
域、５はドレイン領域である。
また、トンネル酸化膜がフィールド端にかかる場合のト
ンネル酸化膜形成プロセスを、前記第１０図のＡ−Ａ−
線に沿う断面図である第１１図乃至第１４図を参照しな
がら説明する。
まず、ｐＪ４２Ｓｉ（シリコン）ウェーハ６の所定の領
域に例えばＢ（ボロン）をイオン注入し、チャネルスト
ップ７となる不純物領域を形成する。
また、チャネルストップ７上を含む所定の領域にフィー
ルド酸化膜２を形成し、素子領域とフィールド領域とに
分割する。また、トンネル酸化膜を形成する領域（以下
「トンネル窓」という。）を含むようにして、例えばＡ
ｓ（ヒ素）のイオン注入を行い、素子領域にｎ型層８を
形成する（第１１図参照）。次に、４００λ程度の比較
的厚い酸化膜９を素子領域上に形成する。また、レジス
ト１０を塗布後、トンネル窓上部のレジストｌＯが除去
されるように、露光を行い、かつ、バターニングを行う
（第１２図参照）。なお、トンネル窓は、素子の微細化
に有利となるようフィールド端にかかるようにして形成
される。この後、レジスト１０がついたままで、ＮＨ４
Ｆによりトンネル窓の酸化膜９をエツチングする（第１
３図参照）。次に、レジスト１Ｇを除去した後、１００
λ程度のトンネル酸化膜ｌを形成する。また、トンネル
酸化膜１上には、フローティングゲート　３となる４０
００λ程度のポリシリコン（ｐ　ｏ　１　ｙ−Ｓ　ｉ）
　１１を例えばＣＶＤ法により形成する（第１４図参照
）。
このような製造方法では、トンネル窓がフィールド端に
かかるように形成されているため、トンネル酸化膜１を
形成するためのＮＨ４Ｆによるエツチングを行うと、フ
ィールド酸化膜２の端が同時にエツチングされてしまう
。このため、フィールド領域が後退し、チャネルストッ
プ７が基板表面に出てきてしまう（第１３図参照）。こ
のため、その上にトンネル酸化膜　ｌを形成し、ＥＥＦ
ＲＯＭを形成すると、プログラムを行う（フローティン
グゲートから電子を引き抜く）ためにｎ型層８に高電圧
を印加する際、ｎ型層８内でバンド間トンネル（ｂｉｎ
ｄ　−ｔｏ　−ｂａｎｄｔｕｎｎｅ口ｎｇ　）により形
成されたホール（ｈｏｌｅ）がチャネルストップ７を通
って洩れてしまう。つまり、トンネル酸化膜　Ｉに高電
界がかかり難く、Ｆｏｗｌｅｒ　−Ｎｏｒｄｈｅｌ量電
流が流れ難くなる欠点がある。
（発明が解決しようとする課題） このように、従来の製造方法では、トンネル酸化膜を形
成する際のエツチングにより、チャネルストップが基板
表面に出てきてしまう。このため、プログラムを行うと
き、バンド間トンネルにより形成されたホールがチャネ
ルストップを通って洩れてしまい、Ｆｏｗｌｅｒ　−Ｎ
ｏｒｄｈｅ１ｍ［流が流れ難くなるという欠点があった
。
そこで、本発明は、トンネル窓がフィールド端ニカかル
ヨうなＦＬＯＴＯＸ型ＥＥＰＲＯＭであっても、プログ
ラム時にホールの洩れがなく、トンネル酸化膜に高電圧
がかかり易い構造であり、かつ、トンネル酸化膜の膜質
も非常に優れているような不揮発性半導体記憶装置の製
造方法を提供することを目的とする。
［発明の構成コ （課題を解決するための手段） 上記目的を達成するために、本発明の不揮発性半導体記
憶装置の製造方法は、まず、第１導電型の半導体基板に
素子領域とフィールド領域を形成する。また、前記素子
領域の一部に第２導電型の第１の領域を形成する。次に
、全面に第１の絶縁膜を形威した後、前記第１の領域上
の少なくとも一部に開口部を有するレジストを前記第１
の絶縁膜上に形成する。また、前記レジストをマスクと
して第２導電型の不純物をイオン注入し、第２の領域を
形成する。次に、前記レジストを付着したまま前記開口
部下の第１の絶縁膜を除去する。
次に、前記レジストを除去し、前記開口部に前記第１の
絶縁膜よりも薄い第２の絶縁膜を形威し、前記第１及び
第２の絶縁股上に導電性膜を形成している。
また、第１導電型の半導体基板に素子領域とフィールド
領域を形成した後、前記素子領域の一部に第２導電型の
第１の領域を形成する。次に、全面に第１及び第２の絶
縁膜を順次形成する。また、前記第１の領域上の少なく
とも一部に開口部を有するレジストを前記第２の絶縁膜
上に形成した後、前記開口部下の第２の絶縁膜を除去す
る。
次に、前記レジストをマスクとして第２導電型の不純物
をイオン注入し、第２の領域を形成する。
また、前記レジストを除去した後、前記イオン注入によ
り受けたダメージの回復のため熱的にアニールを行う。
さらに、前記第１の領域上の少なくとも一部に開口部を
有する第２の絶縁膜をマスクとして、前記開口部下の第
１の絶縁膜を除去し、前記開口部に前記第１の絶縁膜よ
りも薄い第３の絶縁膜を形成する。この後、前記第１乃
至第３の絶縁股上に導電性膜を形成している。
さらに、前記レジストは、その開口部が前記フィールド
領域の端にかかるようにして形成されるというものであ
る。
（作用） このような製造方法によれば、イオン注入によりダメー
ジを受けた第１の絶縁膜が除去され、新たに第２の絶縁
膜が形成されている。このため、特性の安定した第２の
絶縁膜を得ることができる。
また、第１の領域に加えて第２の領域が形成されている
ため、レジストの開口部が前記フィールド領域の端にか
かるようなものであっても、チャネルストップが基板表
面に出でてくることもない。
また、第１の絶縁膜上に第２の絶縁膜が形成されている
。即ち、レジストを除去し、前記第２の絶縁膜に耐熱性
のものを使用すればアニールが可能なプロセスとなる。
このため、イオン注入で受けた基板のダメージをこのア
ニールにより回復させることができる。よって、第３の
絶縁膜の膜質を非常に安定したものとすることが可能で
ある。
また、第１の領域に加えて第２の領域が形成されている
ため、レジストの開口部が前記フィールド領域の端にか
かるようなものであっても、第３の絶縁膜に高電圧がか
かり易い構造を実現できる。
（実施例） 以下、図面を参照しながら本発明の一実施例について詳
細に説明する。なお、この説明において、全図にわたり
共通の部分には共通の参照符号を用いることにする。
第１図乃至第４図は、本発明の第１の実施例に係わる不
揮発性半導体記憶装置の製造方法を示すものである。
まず、従来と同様のプロセスにより、ｐ型Ｓｔウェーハ
１１上にフィールド酸化膜１２及びチャネルストップ１
３を形成する。また、トンネル窓を含むようにして、素
子領域にｎ型層（第１の領域）１４を形成する。さらに
、熱酸化により、素子領域上で膜厚が４００λ程度とな
るような比較的厚い酸化膜（第１の絶縁膜）１５を形成
した後、レジスト１６を塗布し、トンネル窓上部のレジ
ストｔａが除去されるように露光及びパターニングを行
う。なお、トンネル窓は、素子の微細化に有利となるよ
うに、フィールド酸化膜１２の端にかかるようにして形
成される（第１図参照）。次に、ｎ型層１４と同じ導電
型の不純物、例えばＰ（リン〉をｎ型層１４と同程度又
はそれ以上の濃度でイオン注入し、Ｎ層（第２の領域）
１７を形成する。この時、酸化膜Ｌ５にはダメージが形
成される（第２図参照）。
この後、レジスト１６が付着したままの状態で、ＮＨ，
Ｆによりトンネル窓の酸化膜１５をエツチングする。こ
の時、フィールド酸化膜１２の端が同時にエツチングさ
れ、フィールド領域は後退するが、Ｎ層１７が形成され
ているためチャネルストップ１３が基板表面に出てくる
ことはない（第３図参照）。
次に、レジスト１６を除去した後、１００入程度のトン
ネル酸化膜（第２の絶縁膜）１８を形成する。
また、トンネル酸化膜１８上には４０００λ程度のポリ
シリコン（Ｐｏｌｙ−３ｉ）１９を例えばＣＶＤ法によ
り形成する（第４図参照）。
このような製造方法によれば、Ｎ層Ｌ７を形成するため
のイオン注入でダメージを受けた酸化膜１５が除去され
、新たにトンネル酸化膜１８が形成されている。このた
め、特性の安定したトンネル酸化膜１８を得ることが可
能である。また、Ｎ層１７が形成されているためにチャ
ネルストップ１３が基板表面に出ててくることもなく、
以下に示すような効果も得ることができる。
第５図（ａ）は、上述の製造方法により形成した不揮発
性半導体記憶装置と、従来の製造方法により形成した不
揮発性半導体記憶装置との電流電圧特性を比較して示す
ものである。なお、同図（ａ）において、実線は本発明
に係わるものであり、破線は従来に係わるものである。
また、同図（ｂ）は、電流−電圧特性を測定する際の基
本的構成であり、トンネル酸化膜（膜厚１００入）３０
上のフローティングゲート３ｔを接地し、ｎ型層３２に
印加する電圧をパラメータとしたものである。
即ち、同図（ａ）からは、同じ電圧Ｖをｎ型層３２に印
加しても、従来に係わるものは、トンネル酸化膜に効率
的に電圧が印加されていないことがわかる。これは、バ
ンド間トンネル（ｂａｎｄ−ｔｏ−ｂａｎｄ　　ｔｕｎ
ｅｌｌｎｇ）により発生したホルが、チャネルストップ
へ洩れてしまうためである。これに対し、本発明に係わ
るものは、より低電圧で大きなトンネル電流が得られ、
効率よくトンネル酸化膜に電圧が印加されいることがわ
かる。これは、本発明では、いわゆるＮ層が形成されて
いるため、ホールのチャネルストップへの洩れが抑えら
れているためであると考えられる。つまり、本発明に係
わる不揮発性半導体記憶装置では、プログラムが効率よ
く行われることを示している。
第６図乃至第９図は、本発明の第２の実施例に係わる不
揮発性半導体記憶装置の製造方法を示すものである。
まず、従来と同様のプロセスにより、ｐ型Ｓｔウェーハ
ＩＩ上にフィールド酸化膜１２及びチャネルストップ１
３を形成する。また、トンネル窓を含むようにして、素
子領域にｎ型層（第１の領域）１４を形成する。次に、
熱酸化により、素子領域で膜厚が４００Å程度となるよ
うな比較的厚い酸化膜（第１の絶縁膜）　１５を形成し
た後、この酸化膜１５上に耐熱性膜、例えばＳｉ、Ｎ４
膜（第２の絶縁膜）２０を化学蒸着法により８０入程度
形成する。
また、レジスト１６を塗布した後、トンネル窓上部のレ
ジスト１６が除去されるように露光及びバターニングを
行う。なお、トンネル窓は、素子の微細化に有利となる
ように、フィールド酸化膜１２の端にかかるようにして
形成される（第６図参照）。
次に、このレジスト１６をマスクとしてＳｉ、Ｎ。
膜２０を化学エツチングにより除去する。また、ｎ型層
１４と同じ導電型の不純物、例えばＰ（リン）をｎ型層
Ｉ４と同程度又はそれ以上の濃度でイオン注入し、Ｎ層
（第２の領域）　１７を形成する。このロム５ウェーハ
１１．酸化［１５等にはダメージが形成される（第７図
参照）。次に、レジスト１６を除去した後、イオン注入
にまりウェーハ１１、酸化膜１５等が受けたダメージを
回復させるために、窒素雰囲気中で９５０℃、３０分楳
度のアニールを行う。
この後、Ｓｔ、Ｎ４膜２０をマスクとしてＮＨ４Ｆ溶戒
でトンネル窓の酸化膜１５をエツチングする。
この時、フィールド酸化膜１２の端が同時にエツチング
され、フィールド領域は後退するが、Ｎ層１７が形成さ
れているためチャネルストップ１３が基板表面に出てて
くることはない（第８図参照）。次に、１００入程度の
トンネル酸化膜（第３の絶縁膜）１８を形成する。また
、トンネル酸化膜１８上には４０００λ程度のポリシリ
コン（Ｐｏｌｙ−８ｉ）１９を例えばＣＶＤ法により形
成する（第９図参照）。
このような製造方法によれば、酸化膜Ｉ５上にＳｉ、Ｎ
、膜を形成している。このため、アニルを行い、Ｎ層１
７形成時のイオン注入によりウェーハ１１等が受けたダ
メージを回復させることができる。また、この後に新た
にトンネル酸化膜１８を形成しているため、トンネル酸
化膜の膜質が非常に安定しており、前記第１の実施例と
比較して、信頼性のより優れた不揮発性半導体記憶装置
が提供できる。
なお、前記第１及び第２の実施例では、最初からトンネ
ル酸化膜１８がフィールド端にかかることを前提として
いるが、素子領域内でトンネル窓を開けることを前提と
し、マスクの合せズレによりトンネル窓がフィールド端
にかかる可能性を考慮して、本発明を適用することもで
き、かつ、適用した場合にはこれら実施例と同様の効果
で不良品の製造を防止することができる。
［発明の効果コ 以上、説明したように、本発明の不揮発性半導体記憶装
置の製造方法によれば、次のような効果を奏する。
イオン注入によりダメージを受けた酸化膜が除表され、
新たにトンネル酸化膜が形成されている。このため、特
性の安定したトンネル酸化膜を得ることができる。また
、ｎ型層に加えてＮ層が形成されているため、トンネル
窓がフィールド端にかかるようなものであっても、チャ
ネルストップが基板表面に出ててくることもなく、不良
品の低減を図ることができる。
また、イオン注入で受けた基板のダメージをアニールに
より回復させた後にトンネル酸化膜を形成しているため
、トンネル酸化膜のＭ質が非常に安定したものとなる。
また、ｎ型層に加えてＮ層も形成されている。よって、
トンネル窓がフィールド端にかかるようなものであって
も、プログラムを行う際にホールの洩れがなく、トンネ
ル酸化膜に高電圧がかかり易い構造となる。
【図面の簡単な説明】
第１図乃至第４図はそれぞれ本発明の第１の実施例に係
わる不揮発性半導体記憶装置の製造方法を示す断面図、
第５図は本発明の製造方法に係わる不揮発性半導体記憶
装置と従来の製造方法に係わる不揮発性半導体記憶装置
との特性を比較して示す図、第６図乃至第９図はそれぞ
れ本発明の第２の実施例に係わる不揮発性半導体記憶装
置の製造方法を示す断面図、第１０図はＦＬＯＴＯＸ型
ＥＥＰＲＯＭであってトンネル酸化膜がフィールド端に
かかるものを示す平面図、第１１図乃至第１４図はそれ
ぞれ従来の不揮発性半導体記憶装置の製造方法を示す断
面図である。 ｉｔ・・・ｐ型Ｓｔウェーハ、１２・・・フィールド酸
化膜、１３・・・チャネルストップ、１４・・・ｎ型層
、１５・・・酸化膜、１６・・・レジスト、１７・・・
Ｎ層、１８・・・トンネル酸化膜、１９・・・ポリシリ
コン、２０・・・Ｓｔ、Ｎ４膜。 第１図

Claims (3)

    【特許請求の範囲】
  1. （１）第１導電型の半導体基板に素子領域とフィールド
    領域を形成する工程と、前記素子領域の一部に第２導電
    型の第１の領域を形成する工程と、全面に第１の絶縁膜
    を形成する工程と、前記第１の領域上の少なくとも一部
    に開口部を有するレジストを前記第１の絶縁膜上に形成
    する工程と、前記レジストをマスクとして第２導電型の
    不純物をイオン注入し、第２の領域を形成する工程と、
    前記レジストを付着したまま前記開口部下の第１の絶縁
    膜を除去する工程と、前記レジストを除去し、前記開口
    部に前記第１の絶縁膜よりも薄い第２の絶縁膜を形成す
    る工程と、前記第１及び第２の絶縁膜上に導電性膜を形
    成する工程とを具備することを特徴とする不揮発性半導
    体記憶装置の製造方法。
  2. （２）第１導電型の半導体基板に素子領域とフィールド
    領域を形成する工程と、前記素子領域の一部に第２導電
    型の第１の領域を形成する工程と、全面に第１の絶縁膜
    を形成する工程と、全面に第２の絶縁膜を形成する工程
    と、前記第１の領域上の少なくとも一部に開口部を有す
    るレジストを前記第２の絶縁膜上に形成する工程と、前
    記開口部下の第２の絶縁膜を除去する工程と、前記レジ
    ストをマスクとして第２導電型の不純物をイオン注入し
    、第２の領域を形成する工程と、前記レジストを除去す
    る工程と、前記イオン注入により受けたダメージの回復
    のため熱的にアニールを行う工程と、前記第１の領域上
    の少なくとも一部に開口部を有する第２の絶縁膜をマス
    クとして、前記開口部下の第１の絶縁膜を除去する工程
    と、前記開口部に前記第１の絶縁膜よりも薄い第３の絶
    縁膜を形成する工程と、前記第１乃至第３の絶縁膜上に
    導電性膜を形成する工程とを具備することを特徴とする
    不揮発性半導体記憶装置の製造方法。
  3. （３）前記レジストは、その開口部が前記フィールド領
    域の端にかかるようにして形成されることを特徴とする
    請求項１又は２記載の不揮発性半導体記憶装置の製造方
    法。
JP2068081A 1990-03-20 1990-03-20 不揮発性半導体記憶装置の製造方法 Expired - Fee Related JPH0770629B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2068081A JPH0770629B2 (ja) 1990-03-20 1990-03-20 不揮発性半導体記憶装置の製造方法
KR1019910004025A KR940004421B1 (ko) 1990-03-20 1991-03-14 불휘발성 반도체기억장치의 제조방법
US07/672,631 US5208173A (en) 1990-03-20 1991-03-20 Method of manufacturing non-volatile semiconductor memory device
EP91104329A EP0450401B1 (en) 1990-03-20 1991-03-20 Method of manufacturing non-volatile semiconductor memory device
DE69123992T DE69123992T2 (de) 1990-03-20 1991-03-20 Verfahren zur Herstellung von nichtflüchtigen Halbleiterspeichervorrichtungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2068081A JPH0770629B2 (ja) 1990-03-20 1990-03-20 不揮発性半導体記憶装置の製造方法

Publications (2)

Publication Number Publication Date
JPH03270174A true JPH03270174A (ja) 1991-12-02
JPH0770629B2 JPH0770629B2 (ja) 1995-07-31

Family

ID=13363445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2068081A Expired - Fee Related JPH0770629B2 (ja) 1990-03-20 1990-03-20 不揮発性半導体記憶装置の製造方法

Country Status (5)

Country Link
US (1) US5208173A (ja)
EP (1) EP0450401B1 (ja)
JP (1) JPH0770629B2 (ja)
KR (1) KR940004421B1 (ja)
DE (1) DE69123992T2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5316981A (en) * 1992-10-09 1994-05-31 Advanced Micro Devices, Inc. Method for achieving a high quality thin oxide using a sacrificial oxide anneal
US5362685A (en) * 1992-10-29 1994-11-08 Advanced Micro Devices, Inc. Method for achieving a high quality thin oxide in integrated circuit devices
US5429966A (en) * 1993-07-22 1995-07-04 National Science Council Method of fabricating a textured tunnel oxide for EEPROM applications
US5498577A (en) * 1994-07-26 1996-03-12 Advanced Micro Devices, Inc. Method for fabricating thin oxides for a semiconductor technology
KR100277878B1 (ko) * 1996-11-08 2001-02-01 김영환 트랜지스터의 구조 및 제조방법
US6983374B2 (en) 2000-02-14 2006-01-03 Kabushiki Kaisha Toshiba Tamper resistant microprocessor
KR100512464B1 (ko) * 2002-12-30 2005-09-07 동부아남반도체 주식회사 이이피롬 소자 제조방법
JP5139712B2 (ja) * 2007-04-19 2013-02-06 ローム株式会社 Ｆｌｏｔｏｘ型ｅｅｐｒｏｍおよびその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL170348C (nl) * 1970-07-10 1982-10-18 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting, waarbij op een oppervlak van een halfgeleiderlichaam een tegen dotering en tegen thermische oxydatie maskerend masker wordt aangebracht, de door de vensters in het masker vrijgelaten delen van het oppervlak worden onderworpen aan een etsbehandeling voor het vormen van verdiepingen en het halfgeleiderlichaam met het masker wordt onderworpen aan een thermische oxydatiebehandeling voor het vormen van een oxydepatroon dat de verdiepingen althans ten dele opvult.
US4271487A (en) * 1979-11-13 1981-06-02 Ncr Corporation Static volatile/non-volatile ram cell
JPS5749250A (en) * 1980-09-09 1982-03-23 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPS605589B2 (ja) * 1982-08-26 1985-02-12 石原産業株式会社 ピラゾ−ル誘導体の製造方法
JPS6155965A (ja) * 1984-08-28 1986-03-20 Toshiba Corp 不揮発性半導体記憶装置の製造方法
DE3576245D1 (de) * 1984-05-17 1990-04-05 Toshiba Kawasaki Kk Verfahren zur herstellung eines nichtfluechtigen halbleiter-eeprom-elementes.
NL8501992A (nl) * 1985-07-11 1987-02-02 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
JPS6325980A (ja) * 1986-07-17 1988-02-03 Nec Corp 不揮発性半導体記憶装置及びその製造方法
JPS63116422A (ja) * 1986-11-05 1988-05-20 Mitsubishi Electric Corp イオン注入法
JPS6410644A (en) * 1987-07-02 1989-01-13 Mitsubishi Electric Corp Manufacture of semiconductor device
JPH01125987A (ja) * 1987-11-11 1989-05-18 Seiko Instr & Electron Ltd 半導体可変容量素子
JPH01194436A (ja) * 1988-01-29 1989-08-04 Nec Yamaguchi Ltd 半導体装置
US4851361A (en) * 1988-02-04 1989-07-25 Atmel Corporation Fabrication process for EEPROMS with high voltage transistors
JPH0223651A (ja) * 1988-07-12 1990-01-25 Fujitsu Ltd 半導体装置の製造方法
US5006480A (en) * 1988-08-08 1991-04-09 Hughes Aircraft Company Metal gate capacitor fabricated with a silicon gate MOS process
NL8802219A (nl) * 1988-09-09 1990-04-02 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een siliciumlichaam waarin door ionenimplantaties halfgeleidergebieden worden gevormd.
US5102827A (en) * 1989-05-31 1992-04-07 At&T Bell Laboratories Contact metallization of semiconductor integrated-circuit devices

Also Published As

Publication number Publication date
KR910017668A (ko) 1991-11-05
DE69123992T2 (de) 1997-05-28
EP0450401B1 (en) 1997-01-08
JPH0770629B2 (ja) 1995-07-31
EP0450401A3 (en) 1991-10-23
KR940004421B1 (ko) 1994-05-25
EP0450401A2 (en) 1991-10-09
US5208173A (en) 1993-05-04
DE69123992D1 (de) 1997-02-20

Similar Documents

Publication Publication Date Title
JPH08228000A (ja) 半導体素子及びその製造方法
KR20020073960A (ko) 에스.오.엔.오.에스 플래시 기억소자 및 그 형성 방법
US20210210610A1 (en) Spacer formation with straight sidewall
US6582998B2 (en) Method for fabricating nonvolatile semiconductor memory device
JP2810636B2 (ja) 半導体素子のゲート電極の形成方法
JPH03270174A (ja) 不揮発性半導体記憶装置の製造方法
JPH0272672A (ja) 半導体装置およびその製造方法
US5674767A (en) Method of manufacturing a semiconductor device having a self-aligned structure for a split gate flash memory device
US6589828B2 (en) Fabricating a thin film transistor having better punch through resistance and hot carrier effects
JP2595058B2 (ja) 不揮発性半導体記憶装置の製造方法
JP3397804B2 (ja) 不揮発性メモリの製造方法
JPH0888286A (ja) 半導体記憶装置の製造方法
KR20000001261A (ko) 이피롬 셀 형성방법
JP3378776B2 (ja) 不揮発性半導体記憶装置の製造方法
KR0142602B1 (ko) 플래쉬 이이피롬 소자의 제조방법
KR930004347B1 (ko) 불휘발성 반도체 메모리 소자의 제조방법
JP3141520B2 (ja) 不揮発性記憶素子の製造方法
KR100250686B1 (ko) 반도체 소자 제조 방법
KR940004611B1 (ko) 불휘발성 메모리 장치의 제조방법
JPH01251669A (ja) 電界効果トランジスタの製造方法
JP3329058B2 (ja) Ｍｏｓトランジスタの製造方法
JPH05251712A (ja) 不揮発性半導体記憶装置の製造方法
JPH03218075A (ja) 半導体記憶装置の製造方法
KR100232901B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR0123847B1 (ko) 매립 비트라인을 갖는 플래시 eeprom장치 제조방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees