JPH01125987A - 半導体可変容量素子 - Google Patents
半導体可変容量素子Info
- Publication number
- JPH01125987A JPH01125987A JP62284862A JP28486287A JPH01125987A JP H01125987 A JPH01125987 A JP H01125987A JP 62284862 A JP62284862 A JP 62284862A JP 28486287 A JP28486287 A JP 28486287A JP H01125987 A JPH01125987 A JP H01125987A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- capacitance
- semiconductor substrate
- capacitor
- floating electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 113
- 239000000758 substrate Substances 0.000 claims abstract description 72
- 239000003990 capacitor Substances 0.000 claims description 88
- 238000000034 method Methods 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 21
- 230000001681 protective effect Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 5
- 238000009413 insulation Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 241000208140 Acer Species 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- NBJBFKVCPBJQMR-APKOLTMOSA-N nff 1 Chemical compound C([C@H](NC(=O)[C@H](CCC(N)=O)NC(=O)[C@H](CCC(N)=O)NC(=O)[C@@H]1CCCN1C(=O)[C@H](CCCCN)NC(=O)[C@@H]1CCCN1C(=O)CC=1C2=CC=C(C=C2OC(=O)C=1)OC)C(=O)N[C@@H](CC=1C=CC=CC=1)C(=O)NCC(=O)N[C@@H](CC(C)C)C(=O)N[C@@H](CCCCNC=1C(=CC(=CC=1)[N+]([O-])=O)[N+]([O-])=O)C(=O)NCC(O)=O)C1=CC=CC=C1 NBJBFKVCPBJQMR-APKOLTMOSA-N 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/93—Variable capacitance diodes, e.g. varactors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
［産業上の利用分野］
本発明は、半導体基板表面に絶縁膜に覆われ外部から絶
縁された浮遊電極に蓄積した電荷によって容量を制置す
る半導体可変容量素子に関する。 ［発明の概要］ 本発明は浮遊電極に蓄積した電荷によって容量を制御す
る半導体可変容量素子において、前記浮遊電極と薄い絶
縁膜を介して前記半導体基板表面にもうけられ前記浮遊
電極に蓄積された電荷によって空乏層容量を生じる前記
半導体基板の表面領域と、前記浮遊電極と容量結合する
容量電極との間の電圧を一定にして、使用する回路の電
源電圧等のバイアス電圧の変動にかかわらず容量値を安
定させるとともに、前記浮遊電極に不必要に大きなバイ
アス電圧が印加されるのを防止して、容量値の経時変化
がなく信頼性の高い半導体可変容量素子を実現するもの
である。 また、前記浮遊電極と前記容量電極との間の電圧を制御
して、容量値の可変もできる半導体可変容量素子を実現
するものである。 ［従来の技術］ 従来から半導体可変容量素子は文献 Ｃｈｒｏｎｏｍｅｔｒｙ、 ｐ、９． ’８４）で知ら
れるものである。 第３図は従来の半導体可変容量素子の構造を示す断面図
である。半導体基板３１の表面に絶縁膜３２で覆われ外
部から絶縁された浮遊電極３３があり、浮遊電極３３と
薄い絶縁膜を介して基板３１の表面にＰウェル拡散領＃
！３４内のｎｆｆ１拡散領域３５からなる容量電極（陰
極）３６と、浮遊電極３３に蓄積される電荷をやりとり
する可変電極３７がある。抵抗３８．３９は浮遊電極３
３を覆う薄い絶縁膜を静電気から保護する保護抵抗であ
る。 この半導体可変容量素子では、浮遊電極３３の下の半導
体基板表面に生じる空乏層容量３０を浮遊電極３３に蓄
積した電荷で生じる浮遊電極３３の電位によって制御し
ている。浮遊電極３３と容量電極３６とは強く容量結合
しており、浮遊電極３３の電位は容量電極３６の電圧の
影響を受ける。 ［発明が解決しようとする問題点］ 従来、前記構造の半導体可変容量素子の容量電極３６を
直接外部回路に接続していたので、回路のバイアス電圧
が直接容量電極３６にがかっていた。このため、回路の
バイアス電圧の変動によって容量値が変動したり、バイ
アス電圧が高い場合、容量電極３６と浮遊電極３３とに
大きな電圧が加わり、浮遊電極３３に微少なトンネル電
流が流れて蓄積されている電荷量が変化し、徐々に容量
値も経時変化する欠点があった。 ｒ問題点解孝のための手段〕 上記問題点を解決するために、本発明は、浮遊電極に蓄
積された電荷によって空乏層容量を生じる領域と容量電
極との間に一定のバイアス電圧を印加するか、あるいは
前記空乏層容量を生じる領域と容量電極とを同電位にす
ることによって、接続する外部回路のバイアス電圧が直
接前記空乏層容量を生じる領域と容量電極との間にかか
らないようにした。
縁された浮遊電極に蓄積した電荷によって容量を制置す
る半導体可変容量素子に関する。 ［発明の概要］ 本発明は浮遊電極に蓄積した電荷によって容量を制御す
る半導体可変容量素子において、前記浮遊電極と薄い絶
縁膜を介して前記半導体基板表面にもうけられ前記浮遊
電極に蓄積された電荷によって空乏層容量を生じる前記
半導体基板の表面領域と、前記浮遊電極と容量結合する
容量電極との間の電圧を一定にして、使用する回路の電
源電圧等のバイアス電圧の変動にかかわらず容量値を安
定させるとともに、前記浮遊電極に不必要に大きなバイ
アス電圧が印加されるのを防止して、容量値の経時変化
がなく信頼性の高い半導体可変容量素子を実現するもの
である。 また、前記浮遊電極と前記容量電極との間の電圧を制御
して、容量値の可変もできる半導体可変容量素子を実現
するものである。 ［従来の技術］ 従来から半導体可変容量素子は文献 Ｃｈｒｏｎｏｍｅｔｒｙ、 ｐ、９． ’８４）で知ら
れるものである。 第３図は従来の半導体可変容量素子の構造を示す断面図
である。半導体基板３１の表面に絶縁膜３２で覆われ外
部から絶縁された浮遊電極３３があり、浮遊電極３３と
薄い絶縁膜を介して基板３１の表面にＰウェル拡散領＃
！３４内のｎｆｆ１拡散領域３５からなる容量電極（陰
極）３６と、浮遊電極３３に蓄積される電荷をやりとり
する可変電極３７がある。抵抗３８．３９は浮遊電極３
３を覆う薄い絶縁膜を静電気から保護する保護抵抗であ
る。 この半導体可変容量素子では、浮遊電極３３の下の半導
体基板表面に生じる空乏層容量３０を浮遊電極３３に蓄
積した電荷で生じる浮遊電極３３の電位によって制御し
ている。浮遊電極３３と容量電極３６とは強く容量結合
しており、浮遊電極３３の電位は容量電極３６の電圧の
影響を受ける。 ［発明が解決しようとする問題点］ 従来、前記構造の半導体可変容量素子の容量電極３６を
直接外部回路に接続していたので、回路のバイアス電圧
が直接容量電極３６にがかっていた。このため、回路の
バイアス電圧の変動によって容量値が変動したり、バイ
アス電圧が高い場合、容量電極３６と浮遊電極３３とに
大きな電圧が加わり、浮遊電極３３に微少なトンネル電
流が流れて蓄積されている電荷量が変化し、徐々に容量
値も経時変化する欠点があった。 ｒ問題点解孝のための手段〕 上記問題点を解決するために、本発明は、浮遊電極に蓄
積された電荷によって空乏層容量を生じる領域と容量電
極との間に一定のバイアス電圧を印加するか、あるいは
前記空乏層容量を生じる領域と容量電極とを同電位にす
ることによって、接続する外部回路のバイアス電圧が直
接前記空乏層容量を生じる領域と容量電極との間にかか
らないようにした。
このことにより、接続する外部回路の電圧は直流カット
容量でカットされ、浮遊電極には一定の低いバイアス電
圧が印加できるので、リーク電流が流れず、容量値の経
時変化がなく信頼性の高い半導体可変容量素子を実現で
きる。また、前記空乏層容量を生じる領域と容量電極と
の間に印加するバイアス電圧でも容量値の可変を可能に
した。 また、接続する外部回路のバイアス電圧が変動しても容
量値の安定した信頼性の高い半導体可変容量素子を実現
できる。 また、容量電極等半導体基板との間の囲接合には外部回
路の大きな逆バイアス電圧を印加することで、半導体可
変容量素子に加わる交流信号の振幅が大きくても、容量
電極等半導体基板との間のｐｎ接合は順バイアスになる
ことはなく、交流信号の振幅には依存性の少ない半導体
可変容量素子を実現できる。 る。 第１図は本発明の第１の実施例の構造を示す断面図であ
る。半導体基板１の表面に絶縁膜に覆われ外部とは絶縁
された浮遊電極３があり、前記浮遊電極３と容量結合す
る第１容量電極５が半導体基板１の表面に半導体基板１
とは逆の導電型のウェル拡散領域で形成された第２容量
電極４の表面に半導体基板１と同じ導電製の拡散領域で
形成されている。さらに、前記浮遊電極３に蓄積される
電荷をやりとりする容量可変電極７が前記半導体基板１
の表面に前記半導体基板１とは逆の導電製のウェル拡散
領域６内に前記半導体基板１と同じ導電覆の拡散領域で
形成されている。前記容量可変電極７は保護抵抗８を通
じて容量可変端子９に接続され、前記容量可変端子９と
前記半導体基板１とは保護抵抗１０で接続されている。 保護抵抗８と保護抵抗１０は浮遊電極を覆う絶縁膜を静
電破壊から守るものである。また、前記半導体基板１と
前記第１容量電極５とは交流をカットする第１交流カツ
ト抵抗１１で接続され直流的には同電位になっている。 さらに、前記第１容量電極５の上の薄い絶縁膜１２を介
して形成されたＭＯ８容量１３があり、前記ＭＯ８容量
１３は前記第２容量電極４に接続されている。前記第２
容量電極４は容量値を外部に取り出す外部端子（陽極）
になっている。前記ＭＯ８容量１３は前記第２容量電極
４に印加されるバイアス電圧をカットする直流カット容
量を構成している。 容量可変電極７は、前記浮遊電極３の蓄積電荷量を制御
するものである。容量可変端子９に正負いずれかの高電
圧を加えると前記浮遊電極３と容量可変電極７の間の極
薄い酸化膜にトンネル電流が流れ、浮遊電極３の蓄積電
荷量を変化できる。浮遊電極３の蓄積電荷量に応じて変
化する浮遊電極３の電位に依存して、前記半導体基板１
の表面の空乏層容量１５も変化する。この結果、半導体
基板１（陰極）と第１容量電極５との間の容量値は浮遊
電極３の蓄積電荷量を変化させることで任意に可変でき
る。したがって、半導体可変容量素子の容量値（第１容
量電極５と直流カット容量で接続された第２容量電極４
（陽極）と半導体基板１（陰極）との間の容量値）も浮
遊電極３の蓄積電荷量を変化させることで任意に可変で
きる。また、浮遊電極３は絶縁性に侵れた絶縁膜（例え
ば酸化膜）で覆われているため、蓄積されている電荷は
容量可変端子９に可変電圧パルスを加えないかぎり経時
変化しない。したがって、いったん設定された第１の実
施例の半導体可変容量素子の容量値も容量可変端子９に
可変電圧パルスを加えないかぎり経時変化しない。 この第１の実施例では、第１容量′ＩＬ極５が第１交流
カツト抵抗１１によって半導体基板１と同電位に保たれ
ているため、第２容量電極４（陽極）に加えた直流バイ
アス電圧は第１容量電極５と第２容量電極４との間の接
合容量とＭＯ８容量１３とからなる直流カット容量に加
わるだけで、第１容量電極５と第２容量電極４とは同電
位になっているので、前記直流バイアス電圧は浮遊ｔＷ
ａの電位に影響をあたえない。したがって、直流バイア
ス電圧が変動してもいったん設定された第１の実施例の
半導体可変容量素子の容量値は容量可変端子９に可変電
圧パルスを加えないかぎり変動しない。 容量可変端子９に可変電圧パルスを加え浮遊電極３の蓄
積電荷量を変化させることで、第１の実施例の半導体可
変容量素子の容量値を任意に可変できるとともに、第１
の実施例では第２交流カツト抵抗１６を通じてバイアス
端子１７をもうけることで、前記バイアス端子１７に加
えるバイアス電圧で浮遊電極３の電位を制御して第１の
実施例の半導体可変容量素子の容量値を制御することも
可能である。 前記バイアス端子１７にバイアス電圧を加える場合には
第１交流カツト抵抗１１はなくともよい。 第２図は本発明の第１の実施例の等価回路を示す回路図
である。第２容量電極４と第１容量電極５との間の容量
が０３、第１容量電極５と浮遊電極３との間の容量が０
２、浮遊電極３と半導体基板１との間の薄い絶縁膜の容
量が０１、Ｃ１の下の半導体基板１の表面に浮遊電極３
に蓄積された電荷量で変化する空乏層容量が１５である
。第１容量電極５と第２容量電極４とのダイオードがＤ
ｌで、第２容量電極４と半導体基板１とのダイオードが
Ｄ２である。さらに、浮遊電極３と容量可変電極７との
間のトンネル電流が流れる薄い酸化膜の領域の容量が０
４で、容量可変電極７をエミッタとじウェル拡散領域６
をベースとし半導体基板１をコレクタとするバイポーラ
トランジスタがＴ１で、Ｔ１のベース（前記ウェル拡散
領域６）はフローティングになっている。容量可変電極
７には保護抵抗１０が接続され容量可変端子９となり、
容量可変端子９と半導体基板１との間に保護抵抗８が接
続されている。また、第１容量電極５と半導体基板１と
の間に交流カット抵抗１１が接続され、第１容量電極５
から第２交流カツト抵抗１６を通じてバイアス端子１７
に接続されている。 第２図の等価回路でも明らかなように第１の実施例の半
導体可変容量素子に印加される電圧（第２容量電極４（
陽極）と半導体基板１（陰極）との間に印加される電圧
）は容量Ｃ３およびダイオードＤ１、Ｄ２に加わり、第
１容量電極５と第２容量電極４は交流カット抵抗１１で
接続され同電位となっているか、または、バイアス端子
１７に加えたバイアス電圧で一定になっているため、浮
遊電極３には影響を与えない。 第４図は本発明の第２の実施例の構造を示す断面図であ
る。半導体基板４１の表面に絶縁膜２に覆われ外部とは
絶縁された浮遊電極４３があり、前記浮遊電極招と容量
結合する第１容量電極４５が半導体基板４１の表面に半
導体基板４１とは逆の導電型のウェル拡散領域で形成さ
れ、前記第１容量電極４５は前記浮遊電極招に蓄積され
た電荷によって空乏層容量を生じないように表面の不純
物濃度を濃くしている。また、前記浮遊電極４３と薄い
絶縁膜を介して前記半導体基板４１の表面にもうけられ
、前記浮遊電極４３に蓄積された電荷によって空乏層容
量５５を生じる半導体基板４１とは逆の導電型のウェル
拡散領域で形成された第２容量電極易がある。さらに、
前記浮遊電極４３に蓄積される電荷をやりとりする容量
可変電極４７が前記半導体基板４１の表面に前記半導体
基板４１とは逆の導電型のウェル拡散領域４６内の前記
半導体基板４１と同じ導電型の拡散領域で形成されてい
る。前記容量可変電極４７は保護抵抗４８を通じて容量
可変端子４９に接続され、前記容量可変端子４９と前記
第１容量電極４５とは保護抵抗５０で接続されている。 保護抵抗４８と保護抵抗５ｏは浮遊電極を覆う絶縁膜を
静電破壊がら守るものである。また、前記第２容量電極
易と前記第１容量電極４５とは交流をカットする交流カ
ット抵抗５１で接続され直流的には同電位になっている
。さらに、前記半導体基板４１の表面上の薄い絶縁膜５
２を介して形成されたＭＯ８容量５３があり、前記ＭＯ
８Ｏ８容量前記第２容量電極易に接続されている。前記
半導体基板４１は容量値を外部に取り出す陽極となって
いる。前記ＭＯ８容量５３は直流カット容量を構成して
おり、前記第１容量電極４５と半導体基板４１とにバイ
アス電圧が印加されても、前記第１容量電極４５と第２
容量電極材とは同電位に保たれる。 第１の実施例と同様に、容量可変電極４７は、前記浮遊
電極４３の蓄積電荷量を制御するものである。 容量可変端子４９に正負いずれかの高電圧を加えると前
記浮遊電極４３と容量可変電極４７の間の極薄い酸化膜
にトンネル電流が流れ、浮遊電極４３の蓄積電荷量を変
化できる。浮遊電極招の蓄積電荷量に応じて変化する浮
遊電極４３の電位に依存して、前記第２容量電極必のウ
ェル拡散領域表面の空乏層容量５５も変化する。この結
果、第２の実施例の半導体半導体可変容量素子の容量値
（半導体基板４１（陽極）と第１容量電極４５（陰極）
との間の容量値）は浮遊電極４３の蓄積電荷量を変化さ
せることで任意に可変できる。また、浮遊電極４３は絶
縁性に優れた絶縁膜４２（例えば酸化膜）で覆われてい
るため、蓄積されている電荷は、容量可変端子４９に可
変電圧パルスを加えないかぎり経時変化しない。したが
って、いったん設定された前記第２の実施例の半導体半
導体可変容量素子の容量値も容量可変端子４９に可変電
圧パルスを加えなレジかぎり経時変化しない。 この第２の実施例でも第２容量電極具が交流カット抵抗
５１によって第１容量電極４５と同電位に保たれている
ため、半導体基板４１（陽極）に加えた直流バイアス電
圧は浮遊電極４３の電位に影響をあたえない。したがっ
て、直流バイアス電圧が変動してもいったん設定された
第２の実施例の半導体半導体可変容量素子の容量値は容
量可変端子４９に可変電圧パルスを加えないかぎり変動
しない。 容量可変端子４９に可変電圧パルスを加え浮遊電極４３
の蓄積電荷量を変化させることで第２の実施例の半導体
半導体可変容量素子の容量値を任意に可変できるととも
に、第２交流カツト抵抗５６を通じてバイアス端子５７
をもうけることで、前記バイアス端子５７に加えるバイ
アス電圧で浮遊電極４３の電位を制御して第２の実施例
の半導体半導体可変容量素子の容量値を制御することも
可能である。前記バイアス端子５７にバイアス電圧を加
える場合には第１交流カツト抵抗５１はなくともよい。 第５図は本発明の第２の実施例の等価回路を示す回路図
である。第１容量電極４５と浮遊電極４３との間の容量
がＣ１ｌ、浮遊電極４３と第２容量電極４４との間の薄
いＭ縁膜の容量が０１２、第２容量電極楓と半導体基板
４１との間の容量が０１３である。第２容量電極楓のウ
ェル拡散領域表面の浮遊電極４３に蓄積された電荷量で
変化する空乏層容量５５がある。第２容量電極必と半導
体基板４１との間のダイオードがＤｌｌで容量Ｃ１３と
並列に接続されている。第１容量電極４５と半導体基板
４１との間のダイオードがＤ１２である。さらに、浮遊
電極４３と容量可変電極４７との間のトンネル電流が流
れる薄い酸化膜の領域の容量がＣ１４で、容量可変電極
４７をエミッタとしウェル拡散領域４６をベースとし半
導体基板４１をコレクタとするバイポーラトランジスタ
がＴｌｌである。前記トランジスタのベース（ウェル拡
散領地６）はフローティングになっている。容量可変電
極４７には保護抵抗５０が接続され容量可変端子４９と
なり、容量可変端子４９と半導体基板４１との間に保護
抵抗４８が接続されている。また、浮遊電極４３と第２
容量電極易との間に交流カット抵抗５１が接続され、第
１容量電極４５から第２の交流カット抵抗５６を通じて
バイアス端子５７に接続されている。 第５図の等価回路でも明らかなように第１容量電極４５
と半導体基板４１に印加される直流バイアス電圧は容量
Ｃ１３およびダイオードＤｌｌ、Ｄ１２に加わり、第１
容量電極４５と第２容量電極必は交流カット抵抗５１で
接続され同電位となっているか、または、バイアス端子
５７に加えたバイアス電圧で一定になっているため、浮
遊電極４３には影響を与えない。 第６図は本発明の第３の実施例の構造を示す断面図であ
る。半導体基板６１の表面に絶縁膜６２に覆われ外部と
は絶縁された浮遊電極６３があり、前記浮遊電極部と容
量結合する第１容量電極６５が半導体基板６１の表面に
半導体基板６１とは逆の導電型のウェル拡散領域で形成
され、前記第１容量電極６５のウェル拡散領域は前記浮
遊電極６３に蓄積された電荷によって表面１：空乏層容
量を生じないように表面の不純物濃度を濃くしている。 前記浮遊電極６３と薄い絶縁膜を介して前記半導体基板
６１の表面にもうけられ、前記浮遊電極６３に蓄積され
た電荷によって空乏層容量７５を生じる半導体基板６１
とは逆の導を盟のウェル拡散領域で形成された第２容量
電極６４がある。さらに、前記浮遊電ｆ！６３に蓄積さ
れる電荷をやりとりする容量可変電極６７が前記半導体
基板６１の表面に前記半導体基板６１とは逆の導電型の
ウェル拡散領域７７内の前記半導体基板６１と同じ導電
型の拡散領域で形成されている。前記容量可変電極６７
は保護抵抗６８を通じて容量可変端子６９に接続され、
前記容量可変端子６９と前記第１容量電極６５とは保護
抵抗７０で接続されている。保護抵抗６８と保護抵抗７
Ｇは浮遊電極を覆う絶縁膜を静電破壊から守るものであ
る。また、前記第２容量電極鈎と前記第１容量電極６５
とは交流をカットする交流カット抵抗７１で接続され直
流的には同電位になっている。さらに、前記半導体基板
６１の表面上の薄い絶縁膜７２を介して形成されたＭＯ
８容量７３があり、前記ＭＯ８容量７３は前記第１容量
電極６５に接続されている。前記半導体基板６１は容量
値を外部に取り出す陽極となっている。前記ＭＯ８容量
７３は直流カット容量を構成しており、前記第２容量電
極６４と前記半導体基板６１とに印加されるバイアス電
圧は前記第１容量電極６５と第２容量電極６４との間に
は加わらな戸。 第２の実施例と同様に、容量可変電極６７は、前記浮遊
電極６３の蓄積電荷量を制置するものである。 容量可変端子６９に正負いずれかの高電圧を加えると前
記浮遊電極６３と容量可変電極６７の間の極薄い酸化膜
にトンネル電流が流れ、浮遊電極６３の蓄積電荷量を変
化もきる。浮遊電極６３の蓄積電荷量に応じて変化する
浮遊電極６３の電位に依存して、前記第２容量電極６４
のウェル拡散領域表面の空乏層容量７５も変化する。こ
の結果、第３９実施例の半導体可変容量素子の容量値（
半導体基板６１（陽極）と第２容量電極６４（陰極）と
の間の容量値）は浮遊電極部の蓄積電荷量を変化させる
ことで任意に可変できる。また、浮遊電極鑓は絶縁性に
優れた絶縁膜６２（例えば酸化膜）で覆われているため
、蓄積されている電荷は、容量可変端子６９に可変電圧
パルスを加えないかぎり経時変化しない。したがって、
いったん設定された第３の実施例の半導体可変容量素子
の容量値も容量可変端子６９に可変電圧パルスを加えな
いかぎり経時変化しない。 この第３の実施例でも第１容量を極６５が交流カット抵
抗５１によって第２容量電極６４と同電位に保たれてい
るため、半導体基板６１（陽極）と第２容量電極６４（
陰極）との間に加えた直流バイアス電圧は浮遊ＩＥ極的
の電位に影響をあたえない。したがって、前記直流バイ
アス電圧が変動してもいったん設定された第３の実施例
の半導体可変容量素子の容量値は容量可変端子６９に可
変電圧パルスを加えないかぎり変動しない。 容量可変端子６９に可変電圧パルスを加え浮遊電極臼の
蓄積電荷量を変化させることで第３の実施例の半導体可
変容量素子の容量値を任意に可変できるとともに、第２
交流カツト抵抗７６を通じてバイアス端子７７をもうけ
ることで、前記バイアス端子７７に加えるバイアス電圧
で浮遊電極６３の電位を制御して第３の実施例の半導体
可変容量素子の容量値を制御することも可能である。前
記バイアス端子７７にバイアス電圧を加える場合には第
１交流カツト抵抗７１はなくともよい。 ［発明の効果］ 以上の説明で明らかなように、本発明は、浮遊電極に蓄
積された電荷によって空乏層容量を生じる半導体基板の
表面領域と浮遊電極と容量結合する容量電極との間の電
圧を一定にする直流カット容量と交流カット抵抗をもう
けることにより、接続する外部回路の電圧は直流カット
容量でカットされ、浮遊電極には一定の低いバイアス電
圧が印加できるので、リーク電流が流れず、容量値の経
時変化がなく信頼性の高い半導体可変容量素子を実現で
きる。また、前記空乏層容量を生じる領域と容量電極と
の間に印加するバイアス電圧でも容量値の可変を可能に
した。また、接続する外部回路のバイアス電圧が変動し
ても容量値の安定した信頼性の高い半導体可変容量素子
を実現できる。 また、容量電極等半導体基板との間のＰＮ接合には外部
回路の大きな逆バイアス電圧を印加することで、半導体
可変容量素子に加わる交流信号の振幅が大きくても、容
量電極等半導体基板との間のｐｎ！合は順バイアスにな
ることはなく、交流信号の振幅には依存性の少ない半導
体可変容量素子を実現できる。
容量でカットされ、浮遊電極には一定の低いバイアス電
圧が印加できるので、リーク電流が流れず、容量値の経
時変化がなく信頼性の高い半導体可変容量素子を実現で
きる。また、前記空乏層容量を生じる領域と容量電極と
の間に印加するバイアス電圧でも容量値の可変を可能に
した。 また、接続する外部回路のバイアス電圧が変動しても容
量値の安定した信頼性の高い半導体可変容量素子を実現
できる。 また、容量電極等半導体基板との間の囲接合には外部回
路の大きな逆バイアス電圧を印加することで、半導体可
変容量素子に加わる交流信号の振幅が大きくても、容量
電極等半導体基板との間のｐｎ接合は順バイアスになる
ことはなく、交流信号の振幅には依存性の少ない半導体
可変容量素子を実現できる。 る。 第１図は本発明の第１の実施例の構造を示す断面図であ
る。半導体基板１の表面に絶縁膜に覆われ外部とは絶縁
された浮遊電極３があり、前記浮遊電極３と容量結合す
る第１容量電極５が半導体基板１の表面に半導体基板１
とは逆の導電型のウェル拡散領域で形成された第２容量
電極４の表面に半導体基板１と同じ導電製の拡散領域で
形成されている。さらに、前記浮遊電極３に蓄積される
電荷をやりとりする容量可変電極７が前記半導体基板１
の表面に前記半導体基板１とは逆の導電製のウェル拡散
領域６内に前記半導体基板１と同じ導電覆の拡散領域で
形成されている。前記容量可変電極７は保護抵抗８を通
じて容量可変端子９に接続され、前記容量可変端子９と
前記半導体基板１とは保護抵抗１０で接続されている。 保護抵抗８と保護抵抗１０は浮遊電極を覆う絶縁膜を静
電破壊から守るものである。また、前記半導体基板１と
前記第１容量電極５とは交流をカットする第１交流カツ
ト抵抗１１で接続され直流的には同電位になっている。 さらに、前記第１容量電極５の上の薄い絶縁膜１２を介
して形成されたＭＯ８容量１３があり、前記ＭＯ８容量
１３は前記第２容量電極４に接続されている。前記第２
容量電極４は容量値を外部に取り出す外部端子（陽極）
になっている。前記ＭＯ８容量１３は前記第２容量電極
４に印加されるバイアス電圧をカットする直流カット容
量を構成している。 容量可変電極７は、前記浮遊電極３の蓄積電荷量を制御
するものである。容量可変端子９に正負いずれかの高電
圧を加えると前記浮遊電極３と容量可変電極７の間の極
薄い酸化膜にトンネル電流が流れ、浮遊電極３の蓄積電
荷量を変化できる。浮遊電極３の蓄積電荷量に応じて変
化する浮遊電極３の電位に依存して、前記半導体基板１
の表面の空乏層容量１５も変化する。この結果、半導体
基板１（陰極）と第１容量電極５との間の容量値は浮遊
電極３の蓄積電荷量を変化させることで任意に可変でき
る。したがって、半導体可変容量素子の容量値（第１容
量電極５と直流カット容量で接続された第２容量電極４
（陽極）と半導体基板１（陰極）との間の容量値）も浮
遊電極３の蓄積電荷量を変化させることで任意に可変で
きる。また、浮遊電極３は絶縁性に侵れた絶縁膜（例え
ば酸化膜）で覆われているため、蓄積されている電荷は
容量可変端子９に可変電圧パルスを加えないかぎり経時
変化しない。したがって、いったん設定された第１の実
施例の半導体可変容量素子の容量値も容量可変端子９に
可変電圧パルスを加えないかぎり経時変化しない。 この第１の実施例では、第１容量′ＩＬ極５が第１交流
カツト抵抗１１によって半導体基板１と同電位に保たれ
ているため、第２容量電極４（陽極）に加えた直流バイ
アス電圧は第１容量電極５と第２容量電極４との間の接
合容量とＭＯ８容量１３とからなる直流カット容量に加
わるだけで、第１容量電極５と第２容量電極４とは同電
位になっているので、前記直流バイアス電圧は浮遊ｔＷ
ａの電位に影響をあたえない。したがって、直流バイア
ス電圧が変動してもいったん設定された第１の実施例の
半導体可変容量素子の容量値は容量可変端子９に可変電
圧パルスを加えないかぎり変動しない。 容量可変端子９に可変電圧パルスを加え浮遊電極３の蓄
積電荷量を変化させることで、第１の実施例の半導体可
変容量素子の容量値を任意に可変できるとともに、第１
の実施例では第２交流カツト抵抗１６を通じてバイアス
端子１７をもうけることで、前記バイアス端子１７に加
えるバイアス電圧で浮遊電極３の電位を制御して第１の
実施例の半導体可変容量素子の容量値を制御することも
可能である。 前記バイアス端子１７にバイアス電圧を加える場合には
第１交流カツト抵抗１１はなくともよい。 第２図は本発明の第１の実施例の等価回路を示す回路図
である。第２容量電極４と第１容量電極５との間の容量
が０３、第１容量電極５と浮遊電極３との間の容量が０
２、浮遊電極３と半導体基板１との間の薄い絶縁膜の容
量が０１、Ｃ１の下の半導体基板１の表面に浮遊電極３
に蓄積された電荷量で変化する空乏層容量が１５である
。第１容量電極５と第２容量電極４とのダイオードがＤ
ｌで、第２容量電極４と半導体基板１とのダイオードが
Ｄ２である。さらに、浮遊電極３と容量可変電極７との
間のトンネル電流が流れる薄い酸化膜の領域の容量が０
４で、容量可変電極７をエミッタとじウェル拡散領域６
をベースとし半導体基板１をコレクタとするバイポーラ
トランジスタがＴ１で、Ｔ１のベース（前記ウェル拡散
領域６）はフローティングになっている。容量可変電極
７には保護抵抗１０が接続され容量可変端子９となり、
容量可変端子９と半導体基板１との間に保護抵抗８が接
続されている。また、第１容量電極５と半導体基板１と
の間に交流カット抵抗１１が接続され、第１容量電極５
から第２交流カツト抵抗１６を通じてバイアス端子１７
に接続されている。 第２図の等価回路でも明らかなように第１の実施例の半
導体可変容量素子に印加される電圧（第２容量電極４（
陽極）と半導体基板１（陰極）との間に印加される電圧
）は容量Ｃ３およびダイオードＤ１、Ｄ２に加わり、第
１容量電極５と第２容量電極４は交流カット抵抗１１で
接続され同電位となっているか、または、バイアス端子
１７に加えたバイアス電圧で一定になっているため、浮
遊電極３には影響を与えない。 第４図は本発明の第２の実施例の構造を示す断面図であ
る。半導体基板４１の表面に絶縁膜２に覆われ外部とは
絶縁された浮遊電極４３があり、前記浮遊電極招と容量
結合する第１容量電極４５が半導体基板４１の表面に半
導体基板４１とは逆の導電型のウェル拡散領域で形成さ
れ、前記第１容量電極４５は前記浮遊電極招に蓄積され
た電荷によって空乏層容量を生じないように表面の不純
物濃度を濃くしている。また、前記浮遊電極４３と薄い
絶縁膜を介して前記半導体基板４１の表面にもうけられ
、前記浮遊電極４３に蓄積された電荷によって空乏層容
量５５を生じる半導体基板４１とは逆の導電型のウェル
拡散領域で形成された第２容量電極易がある。さらに、
前記浮遊電極４３に蓄積される電荷をやりとりする容量
可変電極４７が前記半導体基板４１の表面に前記半導体
基板４１とは逆の導電型のウェル拡散領域４６内の前記
半導体基板４１と同じ導電型の拡散領域で形成されてい
る。前記容量可変電極４７は保護抵抗４８を通じて容量
可変端子４９に接続され、前記容量可変端子４９と前記
第１容量電極４５とは保護抵抗５０で接続されている。 保護抵抗４８と保護抵抗５ｏは浮遊電極を覆う絶縁膜を
静電破壊がら守るものである。また、前記第２容量電極
易と前記第１容量電極４５とは交流をカットする交流カ
ット抵抗５１で接続され直流的には同電位になっている
。さらに、前記半導体基板４１の表面上の薄い絶縁膜５
２を介して形成されたＭＯ８容量５３があり、前記ＭＯ
８Ｏ８容量前記第２容量電極易に接続されている。前記
半導体基板４１は容量値を外部に取り出す陽極となって
いる。前記ＭＯ８容量５３は直流カット容量を構成して
おり、前記第１容量電極４５と半導体基板４１とにバイ
アス電圧が印加されても、前記第１容量電極４５と第２
容量電極材とは同電位に保たれる。 第１の実施例と同様に、容量可変電極４７は、前記浮遊
電極４３の蓄積電荷量を制御するものである。 容量可変端子４９に正負いずれかの高電圧を加えると前
記浮遊電極４３と容量可変電極４７の間の極薄い酸化膜
にトンネル電流が流れ、浮遊電極４３の蓄積電荷量を変
化できる。浮遊電極招の蓄積電荷量に応じて変化する浮
遊電極４３の電位に依存して、前記第２容量電極必のウ
ェル拡散領域表面の空乏層容量５５も変化する。この結
果、第２の実施例の半導体半導体可変容量素子の容量値
（半導体基板４１（陽極）と第１容量電極４５（陰極）
との間の容量値）は浮遊電極４３の蓄積電荷量を変化さ
せることで任意に可変できる。また、浮遊電極４３は絶
縁性に優れた絶縁膜４２（例えば酸化膜）で覆われてい
るため、蓄積されている電荷は、容量可変端子４９に可
変電圧パルスを加えないかぎり経時変化しない。したが
って、いったん設定された前記第２の実施例の半導体半
導体可変容量素子の容量値も容量可変端子４９に可変電
圧パルスを加えなレジかぎり経時変化しない。 この第２の実施例でも第２容量電極具が交流カット抵抗
５１によって第１容量電極４５と同電位に保たれている
ため、半導体基板４１（陽極）に加えた直流バイアス電
圧は浮遊電極４３の電位に影響をあたえない。したがっ
て、直流バイアス電圧が変動してもいったん設定された
第２の実施例の半導体半導体可変容量素子の容量値は容
量可変端子４９に可変電圧パルスを加えないかぎり変動
しない。 容量可変端子４９に可変電圧パルスを加え浮遊電極４３
の蓄積電荷量を変化させることで第２の実施例の半導体
半導体可変容量素子の容量値を任意に可変できるととも
に、第２交流カツト抵抗５６を通じてバイアス端子５７
をもうけることで、前記バイアス端子５７に加えるバイ
アス電圧で浮遊電極４３の電位を制御して第２の実施例
の半導体半導体可変容量素子の容量値を制御することも
可能である。前記バイアス端子５７にバイアス電圧を加
える場合には第１交流カツト抵抗５１はなくともよい。 第５図は本発明の第２の実施例の等価回路を示す回路図
である。第１容量電極４５と浮遊電極４３との間の容量
がＣ１ｌ、浮遊電極４３と第２容量電極４４との間の薄
いＭ縁膜の容量が０１２、第２容量電極楓と半導体基板
４１との間の容量が０１３である。第２容量電極楓のウ
ェル拡散領域表面の浮遊電極４３に蓄積された電荷量で
変化する空乏層容量５５がある。第２容量電極必と半導
体基板４１との間のダイオードがＤｌｌで容量Ｃ１３と
並列に接続されている。第１容量電極４５と半導体基板
４１との間のダイオードがＤ１２である。さらに、浮遊
電極４３と容量可変電極４７との間のトンネル電流が流
れる薄い酸化膜の領域の容量がＣ１４で、容量可変電極
４７をエミッタとしウェル拡散領域４６をベースとし半
導体基板４１をコレクタとするバイポーラトランジスタ
がＴｌｌである。前記トランジスタのベース（ウェル拡
散領地６）はフローティングになっている。容量可変電
極４７には保護抵抗５０が接続され容量可変端子４９と
なり、容量可変端子４９と半導体基板４１との間に保護
抵抗４８が接続されている。また、浮遊電極４３と第２
容量電極易との間に交流カット抵抗５１が接続され、第
１容量電極４５から第２の交流カット抵抗５６を通じて
バイアス端子５７に接続されている。 第５図の等価回路でも明らかなように第１容量電極４５
と半導体基板４１に印加される直流バイアス電圧は容量
Ｃ１３およびダイオードＤｌｌ、Ｄ１２に加わり、第１
容量電極４５と第２容量電極必は交流カット抵抗５１で
接続され同電位となっているか、または、バイアス端子
５７に加えたバイアス電圧で一定になっているため、浮
遊電極４３には影響を与えない。 第６図は本発明の第３の実施例の構造を示す断面図であ
る。半導体基板６１の表面に絶縁膜６２に覆われ外部と
は絶縁された浮遊電極６３があり、前記浮遊電極部と容
量結合する第１容量電極６５が半導体基板６１の表面に
半導体基板６１とは逆の導電型のウェル拡散領域で形成
され、前記第１容量電極６５のウェル拡散領域は前記浮
遊電極６３に蓄積された電荷によって表面１：空乏層容
量を生じないように表面の不純物濃度を濃くしている。 前記浮遊電極６３と薄い絶縁膜を介して前記半導体基板
６１の表面にもうけられ、前記浮遊電極６３に蓄積され
た電荷によって空乏層容量７５を生じる半導体基板６１
とは逆の導を盟のウェル拡散領域で形成された第２容量
電極６４がある。さらに、前記浮遊電ｆ！６３に蓄積さ
れる電荷をやりとりする容量可変電極６７が前記半導体
基板６１の表面に前記半導体基板６１とは逆の導電型の
ウェル拡散領域７７内の前記半導体基板６１と同じ導電
型の拡散領域で形成されている。前記容量可変電極６７
は保護抵抗６８を通じて容量可変端子６９に接続され、
前記容量可変端子６９と前記第１容量電極６５とは保護
抵抗７０で接続されている。保護抵抗６８と保護抵抗７
Ｇは浮遊電極を覆う絶縁膜を静電破壊から守るものであ
る。また、前記第２容量電極鈎と前記第１容量電極６５
とは交流をカットする交流カット抵抗７１で接続され直
流的には同電位になっている。さらに、前記半導体基板
６１の表面上の薄い絶縁膜７２を介して形成されたＭＯ
８容量７３があり、前記ＭＯ８容量７３は前記第１容量
電極６５に接続されている。前記半導体基板６１は容量
値を外部に取り出す陽極となっている。前記ＭＯ８容量
７３は直流カット容量を構成しており、前記第２容量電
極６４と前記半導体基板６１とに印加されるバイアス電
圧は前記第１容量電極６５と第２容量電極６４との間に
は加わらな戸。 第２の実施例と同様に、容量可変電極６７は、前記浮遊
電極６３の蓄積電荷量を制置するものである。 容量可変端子６９に正負いずれかの高電圧を加えると前
記浮遊電極６３と容量可変電極６７の間の極薄い酸化膜
にトンネル電流が流れ、浮遊電極６３の蓄積電荷量を変
化もきる。浮遊電極６３の蓄積電荷量に応じて変化する
浮遊電極６３の電位に依存して、前記第２容量電極６４
のウェル拡散領域表面の空乏層容量７５も変化する。こ
の結果、第３９実施例の半導体可変容量素子の容量値（
半導体基板６１（陽極）と第２容量電極６４（陰極）と
の間の容量値）は浮遊電極部の蓄積電荷量を変化させる
ことで任意に可変できる。また、浮遊電極鑓は絶縁性に
優れた絶縁膜６２（例えば酸化膜）で覆われているため
、蓄積されている電荷は、容量可変端子６９に可変電圧
パルスを加えないかぎり経時変化しない。したがって、
いったん設定された第３の実施例の半導体可変容量素子
の容量値も容量可変端子６９に可変電圧パルスを加えな
いかぎり経時変化しない。 この第３の実施例でも第１容量を極６５が交流カット抵
抗５１によって第２容量電極６４と同電位に保たれてい
るため、半導体基板６１（陽極）と第２容量電極６４（
陰極）との間に加えた直流バイアス電圧は浮遊ＩＥ極的
の電位に影響をあたえない。したがって、前記直流バイ
アス電圧が変動してもいったん設定された第３の実施例
の半導体可変容量素子の容量値は容量可変端子６９に可
変電圧パルスを加えないかぎり変動しない。 容量可変端子６９に可変電圧パルスを加え浮遊電極臼の
蓄積電荷量を変化させることで第３の実施例の半導体可
変容量素子の容量値を任意に可変できるとともに、第２
交流カツト抵抗７６を通じてバイアス端子７７をもうけ
ることで、前記バイアス端子７７に加えるバイアス電圧
で浮遊電極６３の電位を制御して第３の実施例の半導体
可変容量素子の容量値を制御することも可能である。前
記バイアス端子７７にバイアス電圧を加える場合には第
１交流カツト抵抗７１はなくともよい。 ［発明の効果］ 以上の説明で明らかなように、本発明は、浮遊電極に蓄
積された電荷によって空乏層容量を生じる半導体基板の
表面領域と浮遊電極と容量結合する容量電極との間の電
圧を一定にする直流カット容量と交流カット抵抗をもう
けることにより、接続する外部回路の電圧は直流カット
容量でカットされ、浮遊電極には一定の低いバイアス電
圧が印加できるので、リーク電流が流れず、容量値の経
時変化がなく信頼性の高い半導体可変容量素子を実現で
きる。また、前記空乏層容量を生じる領域と容量電極と
の間に印加するバイアス電圧でも容量値の可変を可能に
した。また、接続する外部回路のバイアス電圧が変動し
ても容量値の安定した信頼性の高い半導体可変容量素子
を実現できる。 また、容量電極等半導体基板との間のＰＮ接合には外部
回路の大きな逆バイアス電圧を印加することで、半導体
可変容量素子に加わる交流信号の振幅が大きくても、容
量電極等半導体基板との間のｐｎ！合は順バイアスにな
ることはなく、交流信号の振幅には依存性の少ない半導
体可変容量素子を実現できる。
第１図は、本発明の第１の実施例の半導体可変容量素子
の断面図で、第２図は第１の実施例の半導体可変容量素
子の等価回路図で、第３図は従来の半導体可変容量素子
の構造を示す断面図である。また、第４図は、第２の実
施例の半導体可変容量素子の断面図で、第５図は第２の
実施例の半導体可変容量素子の等価回路図である。第６
図は、第３の実施例の半導体可変容量素子の断面図であ
る。 ５．４５．６５ □第１容量電極 ７．４７．６７ □容量可変電極 １５．５５，７５□空乏層容量 １１．５１．７１□第１交流カツト抵抗１６．５６．７
６□第２交流カット抵抗Ｃ１ｌ、Ｃ１２，０１３−容量 Ｄｉ、Ｄ２ □ダイオード Ｄｌｌ、Ｄ１２ □ダイオード 以上 出願人 セイコー電子工業株式会社 第２図
の断面図で、第２図は第１の実施例の半導体可変容量素
子の等価回路図で、第３図は従来の半導体可変容量素子
の構造を示す断面図である。また、第４図は、第２の実
施例の半導体可変容量素子の断面図で、第５図は第２の
実施例の半導体可変容量素子の等価回路図である。第６
図は、第３の実施例の半導体可変容量素子の断面図であ
る。 ５．４５．６５ □第１容量電極 ７．４７．６７ □容量可変電極 １５．５５，７５□空乏層容量 １１．５１．７１□第１交流カツト抵抗１６．５６．７
６□第２交流カット抵抗Ｃ１ｌ、Ｃ１２，０１３−容量 Ｄｉ、Ｄ２ □ダイオード Ｄｌｌ、Ｄ１２ □ダイオード 以上 出願人 セイコー電子工業株式会社 第２図
Claims (2)
- （１）半導体基板表面上に絶縁膜に覆われ外部とは絶縁
された浮遊電極と、 前記浮遊電極と薄い絶縁膜を介して前記半導体基板表面
にもうけられ前記浮遊電極に蓄積された電荷によって空
乏層容量を生じる前記半導体基板の表面領域と、 前記浮遊電極と容量結合する容量電極と、 前記浮遊電極に蓄積される電荷をやりとりする容量可変
電極と、 前記浮遊電極に蓄積された電荷によって空乏層容量を生
じる前記半導体基板の表面領域と前記容量電極との電圧
を一定にする直流カット容量と交流カット抵抗からなる
ことを特徴とする半導体可変容量素子。 - （２）前記電荷によって空乏層容量を生じる前記半導体
基板の表面領域と前記容量電極とが直流的に同電位に設
定されていることを特徴とする特許請求の範囲第１項記
載の半導体可変容量素子。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62284862A JPH01125987A (ja) | 1987-11-11 | 1987-11-11 | 半導体可変容量素子 |
| US07/269,435 US5008738A (en) | 1987-11-11 | 1988-11-09 | Semiconductor variable capacitance element |
| EP19880310653 EP0316192A3 (en) | 1987-11-11 | 1988-11-11 | Semi-conductor variable capacitance element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62284862A JPH01125987A (ja) | 1987-11-11 | 1987-11-11 | 半導体可変容量素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01125987A true JPH01125987A (ja) | 1989-05-18 |
Family
ID=17683990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62284862A Pending JPH01125987A (ja) | 1987-11-11 | 1987-11-11 | 半導体可変容量素子 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5008738A (ja) |
| EP (1) | EP0316192A3 (ja) |
| JP (1) | JPH01125987A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100450824B1 (ko) * | 2002-11-06 | 2004-10-01 | 삼성전자주식회사 | 고주파용 가변 캐패시터 구조 및 그 제조방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0770629B2 (ja) * | 1990-03-20 | 1995-07-31 | 株式会社東芝 | 不揮発性半導体記憶装置の製造方法 |
| CN118688602A (zh) * | 2024-08-26 | 2024-09-24 | 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） | 半导体器件栅氧退化机理的诊断方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6037619B2 (ja) * | 1976-11-17 | 1985-08-27 | 株式会社東芝 | 半導体メモリ装置 |
| JPS5778181A (en) * | 1980-11-04 | 1982-05-15 | Seiko Instr & Electronics Ltd | Semiconductor variable capacity element |
| JPS62179162A (ja) * | 1986-01-31 | 1987-08-06 | Seiko Instr & Electronics Ltd | 半導体可変容量素子 |
| US4816894A (en) * | 1987-01-29 | 1989-03-28 | Seiko Instruments & Electronics Ltd. | Semiconductor variable capacitance element |
-
1987
- 1987-11-11 JP JP62284862A patent/JPH01125987A/ja active Pending
-
1988
- 1988-11-09 US US07/269,435 patent/US5008738A/en not_active Expired - Lifetime
- 1988-11-11 EP EP19880310653 patent/EP0316192A3/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100450824B1 (ko) * | 2002-11-06 | 2004-10-01 | 삼성전자주식회사 | 고주파용 가변 캐패시터 구조 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0316192A3 (en) | 1990-12-05 |
| US5008738A (en) | 1991-04-16 |
| EP0316192A2 (en) | 1989-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5401985A (en) | Low voltage monolithic protection diode with a low capacitance | |
| US4686551A (en) | MOS transistor | |
| JPS5943827B2 (ja) | 保護回路 | |
| GB2087649A (en) | Semiconductor switching devices | |
| US3302076A (en) | Semiconductor device with passivated junction | |
| JPH073854B2 (ja) | 複合半導体装置 | |
| JPH04349654A (ja) | プログラマブル過電圧保護回路 | |
| US3488564A (en) | Planar epitaxial resistors | |
| JPS62131580A (ja) | 高速スイツチング横形絶縁ゲ−トトランジスタ | |
| US5077590A (en) | High voltage semiconductor device | |
| US4651178A (en) | Dual inverse zener diode with buried junctions | |
| JPH01125987A (ja) | 半導体可変容量素子 | |
| JPS5753944A (en) | Semiconductor integrated circuit | |
| US4331969A (en) | Field-controlled bipolar transistor | |
| JPH0888290A (ja) | 半導体装置およびその使用方法 | |
| JP3236290B2 (ja) | 半導体集積回路 | |
| JP2576758B2 (ja) | 半導体素子 | |
| JPH0362310B2 (ja) | ||
| JPS5853864A (ja) | 半導体可変容量素子 | |
| JPS6349392B2 (ja) | ||
| JPS58147060A (ja) | 表面電界強度を減少させた半導体装置 | |
| JPH02135785A (ja) | 半導体可変容量素子 | |
| US4047218A (en) | Semiconductor devices with improved turn-off characteristics | |
| JP3395282B2 (ja) | 定電圧発生装置 | |
| JPH05505061A (ja) | 電圧ストレス変更可能なｅｓｄ保護構造 |