JP3395282B2 - 定電圧発生装置 - Google Patents
定電圧発生装置Info
- Publication number
- JP3395282B2 JP3395282B2 JP23932093A JP23932093A JP3395282B2 JP 3395282 B2 JP3395282 B2 JP 3395282B2 JP 23932093 A JP23932093 A JP 23932093A JP 23932093 A JP23932093 A JP 23932093A JP 3395282 B2 JP3395282 B2 JP 3395282B2
- Authority
- JP
- Japan
- Prior art keywords
- constant voltage
- region
- voltage generator
- conductivity type
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、トランジスタ等の半導
体素子を用いた定電圧発生装置に関するものである。
体素子を用いた定電圧発生装置に関するものである。
【０００２】
【従来の技術】トランジスタ等の半導体素子を用いた定
電圧発生装置の一例として図２に示すツェナーダイオー
ド（Ｄｚ）があり、ツェナー電圧を利用して５〜１０Ｖ
の定電圧を取り出す。上記ツェナーダイオード（Ｄｚ）
によれば、３Ｖ以下の電圧の取り出しが困難であるた
め、図３に示す定電圧装置（１）（特開平３−２０３２
６３号公報）が知られている。上記定電圧装置（１）
は、図４（ａ）の等価回路（２）に示すように、ＮＰＮ
型トランジスタ（Ｑ）と、ソース（Ｓ）及びドレイン
（Ｄ）をトランジスタ（Ｑ）のコレクタ（Ｃ）・ベース
（Ｂ）間に接続してゲート電極（Ｇ）をトランジスタ
（Ｑ）のエミッタ（Ｅ）に接続したＰ型チャンネル電界
効果トランジスタ（Ｔ）とを具備する。そして、図３に
示すように、コレクタ（Ｃ）となる半導体基板（３）の
裏面から高濃度Ｎ型不純物を拡散し、表面からＰ型及び
Ｎ型各不純物を選択的に拡散してドレイン（Ｄ）兼用ベ
ース（Ｂ）及びエミッタ（Ｅ）を形成し、トランジスタ
（Ｑ）を形成する。且つ、その周囲にチャンネル領域
（Ｌ）を挾んでＰ型不純物を選択拡散してソース（Ｓ）
を形成すると共に、チャンネル領域（Ｌ）上にゲート酸
化膜（４）を介してゲート電極（Ｇ）を形成し、電界効
果トランジスタ（Ｔ）を形成する。
電圧発生装置の一例として図２に示すツェナーダイオー
ド（Ｄｚ）があり、ツェナー電圧を利用して５〜１０Ｖ
の定電圧を取り出す。上記ツェナーダイオード（Ｄｚ）
によれば、３Ｖ以下の電圧の取り出しが困難であるた
め、図３に示す定電圧装置（１）（特開平３−２０３２
６３号公報）が知られている。上記定電圧装置（１）
は、図４（ａ）の等価回路（２）に示すように、ＮＰＮ
型トランジスタ（Ｑ）と、ソース（Ｓ）及びドレイン
（Ｄ）をトランジスタ（Ｑ）のコレクタ（Ｃ）・ベース
（Ｂ）間に接続してゲート電極（Ｇ）をトランジスタ
（Ｑ）のエミッタ（Ｅ）に接続したＰ型チャンネル電界
効果トランジスタ（Ｔ）とを具備する。そして、図３に
示すように、コレクタ（Ｃ）となる半導体基板（３）の
裏面から高濃度Ｎ型不純物を拡散し、表面からＰ型及び
Ｎ型各不純物を選択的に拡散してドレイン（Ｄ）兼用ベ
ース（Ｂ）及びエミッタ（Ｅ）を形成し、トランジスタ
（Ｑ）を形成する。且つ、その周囲にチャンネル領域
（Ｌ）を挾んでＰ型不純物を選択拡散してソース（Ｓ）
を形成すると共に、チャンネル領域（Ｌ）上にゲート酸
化膜（４）を介してゲート電極（Ｇ）を形成し、電界効
果トランジスタ（Ｔ）を形成する。
【０００３】上記定電圧装置（１）において、アノード
端子（Ａ）とカソード端子（Ｋ）間に順電圧（Ｖｆ）を
印加すると、それがゲート電圧としてトランジスタ
（Ｔ）に加わる。そして、ソース（Ｓ）・ドレイン
（Ｄ）間が導通してアノード端子（Ａ）とトランジスタ
（Ｑ）のベース（Ｂ）間が短絡し、ベース（Ｂ）とエミ
ッタ（Ｅ）とでダイオードを形成する。そこで、図４
（ｂ）の電流−電圧特性に示すように、順電圧（Ｖｆ）
が一定のしきい値電圧（Ｖｔ）に達すると、アノード端
子（Ａ）とカソード端子（Ｋ）間が導通し、更に、トラ
ンジスタ（Ｑ）により電流増幅されて順電流（Ｉｆ）が
流れる。この時、電圧（Ｖｔ）は一定で、しかも１Ｖ以
下を実現出来、それを定電圧（Ｖｔ）として取り出す。
尚、（Ｖｂ）は逆電圧印加時の破壊電圧である。
端子（Ａ）とカソード端子（Ｋ）間に順電圧（Ｖｆ）を
印加すると、それがゲート電圧としてトランジスタ
（Ｔ）に加わる。そして、ソース（Ｓ）・ドレイン
（Ｄ）間が導通してアノード端子（Ａ）とトランジスタ
（Ｑ）のベース（Ｂ）間が短絡し、ベース（Ｂ）とエミ
ッタ（Ｅ）とでダイオードを形成する。そこで、図４
（ｂ）の電流−電圧特性に示すように、順電圧（Ｖｆ）
が一定のしきい値電圧（Ｖｔ）に達すると、アノード端
子（Ａ）とカソード端子（Ｋ）間が導通し、更に、トラ
ンジスタ（Ｑ）により電流増幅されて順電流（Ｉｆ）が
流れる。この時、電圧（Ｖｔ）は一定で、しかも１Ｖ以
下を実現出来、それを定電圧（Ｖｔ）として取り出す。
尚、（Ｖｂ）は逆電圧印加時の破壊電圧である。
【０００４】
【発明が解決しようとする課題】解決しようとする課題
は、従来の定電圧装置（１）によれば、順電流（Ｉｆ）
が増大して一定の電流に達すると、エミッタ（Ｅ）から
注入される電子は横方向成分も増加するので、寄生サイ
リスタ（例えばエミッタ、ベース、コレクタ及びソース
のＮＰＮＰ層からなる）が導通し、図４（ｂ）に示すよ
うに、サイリスタブレークダウンが生じてヒステリシス
特性（Ｈａ）が発生するため、特に高電流領域で動作が
不安定となって耐電流特性が低下し、順電流（Ｉｆ）の
使用可能な動作範囲が狭くなる点である。そこで、５μ
ｍ厚程度のエピタキシャル構造を半導体基板（３）上に
積み上げてその領域に薄いコレクタ（Ｃ）を形成すれ
ば、横方向に電流が流れ難くなって寄生サイリスタが導
通し難くなるが、コスト増になる。更に、基板そのもの
を薄くしても良いが、ハンドリングの際、壊れ易くなる
ため、取り扱いが困難になる。
は、従来の定電圧装置（１）によれば、順電流（Ｉｆ）
が増大して一定の電流に達すると、エミッタ（Ｅ）から
注入される電子は横方向成分も増加するので、寄生サイ
リスタ（例えばエミッタ、ベース、コレクタ及びソース
のＮＰＮＰ層からなる）が導通し、図４（ｂ）に示すよ
うに、サイリスタブレークダウンが生じてヒステリシス
特性（Ｈａ）が発生するため、特に高電流領域で動作が
不安定となって耐電流特性が低下し、順電流（Ｉｆ）の
使用可能な動作範囲が狭くなる点である。そこで、５μ
ｍ厚程度のエピタキシャル構造を半導体基板（３）上に
積み上げてその領域に薄いコレクタ（Ｃ）を形成すれ
ば、横方向に電流が流れ難くなって寄生サイリスタが導
通し難くなるが、コスト増になる。更に、基板そのもの
を薄くしても良いが、ハンドリングの際、壊れ易くなる
ため、取り扱いが困難になる。
【０００５】
【課題を解決するための手段】本発明は、コレクタ領域
となる一導電型半導体基板の所定領域に他導電型及び一
導電型各不純物を順次、選択的に拡散してベース及びエ
ミッタをそれぞれ形成したバイポーラ型トランジスタ
と、上記半導体基板のバイポーラ型トランジスタ形成領
域と隣接する領域にチャンネル領域を挾んで他導電型不
純物領域からなるドレイン及びソースを形成し、チャン
ネル領域上方にゲート酸化膜を介してゲート電極を設け
た他導電型チャンネル電界効果トランジスタとを有し、
上記ベースとドレイン、エミッタとゲート電極及びコレ
クタとソースとをそれぞれ接続してコレクタ及びエミッ
タから電極をそれぞれ導出してなる定電圧発生装置にお
いて、少なくとも上記電界効果トランジスタとベースと
を離隔するコレクタ領域に高濃度一導電型不純物を選択
的に拡散してコレクタ電極電位の仕切り層を設けたこと
を特徴とする。
となる一導電型半導体基板の所定領域に他導電型及び一
導電型各不純物を順次、選択的に拡散してベース及びエ
ミッタをそれぞれ形成したバイポーラ型トランジスタ
と、上記半導体基板のバイポーラ型トランジスタ形成領
域と隣接する領域にチャンネル領域を挾んで他導電型不
純物領域からなるドレイン及びソースを形成し、チャン
ネル領域上方にゲート酸化膜を介してゲート電極を設け
た他導電型チャンネル電界効果トランジスタとを有し、
上記ベースとドレイン、エミッタとゲート電極及びコレ
クタとソースとをそれぞれ接続してコレクタ及びエミッ
タから電極をそれぞれ導出してなる定電圧発生装置にお
いて、少なくとも上記電界効果トランジスタとベースと
を離隔するコレクタ領域に高濃度一導電型不純物を選択
的に拡散してコレクタ電極電位の仕切り層を設けたこと
を特徴とする。
【０００６】更に、上記電界効果トランジスタはチップ
のコーナ部に設け、ソースをバイポーラ型トランジスタ
形成領域からみてチャンネル領域より遠い側に配するの
が好ましい。
のコーナ部に設け、ソースをバイポーラ型トランジスタ
形成領域からみてチャンネル領域より遠い側に配するの
が好ましい。
【０００７】
【作用】上記技術的手段によれば、バイポーラ型トラン
ジスタと電界効果トランジスタとを隣接配置して接続し
てなる定電圧発生装置において、仕切り層を設けると、
寄生サイリスタが導通し難くなってサイリスタブレーク
ダウンの発生を防止し、特に高電流領域で動作が安定に
なる。更に、電界効果トランジスタをチップのコーナ部
に配置し、ソースをバイポーラ型トランジスタ形成領域
からみてチャンネル領域より遠い側に配すると、ベース
とソースの間の距離が大きくなり、寄生サイリスタがＯ
Ｎしにくくなると共に、ベースと電界効果トランジスタ
を離隔するコレクタ領域の長さも短くできてチップサイ
ズを大きくすることなくバイポーラ型トランジスタと電
界効果トランジスタの分離を十分とし、寄生サイリスタ
の発生を防止する。
ジスタと電界効果トランジスタとを隣接配置して接続し
てなる定電圧発生装置において、仕切り層を設けると、
寄生サイリスタが導通し難くなってサイリスタブレーク
ダウンの発生を防止し、特に高電流領域で動作が安定に
なる。更に、電界効果トランジスタをチップのコーナ部
に配置し、ソースをバイポーラ型トランジスタ形成領域
からみてチャンネル領域より遠い側に配すると、ベース
とソースの間の距離が大きくなり、寄生サイリスタがＯ
Ｎしにくくなると共に、ベースと電界効果トランジスタ
を離隔するコレクタ領域の長さも短くできてチップサイ
ズを大きくすることなくバイポーラ型トランジスタと電
界効果トランジスタの分離を十分とし、寄生サイリスタ
の発生を防止する。
【０００８】
【実施例】本発明に係る定電圧発生装置の実施例を図１
（ａ）（ｂ）（ｃ）及び図４（ｂ）を参照して以下に説
明する。図において図３に示す部分と同一部分には同一
参照符号を付してその説明を省略する。本発明に係る定
電圧発生装置（５）は、図１（ａ）に示すように、トラ
ンジスタ（Ｑ）と電界効果トランジスタ（Ｔ）とを隣接
配置して接続したものである。上記トランジスタ（Ｑ）
は、コレクタ（Ｃ）領域となるＮ型半導体基板（３）の
裏面に高濃度Ｎ型不純物領域（Ｃａ）及びアノード
（Ａ）となる裏面電極を形成し、表面から所定領域にＰ
型及びＮ型各不純物を順次、選択的に拡散してベース
（Ｂ）及びエミッタ（Ｅ）をそれぞれ形成してなる。電
界効果トランジスタ（Ｔ）は、トランジスタ（Ｑ）に隣
接するコーナ部にチャンネル領域（Ｌ）を挾んで各Ｐ型
不純物領域からなるドレイン（Ｄ）をトランジスタ
（Ｑ）からみてチャンネル領域より近い側に、ソース
（Ｓ）をトランジスタ（Ｑ）からみてチャンネル領域よ
り遠い側に形成し、チャンネル領域（Ｌ）の上方にゲー
ト酸化膜（４）を介してゲート電極（Ｇ）を設けたＰ型
チャンネル型で、ベース（Ｂ）とドレイン（Ｄ）、エミ
ッタ（Ｅ）とゲート電極（Ｇ）及びコレクタ（Ｃ）とソ
ース（Ｓ）とをそれぞれ接続してコレクタ（Ｃ）及びエ
ミッタ（Ｅ）からアノード（Ａ）及びカソード（Ｋ）を
それぞれ導出する。
（ａ）（ｂ）（ｃ）及び図４（ｂ）を参照して以下に説
明する。図において図３に示す部分と同一部分には同一
参照符号を付してその説明を省略する。本発明に係る定
電圧発生装置（５）は、図１（ａ）に示すように、トラ
ンジスタ（Ｑ）と電界効果トランジスタ（Ｔ）とを隣接
配置して接続したものである。上記トランジスタ（Ｑ）
は、コレクタ（Ｃ）領域となるＮ型半導体基板（３）の
裏面に高濃度Ｎ型不純物領域（Ｃａ）及びアノード
（Ａ）となる裏面電極を形成し、表面から所定領域にＰ
型及びＮ型各不純物を順次、選択的に拡散してベース
（Ｂ）及びエミッタ（Ｅ）をそれぞれ形成してなる。電
界効果トランジスタ（Ｔ）は、トランジスタ（Ｑ）に隣
接するコーナ部にチャンネル領域（Ｌ）を挾んで各Ｐ型
不純物領域からなるドレイン（Ｄ）をトランジスタ
（Ｑ）からみてチャンネル領域より近い側に、ソース
（Ｓ）をトランジスタ（Ｑ）からみてチャンネル領域よ
り遠い側に形成し、チャンネル領域（Ｌ）の上方にゲー
ト酸化膜（４）を介してゲート電極（Ｇ）を設けたＰ型
チャンネル型で、ベース（Ｂ）とドレイン（Ｄ）、エミ
ッタ（Ｅ）とゲート電極（Ｇ）及びコレクタ（Ｃ）とソ
ース（Ｓ）とをそれぞれ接続してコレクタ（Ｃ）及びエ
ミッタ（Ｅ）からアノード（Ａ）及びカソード（Ｋ）を
それぞれ導出する。
【０００９】そして、更に、両トランジスタ（Ｑ）
（Ｔ）の境界領域（ドレイン・ベースの境界）に仕切り
層（Ｗａ）を設ける。上記仕切り層（Ｗａ）は、例えば
Ｐ型チャンネルでは上記境界領域に高濃度Ｎ型不純物を
拡散により選択的に注入し、且つ、その不純物領域を高
電位（コレクタ電極電位）に電気的接続してＮ+型高電
位仕切り層（Ｗａ）として形成したものである。そうす
ると、Ｐ型チャンネルでは高電位仕切り層（Ｗａ）が電
界効果トランジスタ（Ｔ）の周囲のＮ型不純物領域の電
位低下を防止し、したがって、電界効果トランジスタ内
のＮ型領域の電位低下を防止し、ソース（Ｓ）よりの正
孔の注入を防止する。ここで、上記電気的接続に際して
は、例えば素子領域の外周部にも全周に亘って上記仕切
り層（Ｗａ）に連続して仕切り層（Ｗｂ）を設け、それ
を正電位側、即ちソース（Ｓ）｛アノード（Ａ）｝に接
続すれば良く、同時に仕切り層（Ｗｂ）によってリーク
電流も防止出来る。
（Ｔ）の境界領域（ドレイン・ベースの境界）に仕切り
層（Ｗａ）を設ける。上記仕切り層（Ｗａ）は、例えば
Ｐ型チャンネルでは上記境界領域に高濃度Ｎ型不純物を
拡散により選択的に注入し、且つ、その不純物領域を高
電位（コレクタ電極電位）に電気的接続してＮ+型高電
位仕切り層（Ｗａ）として形成したものである。そうす
ると、Ｐ型チャンネルでは高電位仕切り層（Ｗａ）が電
界効果トランジスタ（Ｔ）の周囲のＮ型不純物領域の電
位低下を防止し、したがって、電界効果トランジスタ内
のＮ型領域の電位低下を防止し、ソース（Ｓ）よりの正
孔の注入を防止する。ここで、上記電気的接続に際して
は、例えば素子領域の外周部にも全周に亘って上記仕切
り層（Ｗａ）に連続して仕切り層（Ｗｂ）を設け、それ
を正電位側、即ちソース（Ｓ）｛アノード（Ａ）｝に接
続すれば良く、同時に仕切り層（Ｗｂ）によってリーク
電流も防止出来る。
【００１０】又、トランジスタ面積を可及的に大きくし
て抵抗を小さくし、図４（ｂ）に示す電流−電圧特性の
勾配及び電流容量を大きく、又、電流密度を小さくして
電流の横方向の拡がりを防止する。且つ、コレクタ
（Ｃ）となる半導体基板（３）の厚みを出来るだけ薄く
して横方向に流れる電流の軽減を図る。
て抵抗を小さくし、図４（ｂ）に示す電流−電圧特性の
勾配及び電流容量を大きく、又、電流密度を小さくして
電流の横方向の拡がりを防止する。且つ、コレクタ
（Ｃ）となる半導体基板（３）の厚みを出来るだけ薄く
して横方向に流れる電流の軽減を図る。
【００１１】上記構成によれば、例えばゲート電極印加
によってソース（Ｓ）・ドレイン（Ｄ）間が導通した
際、特に表面付近を横方向に流れるチャンネル電流（Ｐ
型では正孔）が高電位仕切り層（Ｗａ）によって阻止さ
れ、トランジスタ（Ｑ）と電界効果トランジスタ（Ｔ）
間のアイソレーションを確保する。そのため、例えばエ
ミッタ（Ｅ）、ベース（Ｂ）、コレクタ（Ｃ）、ドレイ
ン（Ｄ）のＮＰＮＰ層からなる寄生サイリスタにおいて
特に濃度勾配が急峻な表面付近でトリガ状に発生し易い
サイリスタブレークダウンが仕切り層（Ｗａ）によって
防止され、図４（ｂ）に示すように、ヒステリシス特性
（Ｈｂ）を１Ａ以上の高電流領域まで上げることが出
来、電流の使用範囲を拡大出来る。
によってソース（Ｓ）・ドレイン（Ｄ）間が導通した
際、特に表面付近を横方向に流れるチャンネル電流（Ｐ
型では正孔）が高電位仕切り層（Ｗａ）によって阻止さ
れ、トランジスタ（Ｑ）と電界効果トランジスタ（Ｔ）
間のアイソレーションを確保する。そのため、例えばエ
ミッタ（Ｅ）、ベース（Ｂ）、コレクタ（Ｃ）、ドレイ
ン（Ｄ）のＮＰＮＰ層からなる寄生サイリスタにおいて
特に濃度勾配が急峻な表面付近でトリガ状に発生し易い
サイリスタブレークダウンが仕切り層（Ｗａ）によって
防止され、図４（ｂ）に示すように、ヒステリシス特性
（Ｈｂ）を１Ａ以上の高電流領域まで上げることが出
来、電流の使用範囲を拡大出来る。
【００１２】そこで、上述したように、電流密度等を小
さくする必要から素子面積を大きくしてもトランジスタ
（Ｑ）と電界効果トランジスタ（Ｔ）とを出来るだけ近
接させることが出来るため、それにより全素子面積を可
及的に小さく出来る。且つ、２５０μｍ厚程度の一般的
なシリコン基板の裏面に５μｍ厚程度の高濃度Ｎ型領域
及び裏面電極を形成して表面から基板内にＮ型のコレク
タをやや厚めに形成しても、薄いエピタキシャル構造と
同様にサイリスタブレークダウンを防止出来、高価なエ
ピタキシャル構造によってシリコン基板上に薄いコレク
タ（Ｃ）を特に形成する必要がない。
さくする必要から素子面積を大きくしてもトランジスタ
（Ｑ）と電界効果トランジスタ（Ｔ）とを出来るだけ近
接させることが出来るため、それにより全素子面積を可
及的に小さく出来る。且つ、２５０μｍ厚程度の一般的
なシリコン基板の裏面に５μｍ厚程度の高濃度Ｎ型領域
及び裏面電極を形成して表面から基板内にＮ型のコレク
タをやや厚めに形成しても、薄いエピタキシャル構造と
同様にサイリスタブレークダウンを防止出来、高価なエ
ピタキシャル構造によってシリコン基板上に薄いコレク
タ（Ｃ）を特に形成する必要がない。
【００１３】又、Ｎ型チャンネルでは、図示しないが、
ＰＮＰ型トランジスタとＮ型チャンネル電界効果トラン
ジスタとを隣接して配置し、ベースとドレイン、エミッ
タとゲート電極及びコレクタとソースとをそれぞれ接続
してコレクタ及びエミッタからカソード及びアノードの
各端子をそれぞれ導出する。そして、少なくとも上記ド
レイン及びベースの境界領域に高濃度Ｐ型不純物を選択
的に拡散してチャンネル電流のストッパとなるＰ+型低
電位仕切り層を設け、電子に対する抵抗層を形成すれば
良く、同時に、素子領域の外周部にも全周に亘って設け
ても良い。
ＰＮＰ型トランジスタとＮ型チャンネル電界効果トラン
ジスタとを隣接して配置し、ベースとドレイン、エミッ
タとゲート電極及びコレクタとソースとをそれぞれ接続
してコレクタ及びエミッタからカソード及びアノードの
各端子をそれぞれ導出する。そして、少なくとも上記ド
レイン及びベースの境界領域に高濃度Ｐ型不純物を選択
的に拡散してチャンネル電流のストッパとなるＰ+型低
電位仕切り層を設け、電子に対する抵抗層を形成すれば
良く、同時に、素子領域の外周部にも全周に亘って設け
ても良い。
【００１４】
【発明の効果】本発明によれば、バイポーラ型トランジ
スタと電界効果トランジスタとを隣接配置して接続して
なる定電圧発生装置において、少なくとも境界領域に仕
切り層を設けたから、寄生サイリスタによるサイリスタ
ブレークダウンを防止出来、特に高電流領域で動作が安
定して耐電流特性が向上し、順電流の動作範囲が広くな
って使用範囲が拡大する。又、高価なエピタキシャル構
造を用いる必要がなく、コスト低減を図ることが出来
る。
スタと電界効果トランジスタとを隣接配置して接続して
なる定電圧発生装置において、少なくとも境界領域に仕
切り層を設けたから、寄生サイリスタによるサイリスタ
ブレークダウンを防止出来、特に高電流領域で動作が安
定して耐電流特性が向上し、順電流の動作範囲が広くな
って使用範囲が拡大する。又、高価なエピタキシャル構
造を用いる必要がなく、コスト低減を図ることが出来
る。
【図１】（ａ）は本発明に係る定電圧発生装置の実施例
を示す平面図である。（ｂ）は本発明に係る定電圧発生
装置の実施例を示す図１（ａ）のＸ−Ｘ線側断面図であ
る。（ｃ）は本発明に係る定電圧発生装置の実施例を示
す図１（ａ）のＹ−Ｙ線側断面図である。
を示す平面図である。（ｂ）は本発明に係る定電圧発生
装置の実施例を示す図１（ａ）のＸ−Ｘ線側断面図であ
る。（ｃ）は本発明に係る定電圧発生装置の実施例を示
す図１（ａ）のＹ−Ｙ線側断面図である。
【図２】従来の定電圧装置の一例を示すツェナーダイオ
ードの側断面図である。
ードの側断面図である。
【図３】従来の定電圧装置の一例を示す側断面図であ
る。
る。
【図４】（ａ）は図３の定電圧装置の等価回路図であ
る。（ｂ）は図３及び図４（ａ）に示す定電圧装置の電
流−電圧特性図である。
る。（ｂ）は図３及び図４（ａ）に示す定電圧装置の電
流−電圧特性図である。
３ 半導体基板
４ ゲート酸化膜
５ 定電圧発生装置
Ｑ トランジスタ
Ｃ コレクタ
Ｂ ベース
Ｅ エミッタ
Ｔ 電界効果トランジスタ
Ｄ ドレイン
Ｓ ソース
Ｇ ゲート電極
Ｌ チャンネル領域
Ａ アノード
Ｋ カソード
Wa 仕切り層
Wb 仕切り層
Claims (4)
- 【請求項１】コレクタ領域となる一導電型半導体基板の
所定領域に他導電型及び一導電型各不純物を順次、選択
的に拡散してベース及びエミッタをそれぞれ形成したバ
イポーラ型トランジスタと、上記半導体基板のバイポー
ラ型トランジスタ形成領域と隣接する領域にチャンネル
領域を挾んで他導電型不純物領域からなるドレイン及び
ソースを形成し、チャンネル領域上方にゲート酸化膜を
介してゲート電極を設けた他導電型チャンネル電界効果
トランジスタとを有し、上記ベースとドレイン、エミッ
タとゲート電極及びコレクタとソースとをそれぞれ接続
してコレクタ及びエミッタから電極をそれぞれ導出して
なる定電圧発生装置において、 少なくとも上記電界効果トランジスタとベースを離隔す
るコレクタ領域に高濃度一導電型不純物を選択的に拡散
してコレクタ電極電位の仕切り層を設けたことを特徴と
する定電圧発生装置。 - 【請求項２】前記電界効果トランジスタをチップのコー
ナ部に配置し、ソースをバイポーラ型トランジスタ形成
領域からみてチャンネル領域より遠い側に配したことを
特徴とする請求項１記載の定電圧発生装置。 - 【請求項３】前記一導電型がＮ型であり、他導電型がＰ
型であることを特徴とする請求項１又は２記載の定電圧
発生装置。 - 【請求項４】前記一導電型がＰ型であり、他導電型がＮ
型であることを特徴とする請求項１又は２記載の定電圧
発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23932093A JP3395282B2 (ja) | 1993-09-27 | 1993-09-27 | 定電圧発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23932093A JP3395282B2 (ja) | 1993-09-27 | 1993-09-27 | 定電圧発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07122711A JPH07122711A (ja) | 1995-05-12 |
| JP3395282B2 true JP3395282B2 (ja) | 2003-04-07 |
Family
ID=17042967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23932093A Expired - Fee Related JP3395282B2 (ja) | 1993-09-27 | 1993-09-27 | 定電圧発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3395282B2 (ja) |
-
1993
- 1993-09-27 JP JP23932093A patent/JP3395282B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07122711A (ja) | 1995-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6528826B2 (en) | Depletion type MOS semiconductor device and MOS power IC | |
| JPH0324791B2 (ja) | ||
| JPH02307274A (ja) | 半導体装置 | |
| JP2653095B2 (ja) | 伝導度変調型ｍｏｓｆｅｔ | |
| JPH05283675A (ja) | サイリスタ | |
| JPH08502858A (ja) | 電界効果により制御される半導体素子 | |
| US4584593A (en) | Insulated-gate field-effect transistor (IGFET) with charge carrier injection | |
| JPH0465552B2 (ja) | ||
| JP3395282B2 (ja) | 定電圧発生装置 | |
| JP2513665B2 (ja) | 絶縁ゲ−ト型サイリスタ | |
| JP2601862B2 (ja) | アノードショート型導電変調ｍｏｓｆｅｔ | |
| US10600898B2 (en) | Vertical bidirectional insulated gate turn-off device | |
| JPH0888290A (ja) | 半導体装置およびその使用方法 | |
| JP3110094B2 (ja) | 絶縁ゲート型サイリスタ | |
| JPH055373B2 (ja) | ||
| JP3217552B2 (ja) | 横型高耐圧半導体素子 | |
| JP2683302B2 (ja) | 半導体装置 | |
| JPS6276557A (ja) | 絶縁ゲ−ト型自己タ−ンオフ素子 | |
| JP2916158B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JP2825345B2 (ja) | 高速ターンオン素子 | |
| JP3342944B2 (ja) | 横型高耐圧半導体素子 | |
| JP3629180B2 (ja) | 半導体素子 | |
| JP2829026B2 (ja) | 自己消弧型半導体素子 | |
| JP2988000B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPS5994453A (ja) | オン抵抗を低減した高圧半導体デバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030107 |
|
| LAPS | Cancellation because of no payment of annual fees |