JPH08502858A - 電界効果により制御される半導体素子 - Google Patents

Abstract

(57)【要約】 本発明の対象は、導電形式が反対である少なくとも４つのゾーンを交互に有する、電界効果により制御される半導体素子であって、前記４つのゾーンには、アノード側エミッタゾーンと、これに続く第１および第２のベースゾーンと、カソード側エミッタゾーンと、隣接する別のエミッタゾーンとが形成されており、前記２つのエミッタゾーンはＭＯＳ電界効果トランジスタのソースとドレーンを形成し、さらにアノード接点と、カソード側エミッタゾーンでの接点と、ＭＯＳ電界効果トランジスタの制御電極接点とを有する半導体素子である。カソード側ベースゾーンの部分領域またはカソード側部分領域に隣接する別個の、強くｐドープされた領域が、非線形電流／電圧特性を有する集積構成素子を介してカソード接点に接続されており、前記部分領域は、主サイリスタのエミッタゾーンに隣接しており、主サイリスタは、前記エミッタゾーンと、第１および第２のベースゾーンと、アノード側エミッタゾーンとを含む。

Description

【発明の詳細な説明】 電界効果により制御される半導体素子 本発明は、導電形式が反対である少なくとも４つのゾーンを交互に有する、電 界効果により制御される半導体素子であって、前記４つのゾーンには、アノード 側エミッタゾーンと、これに続く第１および第２のベースゾーンと、カソード側 エミッタゾーンと、隣接する別のエミッタゾーンとが形成されており、前記２つ のエミッタゾーンはＭＯＳ電界効果トランジスタのソースとドレーンを形成し、 さらにアノード接点と、カソード側エミッタゾーンでの接点と、ＭＯＳ電界効果 トランジスタの制御電極接点とを有する半導体素子に関する。 前記の形式の電界効果により制御される半導体素子は、米国特許第４８４７６ ７１号明細書から公知である。前記明細書に「エミッタスイッチドサイリスタ」 （ＥＳＴ）と称されたこの種の半導体素子が図５と図６に示されており、以下詳 細に説明する。図５と図６に構造の示された、電界効果により制御される半導体 素子は、アノード側エミッタゾーン１０、これに続く２つのベースゾーン２０、 ３０および２つのカソード側エミッタゾーン４０、４４からなる。絶縁層５０に はゲートと呼ばれる制御電極接点６０がある。絶縁層 はカソード側ベースゾーン３０の一部を覆う。前記制御電極接点は、カソード側 エミッタ４０、４４およびチャネル領域４２、４３と共に電界効果トランジスタ を形成する。構成素子には２つの電流端子、カソード７２とアノード７４が設け られている。 前記の構成素子から２つのサイリスタ構造がわかる。 第１は寄生サイリスタ構造であり、カソード側エミッタゾーン４０と、これに続 く２つのベースゾーン３２、２０と、アノード側エミッタゾーン１０からなり、 動作状態では決して点弧してはならない。第２のサイリスタ構造は、別のカソー ド側エミッタ構造体４４と、これに続く２つのベースゾーン３０、２０と、アノ ード側エミッタゾーン１０を有し、スイッチオン状態で主電流路を形成する。 カソード側エミッタ４０はカソード接点７２を介してカソード側ベースゾーン ３０と短絡している。この分路を低抵抗に構成するため、ベースゾーン３０は部 分領域３２で強くドープされている。主サイリスタ構造体４４、３０、２０、１ ０は、電界効果トランジスタ４０、５０、６０、４４およびチャネル領域４２、 ４６により制御される。 図５に図示した公知の半導体構成素子の構成では、ベースゾーン３０の弱くド ープされた部分領域３４でのドーピングが電界効果トランジスタの閾値電圧とカ ソード側エミッタ４４の注入効率を定める。半導体構 成素子が順方向に極性付けられており、電界効果トランジスタのゲート端子６０ がカソードに対して正の電位により制御されれば、ｐベースゾーン３４に導電チ ャネル４２が形成される。この導電チャネルは２つのカソード側エミッタ４０、 ４４を低抵抗に接続する。 同時にエミッタ４４とベースゾーン２０との間に導電チャネル４６が形成され る。これにより惹起された電子電流はアノード側ｐｎｐトランジスタに対する制 御電流として作用し、主サイリスタ４４、３４、２０、１０に対する点弧電流な いし保持電流となる。ベースゾーン３０の部分領域３４を介してカソード接点７ ２に流れる正孔電流はｎ＆＋＆エミッタ４４を順方向に極性付け、注入された電 子は弱くドープされたｎべースゾーン２０の伝導度変調を増強する。 サイリスタの再生生制御は、ゲート電位をカソード電位と同じにすることによ り遮断することができる。これによって、電界効果トランジスタのｎ導電チャネ ルは消失し、電子電流が遮断される。 この過程によって半導体素子が遮断される。図５の構成素子構造は注意深く最 適化しなければならない。というのは、寄生サイリスタ構造体４０、３０、２０ 、１０のｎ＆＋＆エミッタが部分的に、ベースゾーン３０の同じ部分領域３４に エミッタ４４と同じように埋込まれており、しかも動作状態では順方向に極性付 けられてはならないからである。この制限によって点弧 電流が高くなり、構成素子の最大遮断可能電流が制限される。 有利な公知の構成例が図６に示されている。図６の構造では、図５のカソード 側ベースゾーン３４が２つの部分領域３４、３６に分割されている。ここで部分 領域３４、３６は、第１のｎベースゾーン２０のｎドープされた領域２２によっ て分離されている。 強くドープされた部分領域３２はアノード側エミッタ４０の低抵抗の分路を形 成する。他方の部分領域３４はチャネル領域４２の閾値電圧を定め、電界効果ト ランジスタ４０、４２、２２は主サイリスタに対する点弧電流を送出する。独立 して製造される部分領域３６はｎ＆＋＆エミッタ４４の注入効率および分路の抵 抗に関して最適化することができる。エミッタ４４のこの分路は、部分領域３６ のカソード接点７２へのオーム結合部により実現される。主サイリスタ構造４４ 、３６、２０、１０は、電界効果トランジスタの導電チャネル４２、２２、４３ によりカソード７２と接続される。 図６の半導体素子の等価回路が図７に示されている。部分領域３２、３６の分 離は、短絡抵抗Ｒ＄１＄とＲ＄２＄の設計を容易にする。抵抗Ｒ＄１＄はできる だけ低抵抗に保持しなければならず、抵抗Ｒ＄２＄の値は構成素子のスイッチン グ特性の点で最適化されてなければならない。しかし最適化の際に、導通電圧と 最 大遮断可能電流との間で妥協をしなければならない。 本発明の課題は、電界効果により制御される冒頭に述べた形式の半導体素子を さらに改善し、サイリスタの有利な導通特性を得ると共に、安全な動作領域（Ｓ ＯＡ）をさらに拡張することである。 この課題は本発明により、解決される。 主サイリスタはこの構成では、前記の解決手段と同じように、電界効果トラン ジスタをカソード電位にスイッチオンすることにより点弧される。主サイリスタ に続くベースゾーンの非線形結合は電流密度の小さな領域において高い抵抗を示 す。このことはこの領域での高速の電位上昇と主サイリスタエミッタの順方向極 性に作用する。これはサイリスタの再生制御につながる。電界効果トランジスタ の遮断時にベース領域の電位は結合素子の閾値電圧を上回る。この分路を介して 流れる負荷電流はカソード接点への経路で低いダイナミック抵抗に遭遇する。 導通時には、本発明によりエミッタ近傍の部分領域がカソード側ベースゾーン に接続されていることによってサイリスタエミッタの順方向極性が高まり、構成 素子の導通特性を改善する。電流密度が大きいときに、ベース結合のダイナミッ ク抵抗が低いことにより、構成素子の遮断が容易になり、安全動作領域が拡張さ れる。 有利な実施例では、カソード側ベースゾーンのエミ ッタに隣接する部分領域とカソード接点との電気接続が、阻止方向に極性付けら れたモノリシック集積ツェナーダイオードないしアバランシダイオードを介して 行われる。 第２の実施例では、ポリクリスタルシリコンからなる存在する層が順方向に極 性付けられたダイオード列を形成するために使用される。このダイオード列は非 線形電流／電圧特性を有する結合素子として使用される。 本発明を以下、図面に示された実施例に基づき詳細に説明する。この実施例か ら更なる詳細、特徴および利点が明らかである。 図１は、電界効果により制御される半導体素子の構造を示す断面図、 図２ａは、電界効果により制御される半導体素子の別の実施例の構造を示す断 面図、 図２ｂは、電界効果により制御される半導体素子のさらに別の実施例の構造を 示す断面図、 図２ｃは、電界効果により制御される半導体素子の付加的実施例の断面図、 図３は、図２に示された半導体素子の等価回路、 図４は、電界効果により制御される半導体素子の別の実施例の構造を示す断面 図、 図５は、公知の電界効果により制御される半導体素子の構造を示す断面図、 図６は、別の公知の電界効果により制御される半導体素子の構造を示す断面図 、 図７は、図５に示された半導体素子の等価回路である。 図１は電界効果により制御される半導体素子の構造を概略的に示す。この半導 体素子は、強くｐドープされたアノード側エミッタ層１０と、ｎドープされたゾ ーンからなる第１のベースゾーン２０と、第２のべースゾーンと、強くｎドープ されたカソード側エミッタゾーン４０、４４を有する。前記第２のベースゾーン は、強くｐドープされた部分領域３２と、ｐドープされた部分領域３４と，ｐド ープされた別の部分領域３６を有する。 半導体素子には、アノード接点７４のアノード端子Ａと、カソード接点７２の カソード端子Ｋと、ゲート６０のゲート端子Ｇが設けられている。ゲート６０は 絶縁層５０により、ベースゾーン２０、３２、３４、３６およびカソード側エミ ッタゾーン４０、４４から分離されている。 半導体素子は、カソード側エミッタゾーン４４、第１および第２のベースゾー ン２０、３０およびアノード側エミッタ層１０を有する主サイリスタ構造を含む 。この主サイリスタ構造は、電界効果トランジスタにより制御される。この電界 効果トランジスタは、カソード側エミッタゾーン４０、４４、絶縁層５０および ゲ ート６０を有する。 カソード接点７２は、エミッタゾーン４０および第２のベースゾーンの部分領 域３２と共にオーム接点を形成する。第２のベースゾーンは部分領域３２、３４ 、３６に分割されている。ここまでは、図１の半導体素子は図６に示された公知 の半導体素子と同じである。同じ素子には図１から図７まで同じ参照符号が付し てある。 図１に示された半導体素子では、強くドープされたｐドーピング領域３８が非 線形電流／電圧特性を有する集積構成素子を介してカソード接点７２と接続され ている。ｐドーピング領域３８はカソード側ベースゾーンに隣接しており、この ベースゾーンは主サイリスタのエミッタゾーン４４に隣接している。 第２のベースゾーンの強くｐドープされた部分領域３２には、強くｎドープさ れた領域４８が設けられている。この領域はオーム接点と金属線路を介して接点 ７６と接続されている。金属線路は導体路として構成されており、図１の表示と は異なり第３の次元に延在している。前記接点７６は領域３８に隣接している。 ｎ＆＋＆領域４８とｐ＆＋＆領域３２との間のｐｎ接合部は、阻止方向に極性付 けられたツェナーダイオードのように作用する。このツェナーダイオードは、接 点７６、７８および第３の次元の金属路を介して、ベースゾーンの部分領域３６ 、３８に接続されている。 部分領域３８はオーム性の金属／半導体接合部７６、３８を改善するために設 けられる。しかしこれを省略することもできる。というのは、この箇所でのショ ットキー接点は構成素子の動作を妨げないからである。したがって部分領域３６ は接点および金属線路によって接点７８に直接接続することもできる。 しかしず５に図示した構造では、部分領域３４を図１の領域３８に相応して、 接点、金属線路および別の接点を介して、部分領域３２の強くｎドープした領域 と接続し、ひいてはカソード接点７２に接続することもできる。このカソード接 点７２は部分領域３２全体を越えて伸張してはいない。 図２は、主サイリスタのエミッタ４４に隣接する部分領域３６が、順方向に極 性付けられたダイオード列を介してカソード接点７２に接続されている実施例を 示す。 図２ａに示された主サイリスタは、ラテラル形に、強くｐドープされたアノー ド側エミッタ層１０と、ｎドーピング領域を備えた第１のベースゾーン２０と、 第２のベースゾーンを有する。第２のベースゾーンは、強くｐドープされた部分 領域３２、ｐドープされた部分領域３４、およびこれらの部分領域３２、３４か らｎ層２２によって分離された部分領域３６を具備する。同様にエミッタゾーン ４０、４４と、強くｐドープされた領域３８が設けられている。アノード接点７ ４を 有するアノード端子Ａとカソード接点７２を有するカソード端子Ｋも同じように 備えられている。ゲート６０は絶縁層５０の上にある。絶縁層は、これを部分的 に覆う領域３８から部分領域３６、エミッタゾーン４４、第１のベースゾーン２ ０のｎ層２２および部分領域３４を介して、強くｎドープされた領域４０まで伸 張している。この領域４０も絶縁層を部分的に覆っている。領域４０の他の部分 および部分領域３２はカソード接点７２により覆われている。 順方向に極性付けられたダイオード列は、ポリクリスタルシリコンからなる半 導体層を絶縁層の上で交互に、ｐ＆＋＆ドープ６１、６３およびｎ＆＋＆ドープ し６２、６４、相応の金属化部８２、８４、８６を設けることによって製造され る。 図２では、本発明の有利な構成がＳＯＩサブストレート（Silicon On Insulat or）上のラテラル構成素子として選択された。この場合、アクティブな半導体層 は支持体５から、有利には熱成長された酸化珪素からなる絶縁層５５により分離 されている。構成素子がラテラル構成されたこの実施例では、寄生サイリスタ構 造を介した電流経路が存在しない。というのは、第２のベースゾーンの部分領域 ３４、３６がｎドープされた部分領域２２によって分離されているからである。 一方の部分領域３６は前層を成し、構成素子の他の部分を遮蔽している。点弧電 流は電界効果トランジスタ の導電チャネルによって、半導体素子の変更された部分へ送出することができる 。 図２ｂの実施例は図２ａの実施例とは、ｐベース部分３６がエミッタ４４を完 全には覆っていない点で異なる。これにより、ベース部分領域３６と３４との間 でさらに改善された電気的減結合が得られる。このことは主サイリスタの機能の 改善につながる。 図２ｃの実施例は図２ａの実施例とは、ｐゾーン３０が絶縁層５５までつなが ったｎ＆＋＆エミッタ４０と４４によって遮断されている点で異なる。これによ り部分領域３６と３４の理想的な電気的減結合が得られ、主サイリスタの機能が 改善される。 上に示した実施例は付加的な製造工程を必要とせず、ＥＳＴ構成素子の製造の ための通常のプロセス経過で実現することができる。図４に示した第３の実施例 は別個の導電性ｐ＆＋＆領域を有する。 図４の実施例は、強くｐドープされた領域３８の位置を除いて、図２に示した 実施例と一致する。領域３８は第１のベースゾーン２０にあり、これによって部 分領域３６から分離されている。領域３８は図２の構成と同じように金属化部８ ２と接続されている。金属化部もダイオード列のｎドープされた層６１と接続さ れている。 図３は上に説明した半導体素子の等価回路を示す。等価回路では、非線形電流 ／電圧特性を有する構成素 子が素子Ｄによって示されている。 ダイオード列としてのＤの構成は図２に相応する。しかしず１に示したように ツェナーダイオードとして構成することもできる。このツェナーダイオードは図 ２に相応してポリシリコン技術で実現できることは明らかである。 すべての実施例は、ｎ領域とｐ領域が導電形式において反対である相補形構造 に対してもあてはまる。

【手続補正書】特許法第１８４条の８ 【提出日】１９９４年１０月２０日 【補正内容】 請求の範囲 １．導電形式が反対である少なくとも４つのゾーンを交互に有する、電界効果に より制御される半導体素子であって、 前記４つのゾーンには、アノード側エミッタゾーン（１０）と、これに続く第 １のベースゾーン（２０）と、カソード側の第２のベースゾーン（３０）と、カ ソード側エミッタゾーン（４０）と、隣接する別のエミッタゾーン（４４）とが 形成されており、 前記２つのエミッタゾーンはＭＯＳ電界効果トランジスタのソースとドレーン を形成し、 前記別のエミッタゾーン（４４）は、第１および第２のベースゾーン（２０、 ３０）並びにアノード側エミッタゾーン（１０）と共に主サイリスタを形成し、 さらにアノード接点と、カソード側エミッタゾーンでの接点と、ＭＯＳ電界効 果トランジスタの制御電極接点とを有する半導体素子において、 主サイリスタに所属する別のエミッタゾーン（４４）に隣接するカソード側ベ ースゾーンの部分領域（３４、３６）、またはカソード側ベースゾーン（３０） に隣接する別個の、強くｐドープされた領域（３８）が、非線形電圧／電流特性 を有する周辺構造ないし所定の構造の付加的構成素子（Ｄ）を介 してカソード接点（７２）に接続されていることを特徴とする、電界効果により 制御される半導体素子。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 コレク， ヤーツェク ドイツ連邦共和国 64546 メーアフェル デン―ヴァルドルフ フォーゲルスベルク シュトラーセ 13アー (72)発明者 シュタイン， エアハルト ドイツ連邦共和国 01968 ゼンフテンベ ルク ベルクバウシュトラーセ ３ (72)発明者 ジルバー， ディーター ドイツ連邦共和国 63179 オーベルツハ ウゼン ダルムシュテーター シュトラー セ 43

Claims (1)

1. 【特許請求の範囲】 １．導電形式が反対である少なくとも４つのゾーンを交互に有する、電界効果に より制御される半導体素子であって、 前記４つのゾーンには、アノード側エミッタゾーンと、これに続く第１および 第２のベースゾーンと、カソード側エミッタゾーンと、隣接する別のエミッタゾ ーンとが形成されており、 前記２つのエミッタゾーンはＭＯＳ電界効果トランジスタのソースとドレーン を形成し、 さらにアノード接点と、カソード側エミッタゾーンでの接点と、ＭＯＳ電界効 果トランジスタの制御電極接点とを有する半導体素子において、 カソード側ベースゾーンの部分領域（３４、３６）またはカソード側部分領域 に隣接する別個の、強くｐドープされた領域（３８）が、非線形電流／電圧特性 を有する集積構成素子（Ｄ）を介してカソード接点（７２）に接続されており、 前記部分領域は、主サイリスタのエミッタゾーン（４４）に隣接しており、 主サイリスタは、前記エミッタゾーン（４４）と、第１および第２のベースゾ ーン（２０、３０）と、アノード側エミッタゾーン（１０）とを含む、ことを特 徴とする、電界効果により制御される半導体素 子。 ２．前記構成素子（Ｄ）は阻止方向に駆動されるツェナーダイオードないしアバ ランシダイオードである請求の範囲第１項記載の半導体素子。 ３．構成素子（Ｄ）は順方向に駆動されるダイオードの列である請求の範囲第１ 項記載の半導体素子。 ４．前記ツェナーダイオードないしアバランシダイオードは、強くｎドープされ た領域（４８）によって形成されており、 前記強くｎドープされた領域はカソード側ベースゾーンの強くｐドープされた 領域（３２）内にある請求の範囲第２項記載の半導体素子。 ５．主サイリスタのエミッタゾーン（４４）に隣接するカソード側ベースゾーン の部分領域（３６）、または別個のｐドープされた領域（３８）は、絶縁半導体 層の始部と金属的に接続されており、 前記半導体層は強くｐドープおよびｎドープされたゾーンを交互に有し、 半導体層の端部はカソード接点（７２）と金属的に接続されている請求の範囲 第１項または第２項記載の半導体素子。 ６．主サイリスタのエミッタゾーン（４４）に隣接するカソード側ベースゾーン の部分領域（３６）は、エミッタゾーン（４４）を部分的に取囲む請求の範囲第 ５項記載の半導体素子。 ７．エミッタゾーン（４０、４４）は絶縁層（５５）まで伸張しており、 エミッタゾーン（４０、４４）の間には、ベースゾーン（３０）に所属するｐ ドープされた部分領域がある請求の範囲第５項記載の半導体素子。