JPS6399569A

JPS6399569A - ゲ−トタ−ンオフサイリスタ

Info

Publication number: JPS6399569A
Application number: JP28373286A
Authority: JP
Inventors: Shinichi Yamada; 真一山田; Shinji Hirano; 平野　真志
Original assignee: Meidensha Electric Manufacturing Co Ltd
Current assignee: Meidensha Electric Manufacturing Co Ltd
Priority date: 1986-05-29
Filing date: 1986-11-28
Publication date: 1988-04-30

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】Ａ、産業上の利用分野この発明はゲートターンオフサイリスタに関する。

Ｂ０発明の概要この発明はゲート・カソード間に接続しているサージア
ブソーバ−素子の構成に改良を加えたゲートターンオフ
サイリスタ（以下ＧＴＯ素子と略称する）においてＧＴＯ素子のゲート・カソード間に接続しているサージ
アブソーバ−素子を同一ウエノ・−上に形成し次ことに
工ｐ１外部接続していたサージアブソーバ−素子の配線を不要
にでき、以って配線からのサージの侵入がなくなるとと
もに配線のショートや断線の発生も防止できるようにし
たものである。

Ｃ３従来の技術第８図は増幅ゲート’に有するＧＴＯ素子の構成説明図
で、第８図において、主ＧＴＯ部１はＰ。

Ｎ＋ＰｔＮｔから構成され、増幅０７０部２はＰ、　Ｎ
。

ｐｔ　Ｎｓから構成される。６は主ＧＴＯ部１のカソー
ド電極、４は主ＧＴＯ部１のゲート電極、５は増幅０７
０部２のカソード電極で、このカソード電極５は主ＧＴ
Ｏ部１のゲート電極４と接続体６に工υ接続される。７
は増幅０７０部２のゲート電極である。図中、Ｇはゲー
ト端子、Ｋはカソード端子である。

８はゲー１−ｉ［、ｉｔ主ＧＴＯ部１へ直接流さないで
増幅０７０部２のみに流す几めのダイオード、９は増幅
０７０部２にバイアスを与えるツェナーダイオードで、
このツェナーダイオード９とダイオード８との直列体は
接続体６と増幅０７０部２のゲート電極７間に接続され
る。、１０は増幅ＧＴＯ部２０オン電流金主ＧＴＯ部１
０カソードへ流さずに確実に主ＧＴＯ部１のゲートへ流
すためのダイオード、１１はゲート回路の配線などによ
りインダクタンス分に蓄えられたエネルギー全吸収する
サージアブソーバく一素子となるツェナーダイオードで
おる。前記ダイオード１０とツェナーダイオード１１の
直列体は接続体６とカソード電極６との間に接続される
。

第９図は第８図の電気回路図で、図中Ａはアノード端子
である。

上記第８図のように構成された埋込みゲート形ＧＴＯ素
子ではゲートオフ電圧として６０Ｖの電圧値を通常印加
している。ところが、ＧＴＯ素子のターンオフ時にはゲ
ートＧ５カソードに間には６０Ｖ以上の過電圧が印加さ
れてし１う場合がある。この過電圧の発生原因はゲート
回路の配線等によるインダクタンス分に蓄えられたエネ
ルギーのためであることが知られている。この次め、Ｇ
ＴＯ素子ではゲートＧ５カソードに間の耐圧は１２０部
程度まで充分耐えられるように設定されているけれども
、その耐圧以上の過電圧が印加されるとゲートＧとカソ
ードに間の接合が破壊されてしまう。そこで、過電圧が
ゲートＧとカソードに間に発生したときツェナーダイオ
ード１１が動作して、過電正分が吸収され、破壊が阻止
されるようになっている。

Ｄ０発明が解決しようとする問題点ところが、サージアブソーバ−素子であるツェナーダイ
オード１１は外部接続する構成をとっているので次のよ
うな問題が発生する。

（１）サージアブソーバ−素子を外部接続するために、
配線のインダクタンスからサージが生じアブソーバ−と
しての機能を低下させてしまう。

（２）外部接続するため、その配線がケース内でショー
トする等のおそれがおる。

（３）サージアブソーバ−素子上外部接続することでケ
ース構造が複雑となる。

（４）　　ケース全組み立てる際の工数が多くなる。

（５）　　ケース内にダイオード等を収容するためにケ
ースが大形化する。

（６）ＧＴＯ素子自体にダイオード、ツェナーダイオー
ドを接続するため、その接続部の不良等にニジ歩留シが
低下する。

Ｅ０問題点′Ｉｉ−解決するための手段この発明は低抵
抗層が形成されるＰ２層表面に独立したＮ層を形成し、
このＮ吹回面の全部又は一部を残してエピタキシャル成
長ｖｃ工つて２１層の表面濃度よりは不純濃度の少ない
２１層全形成し。

前記Ｎ層の上部にＰｔ一層が形成されない部位を設け、
その近傍のＰｔ一層に補助電極用のＰ３一層上形成し、
このＰｌ　　層とＰ！′層に形成されるカンードＮ！層
とを電気的に接続し、同じウェハー上にサージアブソー
バ一部を形成したものである。

２０作用選択エピタキシャル法によってＮ層（Ｎｌ）表面の全部
又は一部ＫＰ！一層を形成しないことに工つて、ＮＩ　
Ｐｔ接合表面でツェナー電圧が決定される。

Ｇ、実施例以下図面を参照してこの発明の第１１ｉｌ！施例會説明
するに第８図と同一部分は同一符号を付して述べる。

第１図において、ｌずオリジナルウエノ・−Ｎ１にガリ
ウム拡散を行いＰ、、Ｐ、層を形成する。このときのウ
ェハーＮ、とじては４Ｘ１０”（ＡｔｏｍｓｃＩＦ１″
″３〕厚さ４００μｍのものを使用し、Ｐ＋　、Ｐｔの
表面濃度は２Ｘ１０　　［：Ａｔｏｍａｚ　　）　、深
３０μｍとし次。

次にｐｇ層にリン拡散を行いＮ３層を形成する。このと
１！　Ｎｗ　ＨＡの表面濃度は１０　　［：Ａｔｏｍｓ
　ｃｍ　　）で、拡散深さ１５μｍとした。Ｎ６層の形
成後、２７層にボロン拡散を行いＰ＋層の埋込ゲートを
形成する。その後、２１層に選択エピタキシャル成長を
行い２１層全形成する。このとき、選択エピタキシャル
成長はＮ２層表面の一部又は全部にＰ、−が成長しない
ように形成させる。このように構成することによυＮ＊
Ｐｔ接会表面でツェナー電圧が決定される。なお、Ｐｔ
一層の表面濃足は１０　’　（Ａｔｏｍｓ　Ｃｍ−”　
）で、厚さ３０μｍである。

Ｐｔ一層にオーミック層ｐ、ｐ、　　とカソードＮ、。

Ｎ８層を形成する。Ｎｔ　、　Ｎｍ層の表面濃度は　４
×１０　”　（Ａｔｏｍｓ　ｃｍ　　〕で、深さ８　μ
ｍである。

１２はサージアブソーバ一部１６の補助電極で、この補
助電極１２はカソード電極６に接続される。

第２図はサージアブソーバ一部１６の等価回路図で、サ
ージアブソーバ一部１６には高抵抗Ｒ（分流抵抗）が並
列接続されている。このようにして形成したサージアブ
ソーバ一部１６のブレークダウンの動作は第３図に示す
ような特性となった。

この第３図において、微分抵抗の高い領域は高抵抗Ｒに
依存され、微分抵抗の低い領域はＮｍ　Ｐｔ接合がブレ
ークダウンする。このときのブレークダウン電圧は前述
したよ゛うに約７０Ｖである。つｌｊ）、Ｎ＋層全全形
成たことに＝９ゲートＧとカソードに関は７０Ｖ’Ｅで
しか印加されなくなｐ１ターンオフ時に生じるサージか
らゲートＧ、カソードに接合を保護することができる。

上記のようにして形成され九〇ＴＯ素子ではＮ、　Ｐ、
接合表面でツェナー電圧が決定されるが、この場合、Ｎ
３層の拡散深さを深くすることによって第２図に示した
分流抵抗Ｒは大きくなる。しかし、ＧＴＯ素子のＮ、　
Ｐ、接合で決定されるＡ−に間耐圧が低下してし１うの
で、Ａ−に間耐圧を考慮し友拡散深さとしなければなら
ない。ｌた。Ｎ、Ｐ。

接合光面の一部を高抵抗（５０備程度）ｏＰｔ一層で覆
うのでＮ、Ｐ、接合表面は安定な保護膜となるが、残り
の一部表面には保護膜としてｓｔｏｗを形成する。

第４図はこの発明の第２実施例を示すもので、逆導通形
ＧＴＯ素子にこの発明の構成を適用したものである。

この第４図におけるＮ　ｉ　Ｐ　！接合をゲートオフ電
圧エリも高くかつゲートＧ・カソードに間の耐圧ニジ低
いブレークダウン電圧に形成すると、分離部１４は分離
抵抗をサージアブソーバ一部の動作金兼ねた構成にする
ことができる。１５はダイオード部である。この第４図
のＧＴＯ素子の場合も、前記実施例と同様な効果を得る
ことができる。

第５図はこの発明の第３笑施例を示す構成図で、この第
３実施例は第１笑施例における烏層を２つに分割してＮ
１１．層とＮｆｆｂ層に構成したものである。

このように構成したのは次の理由からである。すなわち
、前記第１実施例において、Ｐ、層上に成長したＰｔ一
層は２７層に比較して高抵抗であるので、ツェナー電圧
はＮｌＰｔ接合の狭面ｍ度で決ることが知られている。

このため、ツェナー電圧を高くする医はＰ２層の抵抗金
高くすれば良いが、これが高いとＧＴＯ累子のターンオ
フ時の２１層の横方向抵抗が高くなってし１う。この結
果、ＧＴＯ素子の遮断電流が大きくならなくなるから、
これを解決するには２２層の抵抗は低くシ、かつツェナ
ー電圧を高くする必要がある。

上記理由から第３実施例では第１１ｊ！施例のＮ１層ｔ
Ｎ。、　Ｎｓｂ層の２つに分割してツェナー電圧を高く
シ、第１実施例に比較してサージアブソーバ−耐圧を２
倍にすることができる。

第６図ＡはＮ＠＠　ＨＮＢｂ層近傍の拡大図、第６図Ｂ
はその等価回路図である。この第６図Ｂから明らかのよ
うに、サージアブソーバ−は直列接続されたことになり
、サージアブソーバ一部の耐圧は２倍になる。この工う
に構成することにより、第１実施例ではＰｔ層のシート
抵抗１２０Ω／口の時ブレークダウン電圧が５０Ｖ以下
程度だったけれども第３実施例のように構成すれるとそ
の電圧が１００ｖ以下程度に設定することができる。

第７図はこの発明の第４実施例を示す構成図で、この第
４実施例は第２冥施例におけるＮ、層を２つに分割して
８口、　ＮＨｂ層に構成したもので、その動作は第３実
施例と同様である。なお、ｉ＠４５ｉＩ！施例ではサー
ジアブソーバ−を分離部１４に利用できる。

上記第３及び第４５Ａ施例では２７層の抵抗を必要最低
値にしてツェナー接合を必要個数直列接続することによ
ってサージアブソーバ−電圧を任意に選定することがで
きる。このようにサージアブソーバ−電画を任意に得て
、主ＧＴＯ部１ＯＮぽｔ−接合への過電圧を保護するこ
とができる。ｌた。

第３及び第４実施例ではＮ口ｌ　Ｎ＋ｂ層を第１実施例
に対して２分割した場合について述べて来たが、Ｎ、層
は複数個に分割してもよい。

Ｈ０発明の効果以上述べたように、この発明によれば、サージアブソー
バ一部を同一ウニバー上に形成するようにしたので、サ
ージアブソーバ−素子の外部接続配線が不要となシ、配
線から侵入するサージがなくなる利点がある。また、配
線が不要となるので、配線のショートや断線が生じる可
能性上大幅に軽減でき、かつケース構造が簡単になる。

この他、外部接続部品がなくなるため、素子の信頼性が
向上し、かつ組み立ても簡単になる等の優れた効果があ
る。

【図面の簡単な説明】

第１図はこの発明の第１実施例を示す構成図。第２図は第１図のサージアブソーバ一部の等価回路図、
第３図はサージアブソーバ一部のブレークダウン特性図
、第４図はこの発明の第２実施例金示す構成図、第５図
はこの発明の第３実施例を示す構成図、第６図ＡはＮ。、Ｎｓｂ層近傍の拡大図。第６１９Ｂはサージアブソーバ一部の等価回路図。第７図はこの発明の第４実施例を示す構成図、第８図は
従来例を示す構成図、第９図は第８図の電気的な回路図
である。１・・・主ＧＴＯ８ｉｌ、２・・・増幅ＧＴＯｉ、３・
・・主ＧＴＯ部カソード電極、４・・・増１！ＧＴＯ部
ゲート電極、５・・・増幅ＧＴＯ部カフカソード電極・
・・接続体、７・・・増幅ＧＴＯ部ゲート電極、１２・
・・サージアブソーバ−電極、１３・・・サージアブソ
ーバ一部。１４・・・分離部、Ｇ・・・ゲート、Ｋ・・・カソード
、Ａ・・・アノード、Ｒ・・・分流抵抗。第１図第１実プセイ列の串彎厖回３−−一主ＧＴＯ９巨カッーＦ＠凝４−−−工ＧＴＯ部つ”“−Ｆ雪上ｐ５−−一増暢ＧＴＯ吉戸刀ソード電朱）７一−−増幅Ｇ
ＴＯ邪勺ｒ“−ト慣イ鞍１２−補助電役第２図　　　　　第３図第４図第２＊たイ列の誦へ゛昭第５図第　３９℃ノ４Ｐイタ７弓　のオー綺す）×冨ａ第６図
Ａ　　　第６図Ｂ拡大圏　　　　　　　　尊イ西回路ｋＫ　　　　　　　　　　　　　　　　　　　　ｌ−１第
７図　− 第４英９セ作１１の未肯瓜口ダイオード部　の雌部　増幅３７０部　　主ＧＴＯ部第
８図イ疋米イグリの４ｐｉ万又°し己ｊｉ雪や品ＧＴＯｉ　　　　　　　　　　　　　ヨニＧ
ＴＯ音ｙ第９図電％的ｒｆ口賂圓

Claims

【特許請求の範囲】

（１）Ｐ＿１Ｎ＿１Ｐ＿２Ｎ＿２の４層からなり、Ｐ＾
＋低抵抗層を埋込ことによつてＰ＿１Ｎ＿１Ｐ＿２Ｎ＿
２に流れる電流をオン、オフ制御させるように構成され
た半導体素子において、前記低抵抗層が形成されるＰ＿２層表面に独立したＮ層
を形成し、このＮ層表面の全部又は一部を残してエピタ
キシャル成長によつてＰ＿２層の表面濃度よりは不純濃
度の少ないＰ＿２＾−層を形成し、前記Ｎ層の上部にＰ
＿２＾−層が形成されない部位を設け、その近傍のＰ＿
２＾−層に補助電極用のＰ＿３＾＋層を形成し、このＰ
＿３＾＋層とＰ＿２＾−層に形成されるカソードＮ＿２
層とを電気的に接続し、同じウェハー上にサージアブソ
ーバー部を形成したことを特徴とするゲートターンオフ
サイリスタ。
（２）前記Ｎ層は複数個に分割形成されたことを特徴と
する特許請求の範囲第１項に記載のゲートターンオフサ
イリスタ。