JPH05505061A - 電圧ストレス変更可能なｅｓｄ保護構造 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 圧ストレスハ　可　なＥｓＤ　＝　゛−１！ユノ］り引九互 本発明は電気保護装置に関し、特に、モノリシック集積回路を比較的大きな過渡 電圧から保護する装置に関する。

１隻互！見 集積回路は多（の型の電気機器に組み込まれている。一般に、そのような集積回 路は高過渡電圧による損傷を受け易い。

いくつかの機器においては、高い過渡電圧は１００ボルト又はそれ以上の正及び ／又は負のピークレベルを有することができ、数マイクロ秒の継続期間を有する ことができる。高過渡電圧静電数１ｉ（ＥＳＤ）は、例えば、摩擦或いは誘導に よって静電気を帯びた使用者が機器の制御装置に触れることによっても生じ得る 。

高過渡電圧によって他の方法で生じる損傷からの集積回路の保護に適用され得る 保護装置は当該分野において公知である。そのような装置は、例えば、Ａｖｅｒ ｙの米国特許第４゜４１４．７１１号、Ａｖｅｒｙの米国特許第４．　４０５． 　９３３号、ＫｏｋａｄＯらの米国特許第４，６３１，５６７号、及びＲｏｕｎ ｔｒｅｅらの米国特許第４，６９２，７８１号において説明されている。

その保護機能を定める場合に、保護装置が、それ自体が破壊される、或いはその 保護能力が大きく損なわれることなく、比較的大きいエネルギーに付随する過渡 に対処できるようにすることも、望ましい。さらに、保護装置が大きな過渡電圧 を受けたことの表示を行うことも望ましい。

及豆立！且 半導体保護回路は、第１の導電型の半導体基板、基板内のその表面にある第２の 導電型の領域を備えている。第２の導ｉｉ型の領域の中には、第２の導電型の第 １及び第２の領域、基板の表面にある第１の導電形の第３の領域、並びに基板の 表面であり第３の領域に近接する第２の導電型の第４の領域が配されている。第 １の導電型の浅いフィールド領域が第２の導電型の領域中に表面からある距離だ け入り、第１及び第２の領域の間に広がりている。第１の電気コンタクトが第２ の導電型の第１の領域上に配されている。第２の電気コンタクトが第３及び第４ の領域上に配されている。

フィールド層に形成されたエミッタ電極、第２の導電型の領域に形成されたベー ス電極及び半導体基板に形成されたコレクタ電極を有する第２の極性型の第２の 極性型のトランジスタ、並びにトランジスタのエミッタと電極コンタクトとの間 に形成されたアバランシェ破壊ダイオードを形成するための過渡応答手段は、保 護されるべき集積回路の端子と基準電位供給源との間に加えられる高過渡電圧に 応答する。

本発明の他の実施態様において、半導体保１回路は策１の導電型の半導体基板を 備えており、この基板はその表面近傍に、比較的浅く比較的高導電度の第１の導 電型のフィールド層を有している。第２の導電型の領域は基板内の表面にあり、 その中には第２の導電型の第１及び第２の領域が配されている。第１の導電型の 他の領域は基板内の表面にある。箪２の導電型の他の領域は、基板内の基板の表 面にあり、第１の導電型の他の領域に近接している。端子は第２の導電型の他の 領域の表面上にある。

例えば、ＮＰＮ又はＰＮＰの特定の極性型のバイポーラトランジスタは、第１の 導電型の他の領域からなるエミッタ電極、基板によって形成されるベース電極及 び第２の導電型の第２の領域からなるコレクタ電極を有している。過渡応答構造 は、端子と基板との間に加えられ、ドーピングプロファイルを変更する高過渡電 圧に応答することによって、フィールド層からなるエミッタ電極、箪２の伝導型 の領域からなるベース電極、基板によって形成されるコレクタ電極を有する第２ の導電極性型のトランジスタ、並びに第２の伝導型のトランジスタのエミッタ及 び端子から構成されるアバランシェ破壊ダイオードを形成する。

本発明の他の局面によると、第１の極性型の第１のトランジスタは、高過渡電圧 から保護されるべき集積回路の端子と抵抗性結合されているコレクタ電極、基準 電位のポイントと結合されているエミッタ電極及び基準電位のポイントと結合さ れているベース電極を有している。過渡応答配置は、高過渡電圧の発生に応答し て、その結果、ドーピングプロファイルを変更し、端子に結合されているエミッ タ電極、第１のトランジスタのベース電極に結合されているコレクタ電極及び第 １のトランジスタのコレクタ電極に結合されているベース電極を有している箪２ の極性型の第２のトランジスタを集積回路内に形成する。

【に！！呈且亙 図面において、同一の構成要素には同一の参照番号が付けられ、 図１は、本発明による保護装置の異尺の断面図を示し、図２は、本発明の保護回 路及び集積回路の典型的な接続の概略を示し、 図３は、図１の装置に対応する保護装置の概略回路図を示し、 図４は、図１及び３の装置の電気特性のグラフを示し、図５は、本発明の他の実 施態様の保護装置の異尺の断面図を示し、 図６は、図４の装置に対応する保護装置の概略を示し、並びに 図７は、図５及び６の装置の特性のグラフを示している。

ましい　態　の−　な８ロ 図１において、回路はＰ型シリコンの半導体基板１０に形成されている。比較的 低濃度に、典型的には１０１４〜１０１５／　ＣＣにドープされた領域であって 、比較的低導電度であるＮ−ウェル１２が基板１０に配されている。比較的高濃 度に、典型的には１０”／ｃｃにドープされた領域であり、比較的高導電度であ る第１のＮ′″領域１４がＮ−ウェル１２の範囲内に配されている。第２のＮ４ 領域１６もまた、Ｎ−ウェル１２に形成され、その境界を越えて基板１０にまで 広がっている。

第３のＮ＋領域１８はＮ−ウェル１２の境界の外側の基板１０内に配されている 。Ｎ−ウェル１２並びにＮ＋領域１４．１６及び１８は典型的には、同一のプロ セスステップにおいて同時に形成される。比較的高濃度にドープされ比較的高導 電度である第１のＰ′″領域２０は基板１０内で第３のＮ０領域１８に近接して おり、好ましくはＮ１領域１８に接触してそれと共にＰ”Ｎ＋接合を形成する。

しかしながら、Ｎ′−領域１８が第１のＰ“領域２０の近くにあることは本質的 ではない。Ｎ＋又はＰ＋領域に占められていない表面に近接している基板１２の 部分は、比較的浅いＰ９注入層２２及び２４をその中に有している。Ｐ０注入層 ２２及び２４は一般に当該分野においてはフィールド注入領域と称される。それ らは、一般に基板表面の反転電圧を増大するために用いられ、それらがなければ 、上の層にトラップされた電荷によって生じ得る、表面に沿った疑似導電チャネ ルの形成を阻止する。

酸化シリコンなどの絶縁層２６が基板１０の表面上に配されている。絶縁層２６ はホウ素などのＰ型ドーパントを含有している。コンタクト表面２８で電気的コ ンタクトをさせるために、絶縁層２６内の領、域１４．１８及び２０の上に開口 部が形成される。例えば、アルミニウム、モリブデン、ポリシリコン又はシリサ イドであり得る導電層３０が絶縁層２６上に配され、Ｎ０領域１４と接触し、基 板１０上に形成され得る信号利用回路構成３４などの他の回路構成と接続されて いる。他の導電層３２が絶縁層２６上に配され、Ｎ′″領域１８及びＰ“領域２ ０と接触する。導電層３０は、外部回路と接続するための結合パッド３６と接続 されてもいる。フンタクト表面２８の下のＮ−ウェル１２の存在は、高電流スト レスレベルで起こり得るアルミニウム突接けの効果を低減するように働く。導電 層３２は基準電位の供給源と接続されている。

図２は１つの可能な配置を示しており、図２において、集積回路２１は第１の端 子２３と第２の端子２５との間に接続されている。本実施例において、端子２３ は第１の極性の電圧の供給端子であり、端子２５は基準電位を供給する供給端子 として示されている。しかしながら、端子２３は供給端子というよりもむしろ入 力又は出力信号端子であり得る。本発明による保護回路２７は端子２３及び２５ の間に、つまり、集積回路２１と並列に接続されている。従って、保護回路２７ は、過渡電圧に応答してオンして過渡エネルギーを基準電位供給源、本実施例で はグランドに導くことによって集積回路２１を保護する。

図３は図１の構造によって形成された回路の概略等価図を示している。抵抗Ｒｗ はＮ“領域１４とＮ＋領域１６との間のウェル１２の部分の抵抗によって実質的 に形成されている。

ＮＰＮ　トランジスタＱｌのコレクタはＮ”Ｈ域１６によって形成され、そのエ ミッタはＮ′″領域１８によって形成されている。

トランジスタＱ１のベース領域はＰ”領域２４によって本質的に形成されている 。トランジスタＱ１のベース及びエミッタ電極間に接続されている抵抗Ｒｓは、 Ｎ６領域１８に接続されているＰ“層２４とＰ９領域２０との間の基板１０の部 分によって実質的に形成されている。ダイオードＤ１はウェル１２及び領域２０ によって接触されている基板１０によって形成される。

ストレスされていない状態では、つまり、一度も高電圧ストレスを受けていない うちは、図１及び図３の装置は図４のような特性を示す。図４に示されるように 、ある一定の破壊レベルを印加電圧が越えるまでは、測定可能な電流は流れない が、そのレベルを越えると増加する電圧と共に電流が急激に増加する。過渡電圧 の印加状態においては、大きな電流が流れることにより、電圧が制限され、導電 体３０に接続されている回路構成を過渡から保護する。

高レベル過渡の図１及び図３の装置への他の効果が次に考慮される。静電放電な どの高レベル正電流ストレスの間は、アバランシェ破壊がＮ＋領域１６とＰ＋層 ２４との間の接合で起こる。この現象は、導電体３０への高い正電圧によって生 じる高強度電界の発生と共に、酸化絶縁層２６へのホットエレクトロン注入を引 き起こす。これらの電荷はトラップされ、層２２におけるエンハンスメントを引 き起こすことによって、層２２をより強いＰ型にする。さらに、高ストレスレベ ルでは、ウェル１２における電力消費レベルによって局所的に高温となる。その 結果、層２２上のフィールド酸化物の部分から層２２へのホウ素ドーパントの交 換が起こり、これによって層２２中のドーピングレベルが増大する。両効果の作 用は、シリコン／二酸化シリコン界面での層２２中の高濃度にドープされた薄い Ｐ＋層の形成を引き起こす。これはまた、ノイイポーラ寄生トランジスタを形成 することによって装置動作における質的変化を引き起こす。

上記の効果を引き起こした高レベル過渡が停止しても、これらの変化は元に戻ら ない。このように、高レベル過渡に続いて、装置は、図５及び図６を用いてさら に論じられるように、不可逆的に「プロゲラムコされる。図５は装置の得られる ストレス後状態を示している。図６は図５の構造の等価概略図を示している。

特に図５を参照して、層２２中の高濃度にドープされた薄い２９層の形成は層２ ２とＮ”ａ域１４及び１６との間の破壊電圧を変化させる。また、ここでＰ＋層 ２２は図５の新しいＰＮＰバイポーラトランジスタＱ２のエミッタ電極を形成す る。

同時に、２９層２２はまた、図６のツェナーダイオードＺ１の７ノードを形成し 、そのカソードはＮ１領域１４によって形成される。このように、ツェナーダイ オードＺ１はトランジスタＱ２のエミ・７タ電極と直列である。Ｎ−ウェル１２ はトランジスタＱ２のベース電極を形成し、基板１０はコレクタ電極を形成する 。

残りの構成要素は、ストレス前の状態とほぼ変化していない。得られる配置は図 ６に概略的に示されている。トランジスタＱｌ及びＱ２が、ＳＣＲ的特性を示す 配置を形成するような補助的な方法でベースコレクタ相互接続をしていることは 、当業者によって理解されるであろう。ストレス後の装置の典型的な特性は図７ に示されている。図７より、ＴＶ特性の「スナップバック」特徴が明らかである 。明らかに、装置は高レベル過渡に対する保護を提供する所望の特性を提供し続 ける。しかしながら、ストレス後動作は、特性がストレス前の動作とは異なって いるので、装置が高レベルストレスを受けたという明らかな表示が得られる。そ のような表示は技術的診断分析において非常に有用な分析手段であり得る。

図５及び図６の構造は図１及び図３の構造の修正として説明されたが、本発明は それに限定されるものではないことはもちろんである。例えば、図１及び図３の 装置において、注入された２９層２２に代えてＰ＋領域が製造中に導入されるこ とが可能である。得られる装置は、分析手段として用いられないこと以外は、図 ５及び図６の装置と対応している。

本発明の装置は、境界規定のための標準的なフォトリングラフィ及びエツチング ステップ並びにドープされた領域を形成するためのイオン注入を用いて製造され ることができる。

典型的には、シリコン基板が、例えば、Ｐ型ドーパントとしてのホウ素及びＮ型 ドーパントとしてのリンと共に用いられるが、他の適当な材料が用いられること も可能である。

本発明の各種実施態様の修正を当業者が思い付くことがあり得る。例えば、例示 的な実施態様では特定の導電型を用いて説明がなされたが、相対的な導電型が同 じである限り逆の導７４型も用いられ得る。そのような或いは類似した修正は本 発明及び添付の特許請求の範囲の精神及び範囲内である。

Ｆｉｇ、　Ｉ Ｓ 補正書の写しく翻訳文）提出書（特許法第１８４条の７第１項）平成３年１１月 １４日

Claims (19)

【特許請求の範囲】
1. １．第１の導電型の半導体基板、 該基板内のその表面にある第２の導電型の領域であって、その中に比較的高い導 電度を有する第２の導電型の第１及び第２の領域を有している第２の導電型の領 域、該基板内のその表面にある第１の導電型の第３の領域、該基板内のその表面 にあって該第３の領域と近接している第２の導電型の第４の領域、 第１の領域にわたって表面上に配された端子、並びに該基板内にあり、該第１及 び第２の領域の間の基板表面に近接している第１の導電型のフィールド層、該第 １の導電型の第３の領域に形成されたエミッタ領域、該基板に形成されたベース 領域及び該第２の領域に形成されたコレクタ領域を有する第１の導電型のトラン ジスタ、並びに 該端子と該基板との間に印加される高過渡電圧に応答する過渡応答手段であって 、該フィールド層を有するエミッタ領域と、該第２の導電型の領域を有するベー ス領域と、該基板を有するコレクタ領域と、を有する第２の導電型のトランジス タ、及び該第２の導電型のトランジスタのエミッタと端子とから構成されるアバ ランシェ破壊ダイオードを形成するための過渡応答手段、 を備えている保護回路。
2. ２．請求項１に記載の保護回路であって、該回路は前記基板の表面上に配された 絶縁層を備えており、前記過渡応答手段は前記第２の導電型のトランジスタのエ ミッタ領域に対応するフィールド層の一部上に配された絶縁層の部分に、トラッ プされた電荷を提供する手段を備えている、保護回路。
3. ３．請求項２に記載の保護回路であって、前記過渡応答手段は、前記第２の極性 型のトランジスタの導電率を増大するために、該トランジスタのエミッタに対応 するフィールド層の部分におけるドーピングを増大する手段を備えている、保護 回路。
4. ４．請求項３に記載の保護回路であって、前記第１及び第２のトランジスタはバ イポーラである、保護回路。
5. ５．集積回路構造に形成された保護回路であって、高過渡電圧から保護されるべ き集積回路の端子に抵抗結合されているコレクタ電極を有し、エミッタ電極を有 し、基準電位のポイントに結合されているベース電極を有する第１の極性型の第 １のトランジスタ、及び 高過渡電圧の発生に応答して、該集積回路の端子に結合されているエミッタ電極 、該第１のトランジスタのベース電極に結合されているコレクタ電極、及び該第 １のトランジスタのコレクタ電極に結合されているベース電極を有する第２の極 性型の第２のトランジスタを、該世集積回路に形成するための過渡応答手段、を 備えている保護回路。
6. ６．請求項５に記載の保護回路であって、前記過渡応答手段は前記第２のトラン ジスタのコレクタ電極と直列のツェナーダイオードを形成する、保護回路。
7. ７．請求項６に記載の保護回路であって、ダイオードが端子と基準電位のポイン トとの間に結合されている、保護回路。
8. ８．表面を有するＰ型半導体基板、 該基板内で該表面に近接するＮ−ウエル、該Ｎ−ウエル内の第１のＮ＋領域、 該Ｎ−ウエル内及び該Ｎ−ウエルの境界を越えて広がっている第２のＮ＋領域、 該Ｎ−ウエルの境界の外例の第３のＮ＋領域、該Ｎ−ウエルの境界に形成され、 ＰＮ接合を形成するように該第３のＮ＋領域と隣接しているＰ＋領域、該Ｐ基板 の表面に近接しているＰ＋フィールド層、該基板の表面上に重なり、該第１及び 第３のＮ＋領域並びにＰ＋領域の部分の上に重なるコンタクト開口部を有する絶 縁層、第１のＮ＋領域と電気的に接触している第１及び第２のＮ＋層の間に位置 する該Ｐ＋フィールド層の一部上に配された第１の導電層、並びに 該第３のＮ＋領域及びＰ＋領域の上に配され、それらと電気的に接触している第 ２の導電層、 を備えている保護装置。
9. ９．請求項８に記載の保護装置であって、前記絶縁層の少なくとも一部はＰ型ド ーパントを含んでいる、保護装置。
10. １０．請求項９に記載の保護装置であって、前記Ｐ型ドーバントの少なくとも一 部は前記第１及び第２のＮ＋層の間に位置するＰ＋注入層の部分に拡散している 、保護装置。
11. １１．第１の導電型の半導体基板、 該基板のその表面にある第２の導電型の領域であって、その中に比較的高い導電 度を有する第２の導電型の第１及び第２の領域を有している第２の導電型の領域 、該基板内のその表面にある第１の導電型の第３の領域、該基板内のその表面に あって核第３の領域と近接している第２の導電型の第４の領域、 該第２の導電型の領域中にある距離だけ入っており前記第１及び第２の領域の間 に広がっている第１の比較的浅いフィールド領域、 該第２の導伝型の第１の領域上にある第１の電気コンタクト、 該第３及び第４の領域上にある第２の電気コンタクト、並びに 端子と基板との間に印加される高過渡電圧に応答する過渡応答手段であって、該 フィールド層を有するエミッタ電極と、第２の伝導型の領域を有するベース電極 と、を有するトランジスタ、及び第２の導伝型のトランジスタのエミッタと電極 コンタクトとから構成されるアバランシェ破壊ダイオードを形成するための過渡 応答手段、 を備えている保護装置。
12. １２．請求項１１に記載の保護装置であって、前記第１の電気コンタクトは保護 されるべき電気回路の端子に接続されており、前記第２の電気コンタクトは基準 電位のポイントに接続されている、保護装置。
13. １３．請求項１１に記載の保護装置であって、前記第２の導電型の領域中にあり 前記第２及び第４の領域の間に広がっている第２の浅いフィールド領域を備えて いる保護装置。
14. １４．請求項１２に記載の保護装置であって、前記第２の導電型の領域中にあり 前記第２及び第４の領域の間に広がっている第２の浅いフィールド領域を備えて いる保護装置。
15. １５．請求項１４に記載の保護装置であって、前記第１の浅いフィールド領域は 前記第２の浅いフィールド領域よりも高い導電度である、保護装置。
16. １６．請求項１５に記載の保護装置であって、前記第１の浅いフィールド領域は 、およそ１０１７と１０１９／ｃｃとの間のレベルのドーバントを含んでおり、 前記第２の浅いフィールド領域は、およそ１０１５と１０１６／ｃｃとの間のレ ベルのドーパントを含んでいる、保護装置。
17. １７．第１及び第２の接続ポイント、 エミッタ、ペース及びコレクタ電極を有し、エミッタ電極は該第１の接続ポイン トに結合されている、トランジスタ手段、 該ベース電極及び該第１の接続ポイントに結合されている第１の抵抗手段、並び に 該コレクタ箪種及び該第２の接続ポイントに結合されている第２の抵抗手段、 を備えている保護回路であって、 該第１及び第２の接続ポイントの一方は集積回路の端子と接続されており、該第 １及び第２の接続ポイントの他方は基準電位のポイントと接続されている、保護 回路。
18. １８．第１及び第２の接続ポイント、 各エミッタ、ベース及びコレクタ電極を有し、エミッタ電極は該第１の接続ポイ ントに接続されている、第１のトランジスタ手段、 該ベースと第１の接続ポイントとの間に接続されている第１の抵抗手段、 各エミッタ、ベース及びコレクタ電極を有しており該第１のトランジスタ手段と は逆の極性型の第２のトランジスタ手段であって、該第２のトランジスタ手段の コレクタ電極は該第１のトランジスタ手段のベース電極と接続され、該第２のト ランジスタ手段のベース電極は該第１のトランジスタ手段のコレクタ電極と接続 されている、第２のトランジスタ手段、該第２のトランジスタのエミッタ電極と 第２の接続ポイントとの間に接続されているアバランシェダイオード手段、並び に 該第１及び第２の接続ポイントの間に接続されているダイオード手段、 を備えている保護回路。
19. １９．請求項１８に記載の保護回路であって、前記第１及び第２の接続ポイント の一方は集積回路の端子に接続され、該第１及び第２の接続ポイントの他方は基 準電位のポイントに接続されている、保護回路。