JPS5843557A

JPS5843557A - 半導体装置

Info

Publication number: JPS5843557A
Application number: JP14130281A
Authority: JP
Inventors: Isao Baba; 馬場　勲
Original assignee: Toshiba Corp; Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1981-09-08
Filing date: 1981-09-08
Publication date: 1983-03-14

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】この発明線、特に集積回路の入力保映回路部を改畳した
半導体装置に関する。　・一般に、半導体集積回路には外部サージ等か゛ら入力回
路等を保護するために入力保護回路部が設けられている
。儒えは、Ｃ−ＭＯ８回路からなる集積細路ては、近年
高速化および高集積化等の要求が高まり、そのためにＭ
ＯＳ　）ランジスタのｒ−）酸化膜厚（以下ｒ−）膜厚
と称する）等が薄膜化され１例えは４Ｏ−ＯＸ〜７００
Ｘ程度になっている。ところて、・このｅ−）膜の絶縁
破壊耐圧（以下単に耐圧と称する）は１通常「ａ２〜１
０　Ｘ　１０　’　Ｖ１５１Ｊ　Ｔ　！　Ｄ　％膜厚１
１１２００又の場合には、２４−１２０ＶＩｉ１度の耐
圧がある。この・ｒ−ト膜厚が、上記のように７００１
ｏ場合には１４〜７０Ｖ４４Ｇ０１Ｏ場合Ｋａ８〜４−
ＯＶｌｉ度の耐圧になり、ｒ−）膜厚の薄膜化によって
著しく耐圧が低下する。したがづて、ｋｌＦ、入力保護
回路部社、このような薄膜の−３”−）を有する。

Ｃ−ＭＯＳ　＠路等の集積回路には非常に重要である。

このような・・入力保護回路ＳＦｉ、通常第１図（（転
）に示すように、例え＃ｉｐｍ半導体基板Ｊ　Ｊ（Ｃ−
ＭＤＢ＠路の場合のＰフェル層）の表面にＮ＋不純領域
（以下単・にＮ＋層）１１が形成され−この□８層１１
にはアル電；ウム等の金属膜ＩＪを介して入力信号ＩＮ
が供給される。この金属線１３は基板１１表面上に酸化
膜７４を介して形成され、Ｎ＋層１２とオーキックコン
タクトを得るように接続されている。そして、入力信号
ＩＮは１例えば金属ｊｌｌ［ＪＪと接続しているＣ−Ｍ
Ｏ８回路のダート（図示せず）に供給される。

このような入力保護回路部は、第１図（Ｂ）　Ｋ示すよ
うな等価回路となる。すなわち、入力信号ＩＮは、上記
（Ａ）図に示し友ｐｍ基板１１とＮ“層１２からなるダ
イオード１５（逆方向）およびび抵抗Ｂ、１（Ｐ型基板
・）を介して接地側ｖ１．。

すなわち接地されてい石基板１１へ供給される。

さらに１例えば電源間（ｖ、、−ｖ□）にＰｆ責／ネル
ＭＯ８トランジスタＩＣとＮチャネルＭ０８トランジス
タ１１が直列に＊続してなるＣ−ＭＯ８０８回路１設け
られ、このＣ−→Ｓ＠路１８のＭＯ８トランジスタｉｇ
＊ｘｒの両者のｆ−）に上記入力信号ＩＮが供給され、
この信号ＩＮＫ応じた出力信号ＯＵＴがＣ−ＭＯ８０８
回路から出力される。

そして、い噴入力信号ＩＮとして、例えば外部サージ等
の影響によりてラング波形等の電圧信号が供給された場
合、ダイオード１ｓがオン状態、すなわちブレークダウ
ンすることによりて。

電流はダイオード−ＩＳｔ−介して基板１１である接地
側ＶＳＳへ流れ、ｃ−Ｍｏｓ胞路１１へ供給される外部
サージ等を大幅に低下できる。

このようにして、外部サージ等に対してＣ−ＭＯ１ｉ回
路１１１の？−）への悪影響を防止できるが、上記のよ
うな従来の入力保護回路部部サージ等の入力信号ＩＮが
供給された場合、通常ダイオードＩＪがブレークダウン
の状態になる耐圧は、Ｃ−ＭＯ８０８回路１のｆ−）耐
圧よりも高いため、ダイオード１１５がブレークダウン
の状態になる前ｔＭ、　Ｃ−ＭＯ８回路１＃０ｆｆ−）
に１ｌ−１ｉｊＩ）ＩＥ％＠ｔＥ、、：イ１１１′・艷
００″ｌＤ［ＪＥ”°−０゜回路１１のｒ−）１り耐圧
ｔ−４える場合にはダートの絶縁破壊が生ずるなどの欠
点がある。これを防止するＫは、ダイオード１５の逆方
向耐圧（ブレークダウン電圧）を下ける仁とが考えられ
るが、この場合にａｒｍ基板１１の濃度を高めるなど半
導体装置の製造゛において不都合があ夛、従来の入力保
護回路部の構造では不可能である。　　　　　　　　　
　　　　　・・この発明は、上記の事情を鑑みてなされ
たもので１、外部サージ等の入力信号に一対して、Ｃ−
ＭＯＢ’回路のｒ−）耐圧等の電圧よりも低い電圧で保
護動作を行なうことによニー）で、集積回路の入力保５
ｔｉｉ実に行なうこ−どカ≦できる半導体装置を提供す
る。ことを目的とする。

以下図面、を参照してこの発明の一実施例につい・て説
明する。第２図（Ａ）ｔムその一実施例の構成を示すも
ので、”Ｐ型半導体基板（ｅ−Ｍｏ２　＠路の場合のＰ
ウェル）１１′の表面に形成されるＮ十不純物領域（以
下Ｎ＋層と称する）１２と所足の間隔、例えば４．５「
＾ｍ」をもりてＮ＋層ｊ１が形成される。このＮ＋層わ
とＰＮｉｉ合管、形成し、基板１１の表面にＰ＋不不純
領領域以下Ｐ＋層と称する）１ｊが形成される。そして
、基１ｉｊＩ１表面上に鉱酸化シリコン等の□酸化膜１
４を介してアルｔニウム等の金属膜１１−１．１３−１
が形成゛される。この場合金属膜１３−１と８層１２が
オーキックコンタクトを得るように接続され、また金属
膜ｌ５−２とＮ＋層ｊ１、Ｐ＋層２２の両者が、オーキ
ックコンタクトを得るように接続される。さらに、金属
膜１１−１と接続して抵抗Ｂ１を有する１例えは−リシ
リコンから５なる導“電膜（図示せず）が設けられ、入
力信号ＩＮは、この抵抗８・ｌおよび金属膜１１−１を
介してＮ＋層ｘｌＫ供給される。このような半導体装置
は、′具体的には例えば第２図（Ｂ）（平Ｉｍ図）に示
すような形成がなされる。

上記のような半導体装置、すなわち入力保護回路部は、
第３図に示すような等価回路となシ。

入力信号！Ｎは、４抵抗Ｂ１を介して〆イオー・ド回路
３ノへ供給・される、このダイオード回路Ｊ１社、第２
図（Ｎに示すＰ型基板１１とＮ“層１ｊからなるメイオ
ーＰＩＥを備え、さらにＰ層ｊ１とＮ＋層２１からな為
ダイオードＪＪが設けられている。このダイオードｚｘ
、ｓｓ・は。

陽極ｌＩが共通接続され、ダイオードＪＪＦｉ陽極と陰
極側が共に接地（Ｖ□）されている。なお、陽極側は抵
抗Ｒｐ２ｔ−介して接地されるが、仁の抵抗Ｒｐ２はＰ
＋層２２であるため抵抗値線前記第１図（Ｂ）　Ｋ示す
抵抗Ｒｐ１より大幅に小さい。すなわち、第２図（Ａ）
に示、す基板１１訃よび金属膜１３−２が接地されてい
る。そして、入力信号ＩＮは、よ記と同様に抵抗Ｒ１を
介して、例えばＣ−ＭＯ８回路１８を構成するＰチャネ
ルＭＯ８）フンジスタ１６およびＮチャネルＭ０８トラ
ンジスター１の両者のグー）Ｋ供給される。　′このよ
うな、入力保護回路部に入力信号・ＩＮが供給されると
、信号ＩＮは抵抗ＫＩＩ介してＣ−ＭＯ８回路１８へ供
給される。この場合、第４図（（転）に示すように、　
０７ＭＯ８＠％　Ｊ　Ｊｌのダート容量。

（。

′。−Ｐ″″１１“他ｏＥ、、−ｔ：容量等０和する容
量Ｃと抵抗Ｒ１から　　ＣＲ回路に電圧信信号ｖ７が印
加された場合と同等であ！り、　１１１４図（Ｂ）に示
すように、容量Ｃへ充電されるときの電圧Ｖは「（３−
４，」の関係式に応じて上昇する。

このとき、電圧Ｖが一足の電圧値ｖ、！ｌまで上昇した
とき、ダイオード回路３１がオン状態になる。仁の電圧
値ｖ、ｎ、すなわちダイオード回路Ｊ１の逆耐圧は、第
２図（４）Ｋ示すような構造であるため、基板Ｊ１とＮ
＋層Ｊ２からなるダイオードＪ２の逆耐圧、すなわち前
記第１図（Ｂ）　Ｋ示すダイオード１５の逆耐圧より低
い。すなわち、第２図（４）に示すように、基板１１の
表面は高濃度のＮ＋層１２．２１が形成され、このＮ＋
層１２゜２１間祉所定の間隔（例えは４．５μｍ）を有
しているため、基板１１表面に空乏層が形成される。

この空乏層によりてＮ＋層ｉｓ、ｘｉ間にΔンチスルー
が生じ、ダイオード回路３１はオン状態になる。この／
譬ンチスルーが生ずるときの電圧　−■　（すなわち電
圧値ｖａｎと同値になる）は下ｐ　　　　　　　。

記のように表現、声れる。

７　−−一通」≧き一ニコｔｗ２　　＋＋＋　　＋＋＋
＋−−−（１）Ｐ　　　　　２ｔ。

ここでＮ’：Ｎ＋層１１＊２ｘ間の基板１１の表面濃度Ｗ：Ｎ
＋階層１２９１０間隔ｆ：電子の電荷 ε０：シリコンの誘電率である。上記式（１）より明らかなように、電圧Ｖ、を
基板１１０表面濃度Ｎ１および１層１２゜２１の間隔Ｗ
に応じて変化させることができる。

したがって、電圧ｖＰであるンイオード回路Ｊ１の逆耐
圧（電圧値ｖ、１）を、例えばＣ−Ｈｏｇ　１　ａのｒ
−）耐圧よシも低くすることができ、ダイオード回路３
１がオンする前Ｋ　Ｃ−ＭＯ８回路１＃のｆ−）にｒ−
）耐圧以上の信号ＩＮが供給されてダート絶縁破壊等が
発生するのを防止でき４る。上記の電圧Ｖｐは、例えＦｉＮ−１「５Ｘ１０５Ｉ
−５Ｊ、Ｗが「４．５μｍ」である場合、上記式（１）
より約７．６４（Ｖ）になる。従来のダイオード１ｓ（
第１図（Ｂ））の逆耐圧が約１９〜２１（Ｖ）（電流ｌ
μＡ）であるから、かなシ低（することができる・なお
、′＾はｒｌ、６Ｘ１Ｇ−１？ＣＪ　、ｇ。は「、２Ｘ
　＆８５８１０−１４Ｆ／ａｍ　Ｊ　トＬ？計ｊＥｉＫ
レテイル。

ところで、上記のように信号ＩＮ　（電圧Ｖ４　）が供
給されて、ダイオード回路ｊ１がオン状態になりた場合
、ダイオード（ロ）路３１のオン抵抗・を抵抗Ｒ３とす
れ゛は、第５図に汎すような等価回路が成立する。この
抵抗Ｒ雪に印加される電圧ＶＢ２は下記の様に表現され
る。

”２＝Ｒｔ＋Ｒｍ　”ｔ　−−−−−−−−−（２）こ
こで、　Ｒ１ｆｌｌ上記ソリシリコンからなる導電膜の
抵抗値でＴｏシー以下入力抵抗Ｒ，とする。

この電圧Ｖ１２は、容量Ｃ１すなわち一３図に示すＣ−
ＭＯ８回路１ａのダートに印加される電圧である。こζ
で、ｒ　Ｂ、　＝ＫＲＩＪとすれば、上記式（２）％式％（４）となる。し九がって、上記ダートには「Ｒ８・ｖｉ」の
電圧が印加され、この電圧「Ｋ、・Ｖ、Ｊかｒ−ト耐圧
以上の場合にはｒ−トの絶縁破壊が生ずるため、「ｉｃ
、’ｖ４Ｊを調整する。すなわち、上記式（２）　＊　
（３）　＊　（４）から明らかなよ６に、ＫＩＩ、にす
なわち入力抵抗８！およびオン抵抗Ｒ，の各抵抗値を所
足の値に設電することによりて、ダイオード回路３１が
オン状態になりた後、Ｃ−ＭＯＳ（ロ）路１ａ等のｒ−
）Ｋｅ−）耐圧以上の信号ＩＮが供給されるのを防止し
、ダートの絶縁破壊等の発生を防ぐことができる。また
、ダイオード回路３１の耐圧を上記ダートより低くして
も、□Ｐ型基板１１の濃度は、従来（第１図（Ａ）Ｋ示
す）と同様であるため、例えば基板ノーとＮ＋層１２の
ＰＮ＠合部の強度などは変化しない。上記のＫｌｔＫは
′、具体的には下記のようＫｍ足する。

Ｋｍ　＝１Ｌ−−−−−−−−−−　　（５）ここでｖ：ｅ−）の破壊電圧ｖ、：ｙ−）の静電耐圧・、；・： □Ｊ　　− である。また　　　　　’　：ｌｌ：’、’とな夛、シ
たがって例えｄｖｇが８ｖで％　Ｖ、が４００ｖの場合
には、Ｋ１轄α０２となシ、には約０．０２となる。こ
のに、　ｅ　Ｋの値から、入力抵抗１１とオン抵抗Ｒ，
の定数関係を０．０２以下すれｄよい。したがって、Ｒ
１は例えはＬ６〜ＬＯｋＱでＳ　Ｒ，は２５〜３５Ωで
あれはよい。

以上詳述したようにこの発明によれば、外部サージ等の
入力信号に対して、Ｃ−ＭＯ８回路のダート耐圧等の電
圧よりも低い電圧で保護動作を行ない、しか％、ｒ−）
に印加される電圧を調整できることＫよって、集積回路
、の入力保護を確実に行なうことができる半導体装置を
提供できる。

【図面の簡単な説明】

＃Ｉ１図（Ａ）　、　（Ｂ）は従来の半導体装置の入力
保護回路部の構成図、第２図（４）、（Ｂ）はこの発明
の一実施一一に係る半導体装置の入力保護回路部の構成
図、第３図は・９′・その等価回略図、第４図体）、（
Ｂ）および第５図；；の動作を説明する図である。１ノー・・Ｐ型　　、１１．２１・・・Ｎ＋不純物領域
、１３．１３−１ｅｌｌ−ｊ・・・金属膜、１４・・・
酸化膜、Ｉｓ、３１．３°３・・・ダイオード。

Claims

【特許請求の範囲】

第１の導電型半導体基板の表面に形成される第２の導電
型の第１の高濃度不純物領域と、この第１の高濃度不純
物領域に入力信号を転送し所定の抵抗を有する導電膜と
、上記第１の高濃度不純物領域と所定の間隔をもうて上
記基板表面に形成される第２の導電型の第２の高濃度不
純物領域と、この第２の高濃度不純物領域とＰＮ接合を
形成し上記基板表面゛に形成されゐ第１゛の導電型の高
濃度不純物領域とを＾備し、上記第２の高濃度不純物領
域および第１の導電型の高濃度不純物領域の両者は導電
膜を介して接地畜れる仁とを特徴とする半導体装置。・