KR100512464B1 - 이이피롬 소자 제조방법 - Google Patents
이이피롬 소자 제조방법 Download PDFInfo
- Publication number
- KR100512464B1 KR100512464B1 KR10-2002-0086916A KR20020086916A KR100512464B1 KR 100512464 B1 KR100512464 B1 KR 100512464B1 KR 20020086916 A KR20020086916 A KR 20020086916A KR 100512464 B1 KR100512464 B1 KR 100512464B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- ion implantation
- substrate
- gate
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 238000005468 ion implantation Methods 0.000 claims abstract description 73
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 238000010438 heat treatment Methods 0.000 claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 150000002500 ions Chemical class 0.000 claims description 40
- 239000007943 implant Substances 0.000 claims 1
- 239000012535 impurity Substances 0.000 abstract description 33
- 238000004519 manufacturing process Methods 0.000 abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- -1 31P ions Chemical class 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000002513 implantation Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010291 electrical method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 기판 상에 불순물이 도핑된 영역과 불순물이 도핑되지 않은 영역에 있어서 게이트 절연막의 성장 속도의 차이가 발생하지 않는 이이피롬 소자 제조방법에 관한 것으로서,
본 발명에 따른 이이피롬 소자 제조방법은 반도체 기판 상에 스크린 산화막을 형성하는 단계;와, 상기 스크린 산화막 상에 제 1 이온 주입 마스크를 형성하는 단계;와, 상기 기판 전면에 제 1 이온 주입을 하는 단계;와, 상기 기판에 대해서 제 1 열처리 공정을 수행하는 단계;와, 상기 제 1 이온 주입 마스크 및 스크린 산화막을 제거하는 단계;와, 상기 기판 상에 게이트 산화막을 형성하는 단계;와, 상기 게이트 산화막 상에 제 2 이온 주입 마스크를 형성하는 단계;와, 상기 기판 전면에 제 2 이온 주입을 하는 단계;와, 상기 기판에 대해서 제 2 열처리 공정을 수행하는 단계;와, 상기 제 2 이온 주입 마스크를 제거하는 단계;와, 상기 게이트 산화막을 포함한 기판 전면 상에 터널 산화막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
Description
본 발명은 이이피롬 소자 제조방법에 관한 것으로, 보다 상세하게는 접합 영역을 정의하는 이온 주입 즉, 31P 이온의 제 1 이온 주입과 75As 이온의 제 2 이온 주입이 독립적으로 수행한 다음, 게이트 산화막 및 터널 산화막을 각각의 이온 주입 공정 후 형성시킴으로써 게이트 산화막 및 터널 산화막의 성장에 있어서 기판 상의 불순물 이온의 주입 여부에 관계없이 동일한 속도의 산화막 성장을 담보할 수 있는 이이피롬 소자 제조방법에 관한 것이다.
반도체 메모리 소자는 전원 공급이 중단되면 메모리 내용을 손실하는 휘발성 메모리 소자와 전원 공급이 중단되더라도 메모리 내용이 손실되지 않는 비휘발성 메모리 소자가 있다. 비휘발성 메모리 소자는 입력된 데이터를 읽기만 할 수 있는 ROM(Read Only Memory)과 입력된 데이터를 전기적 방법을 이용하여 수정할 수 있는 EEPROM(Electrically Erasable & Programmable Read Only Memory)으로 크게 분류할 수 있다. EEPROM에는 일괄적인 소거 기능을 가진 플래쉬(flash) 메모리 소자가 있다.
EEPROM의 일반적인 구조를 살펴보면, 소스/드레인 및 게이트로 이루어지고, 이 때 게이트는 게이트 절연막, 플로팅(floating) 게이트, 유전막 및 콘트롤(control) 게이트의 적층 구조로 이루어져 있다. 또한, 상기 게이트 절연막은 게이트 산화막 및 터널 산화막으로 이루어지며, 터널 산화막은 플로팅 게이트와 드레인 사이에 얇게 형성되어 있어 전자가 터널링(tunneling) 할 수 있다.
EEPROM의 동작 원리를 살펴보면, 플로팅 게이트를 전자로 충전시키서 메모리 셀을 전도 상태로 만드는 것을 프로그램 모드(program mode)라 하고, 전자로 충전된 부유게이트로부터 전자를 방전시켜 비전도 상태로 만드는 것을 소거 모드(erase mode)라 한다. 프로그램 모드는 콘트롤 게이트에 높은 양의 전압을 인가해 줌으로써 이룰 수 있다. 인가된 전압에 의해 드레인의 전도대에 있는 전자가 얇은 터널 산화막을 통과하여 플로팅 게이트에 도달하고, 인가된 전압을 제거하여 플로팅 게이트에 도달된 전자들을 포획한다. 그 결과, 플로팅 게이트에 축적된 전자는 P 채널을 형성하고 낮은 문턱 전압(threshold voltage)을 발생시키게 된다. 이 때, 터널 산화막은 메모리 셀의 게이트 산화막으로 사용될 뿐만 아니라 플로팅 게이트에 축적된 전자의 전위 장벽으로도 작용하므로 플로팅 게이트의 전하 보유 특성에도 밀접한 영향을 미치게 된다.
종래의 일반적인 EEPROM의 레이 아웃을 도 1을 참조하여 살펴보면 다음과 같다. 반도체 기판인 실리콘 기판 상의 소정 부위에 소스/드레인으로 사용되는 다수의 불순물 도핑 영역이 서로 이격되어 규칙적인 형태로 배열되어 있다.
불순물 도핑 영역(101)이 형성되지 않은 기판(100) 상부에 기판(100)에 수평 방향, 즉 채널폭 방향으로 다수개의 콘트롤 게이트(103)가 서로 이격되어 평행하게 형성되어 있다. 기판(100)에 대한 수직방향 즉, 채널 길이 방향으로 서로 격리되어 형성된 불순물 도핑 영역(101) 사이의 기판 상부와 콘트롤 게이트(103) 사이에는 소정 형태의 플로팅 게이트가 이웃한 셀의 플로팅 게이트(102)와 격리되어 위치한다.
여기서, 종래의 소자를 비롯한 모든 EEPROM 소자의 제조에 있어서 상기 플로팅 게이트(102) 및 콘트롤 게이트(103) 등을 형성시키기 전에 불순물 도핑 영역을 포함한 반도체 기판 전면에 화학 기상 증착법 등으로 통해 게이트 절연막이 형성되는데, 상기 불순물이 도핑된 영역과 도핑되지 않은 영역에 있어서 게이트 절연막의 성장 속도가 차이가 난다. 이에 따라, 게이트 절연막 상부에 형성되는 플로팅 게이트의 단차가 발생되고 결국 소자 특성을 불안정하게 되는 문제점이 있다.
종래 기술에 따른 이이피롬 소자의 게이트 절연막 형성 방법을 설명하면 다음과 같다. 먼저, 소자 분리막이 형성된 반도체 기판 상부에 저압 화학기상증착법(Low Temperature Chemical Vapor Deposition) 등을 통해 반도체 기판의 보호의 목적으로 스크린 산화막을 형성한다. 이 때, 상기 스크린 산화막은 700∼900℃의 온도 조건에서 40∼60Å 두께로 증착한다. 이어, 상기 스크린 산화막 상부에 게이트 절연막 형성 영역을 한정하는 감광막 패턴을 형성하고 상기 감광막 패턴을 포함한 기판 전면에 불순물 이온 주입을 실시한다. 이 때, 불순물 이온 주입은 제 1 이온 주입 및 제 2 이온 주입의 2단계로 이루어진다. 제 1 이온 주입은 31P 이온을 고전류 이온 주입기를 통하여 수행하며, 이 때의 이온 주입 에너지는 10∼25KeV, 이온 주입량은 3∼7E13 ion/cm3 정도이다. 그런 다음, 75As 이온을 주입하는 제 2 이온 주입을 실시하는데, 이온 주입 에너지는 30∼50KeV, 이온 주입량은 1∼3E13 ion/cm3 로 한다. 이와 같이 불순물 이온 주입을 실시한 결과, 감광막 패턴이 형성된 영역의 기판 내부에는 불순물 이온 주입되지 않게 된다.
불순물 이온 주입을 완료한 상태에서 기판을 열처리하여 이온의 확산을 유도함으로써 소스/드레인 영역에 상응하는 불순물 이온 영역을 형성한다. 그런 다음, 상기 감광막 패턴 및 스크린 산화물을 제거한다.
감광막 패턴 및 스크린 산화물이 제거된 상태에서 게이트 절연막을 형성하는데, 통상적으로 상기 게이트 절연막은 게이트 산화막과 터널 산화막의 이중층으로 구성된다. 상기 게이트 산화막과 터널 산화막을 순차적으로 형성하여 게이트 절연막을 형성하는 것이다.
여기서, 게이트 산화막은 형성은 일반적으로 약 800℃의 온도에서 약 200Å 정도의 두께로 형성시키는데, 이 때 불순물 이온이 주입된 영역과 불순물 이온이 주입되지 않는 영역에서의 게이트 산화막 성장 속도가 차이가 난다. 상기와 같은 공정 조건 하에서 진행된 실험의 일 예에서 표 1에 기술한 바와 같이, 32.5분의 공정 시간 동안 800℃의 온도에서 게이트 산화막을 형성할 경우, 불순물 이온이 주입된 영역에서는 1364.8Å의 게이트 산화막이 성장하고 불순물 이온이 주입되지 않은 영역에서는 197.4Å의 게이트 산화막이 성장했다. 이와 같이 불순물 이온이 주입된 영역과 주입되지 않은 영역에 있어서 게이트 산화막의 성장 속도 차이가 발생함에 따라 이후의 플로팅 게이트, 콘트롤 게이트 등의 소자 패턴의 형성시 단차의 불균형을 초래하여 소자의 신뢰성에 악영향을 미치게 된다.
| 성장 두께(Å) | 공정 시간(min) | |
| 불순물 이온 영역 | 1364.8 | 32.5 |
| 기타 영역 | 197.4 | 32.5 |
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 반도체 기판 상에 불순물이 도핑된 영역과 불순물이 도핑되지 않은 영역에 있어서 게이트 절연막의 성장 속도의 차이가 발생하지 않는 이이피롬 소자 제조방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명의 이이피롬 소자 제조방법은 반도체 기판 상에 스크린 산화막을 형성하는 단계;와, 상기 스크린 산화막 상에 제 1 이온 주입 마스크를 형성하는 단계;와, 상기 기판 전면에 제 1 이온 주입을 하는 단계;와, 상기 기판에 대해서 제 1 열처리 공정을 수행하는 단계;와, 상기 제 1 이온 주입 마스크 및 스크린 산화막을 제거하는 단계;와, 상기 기판 상에 게이트 산화막을 형성하는 단계;와, 상기 게이트 산화막 상에 제 2 이온 주입 마스크를 형성하는 단계;와, 상기 기판 전면에 제 2 이온 주입을 하는 단계;와, 상기 기판에 대해서 제 2 열처리 공정을 수행하는 단계;와, 상기 제 2 이온 주입 마스크를 제거하는 단계;와, 상기 게이트 산화막을 포함한 기판 전면 상에 터널 산화막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
바람직하게는, 상기 게이트 산화막은 50∼300Å 정도의 두께로 형성하는 것을 특징으로 한다.
바람직하게는, 상기 터널 산화막은 50∼100Å 정도의 두께로 형성하는 것을 특징으로 한다.
바람직하게는, 상기 제 1 열처리 공정은 1000∼1050℃의 온도에서 10∼20초 정도 진행하는 것을 특징으로 한다.
바람직하게는, 상기 제 1 열처리 공정은 1050∼1150℃의 온도에서 10∼20초 정도 진행하는 것을 특징으로 한다.
바람직하게는, 상기 제 1 이온 주입은 31P 이온을 50∼70KeV의 이온 주입 에너지로 2E13∼2E14 ion/cm2 만큼 주입하는 것을 특징으로 한다.
바람직하게는, 상기 제 2 이온 주입은 75As 이온을 60∼85KeV의 이온 주입 에너지로 1E14∼1E15 ion/cm2 만큼 주입하는 것을 특징으로 한다.
바람직하게는, 상기 스크린 산화막은 40∼60Å 정도의 두께로 형성하는 것을 특징으로 한다.
본 발명의 특징에 따르면, 접합 영역을 정의하는 이온 주입 즉, 31P 이온의 제 1 이온 주입과 75As 이온의 제 2 이온 주입이 독립적으로 수행한 다음, 게이트 산화막 및 터널 산화막을 각각의 이온 주입 공정 후 형성시킴으로써 게이트 산화막 및 터널 산화막의 성장에 있어서 기판 상의 불순물 이온의 주입 여부에 관계없이 동일한 속도의 산화막 성장을 담보할 수 있게 된다.
이하, 본 발명의 이이피롬 소자 제조방법을 상세히 설명하기로 한다.
먼저, 소자 분리막이 형성된 반도체 기판 상부에 저압 화학기상증착법 등을 통해 이후의 이온 주입 공정시의 반도체 기판의 손상을 방지하기 위한 목적으로 스크린 산화막을 형성한다. 이 때, 상기 스크린 산화막은 바람직하게 700∼900℃의 범위에서 40∼60Å 두께로 증착한다.
이어, 상기 스크린 산화막 상부에 게이트 절연막 형성 영역을 한정하는 제 1 이온 주입 마스크 예를 들어, 감광막 패턴을 형성한다. 그런 다음, 상기 감광막 패턴을 이온 주입 마스크로 하여 고전류 이온 주입기를 통하여 부피가 상대적으로 작은 31P(Phosphorous) 이온을 상기 반도체 기판 내부에 주입하는 제 1 이온 주입 공정을 수행한다. 여기서, 상기 제 1 이온 주입 공정시의 이온 주입에너지는 50∼70KeV, 이온 주입량은 2E13∼2E14 ion/cm2 이다.
상기와 같이 제 1 이온 주입 공정이 완료된 상태에서 기판에 대해 제 1 열처리 공정을 실시한다. 열처리 공정 조건은 1000∼1050℃ 의 온도에서 10∼20초 정도 진행한다.
기판에 대한 제 1 열처리를 완료한 상태에서 상기 기판 상에 형성되어 있는 스크린 산화막 및 제 1 이온 주입 마스크를 제거한다. 이어, 상기 반도체 기판 상에 게이트 산화막을 형성시킨다. 상기 게이트 산화막의 두께는 50∼300Å 정도가 바람직하다.
이와 같은 방법을 통한 본 발명의 게이트 산화막 형성에 대한 실험 결과를 살펴보면 표 1에 나타낸 바와 같이, 불순물 이온이 주입된 영역과 주입되지 않은 영역에 있어서 게이트 산화막의 성장 두께의 차이가 거의 동일함을 알 수 있다.
| 성장 두께(Å) | 공정 시간(min) | |
| 불순물 이온 영역 | 197.1 | 32.5 |
| 기타 영역 | 197.4 | 32.5 |
한편, 상기와 같이 기판 상에 게이트 산화막을 형성시킨 다음, 상기 게이트 산화막 상에 제 2 이온 주입을 위한 제 2 이온 주입 마스크를 형성시킨다. 상기 제 2 이온 주입 마스크로는 제 1 이온 주입시와 마찬가지로 감광막 패턴을 이용할 수 있다.
게이트 산화막 상에 이온 주입 장벽을 형성한 다음, 상기 기판 전면 상에 제 2 이온 주입 공정을 수행한다. 이 때, 상기 제 2 이온 주입에 사용되는 이온은 75As 이온이며 이온 주입량은 1E14∼1E15 ion/cm2 정도이며, 이온 주입시 에너지는 60∼85KeV가 바람직하다. 이와 같이 제 2 이온 주입 공정이 완료된 상태에서 제 2 열처리 공정을 수행한다. 이 때의 열처리 조건은 1050∼1150℃ 정도의 온도에서 10∼20초 정도 진행한다.
제 2 열처리 공정을 수행한 상태에서 상기 게이트 산화막 상에 터널 산화막을 형성시킴으로써 본 발명의 이이피롬 소자 제조 공정을 완료한다. 상기 터널 산화막의 두께는 50∼100Å 정도가 바람직하다.
한편, 상기와 같이 제 2 이온 주입 공정 후 열처리를 수행하고 터널 산화막을 성장시켰을 때와 열처리를 하지 않고 터널 산화막을 성장시켰을 때의 차이를 살펴보면 다음과 같다.
표 3과 표 4 그리고 도 3과 도 4는 제 2 이온 주입 공정 후 열처리 수행 여부에 따른 터널 산화막 성장을 각각 나타낸 수치 및 그래프이다.
참고로, 열처리 공정 수행 후 및 미수행 후 터널 산화막 형성에 대한 공정 조건은 동일하게 적용된다.
먼저, 표 3 및 도 2에 나타난 바와 같이, 열처리를 하지 않고 터널 산화막을 형성시키는 경우, 불순물 이온이 주입된 영역과 주입되지 않은 영역에 있어서 터널 산화막의 성장 속도의 차이가 크게 나타남을 알 수 있다.
반면, 표 4 및 도 3에 도시한 열처리 수행 후의 터널 산화막 형성은 불순물 이온이 주입된 영역과 주입되지 않은 영역에 있어서 터널 산화막의 성장 속도가 다소간 차이가 있기는 하나 열처리를 하지 않았을 때와 비교할 시에는 그 차이가 크게 줄어듦을 알 수 있다.
| 성장 두께(Å) | 공정 시간(min) | |
| 불순물 이온 영역 | 455.9 | 12.5 |
| 기타 영역 | 50 | 12.5 |
| 성장 두께(Å) | 공정 시간(min) | |
| 불순물 이온 영역 | 180.3 | 12.5 |
| 기타 영역 | 50 | 12.5 |
상술한 바와 같은 본 발명의 이이피롬 소자 제조방법은 다음과 같은 효과가 있다.
접합 영역을 정의하는 이온 주입 즉, 31P 이온의 제 1 이온 주입과 75As 이온의 제 2 이온 주입이 독립적으로 수행한 다음, 게이트 산화막 및 터널 산화막을 각각의 이온 주입 공정 후 형성시킴으로써 게이트 산화막 및 터널 산화막의 성장에 있어서 기판 상의 불순물 이온의 주입 여부에 관계없이 동일한 속도의 산화막 성장을 담보할 수 있게 된다. 이에 따라, 이후 산화막 상에 형성되는 플로팅 게이트, 콘트롤 게이트 등의 패턴들이 자체의 단차 차이를 유발시키지 않게 되고 결국 소자의 신뢰성을 향상시킬 수 있게 된다.
도 1은 종래의 일반적인 EEPROM 소자의 레이 아웃도.
도 2는 제 2 이온 주입 후 열처리를 하지 않고 터널 산화막을 성장시켰을 때의 불순물 이온 주입 영역과 기타 영역에서의 터널 산화막 성장 속도 차이를 나타낸 그래프.
도 3은 제 2 이온 주입 후 열처리를 수행한 후 터널 산화막을 성장시켰을 때의 불순물 이온 주입 영역과 기타 영역에서의 터널 산화막 성장 속도 차이를 나타낸 그래프.
<도면의 주요 부분에 대한 설명>
100 : 반도체 기판 101 : 불순물 이온 영역
102 : 플로팅 게이트 103 : 콘트롤 게이트
Claims (8)
- 반도체 기판 상에 스크린 산화막을 형성하는 단계;상기 스크린 산화막 상에 제 1 이온 주입 마스크를 형성하는 단계;상기 기판 전면에 제 1 이온 주입을 하는 단계;상기 기판에 대해서 제 1 열처리 공정을 수행하는 단계;상기 제 1 이온 주입 마스크 및 스크린 산화막을 제거하는 단계;상기 기판 상에 게이트 산화막을 형성하는 단계;상기 게이트 산화막 상에 제 2 이온 주입 마스크를 형성하는 단계;상기 기판 전면에 제 2 이온 주입을 하는 단계;상기 기판에 대해서 제 2 열처리 공정을 수행하는 단계;상기 제 2 이온 주입 마스크를 제거하는 단계;상기 게이트 산화막을 포함한 기판 전면 상에 터널 산화막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 이이피롬 소자 제조방법.
- 제 1 항에 있어서, 상기 게이트 산화막은 50∼300Å 정도의 두께로 형성하는 것을 특징으로 하는 이이피롬 소자 제조방법.
- 제 1 항에 있어서, 상기 터널 산화막은 50∼100Å 정도의 두께로 형성하는 것을 특징으로 하는 이이피롬 소자 제조방법.
- 제 1 항에 있어서, 상기 제 1 열처리 공정은 1000∼1050℃의 온도에서 10∼20초 정도 진행하는 것을 특징으로 하는 이이피롬 소자 제조방법.
- 제 1 항에 있어서, 상기 제 1 열처리 공정은 1050∼1150℃의 온도에서 10∼20초 정도 진행하는 것을 특징으로 하는 이이피롬 소자 제조방법.
- 제 1 항에 있어서, 상기 제 1 이온 주입은 31P 이온을 50∼70KeV의 이온 주입 에너지로 2E13∼2E14 ion/cm2 만큼 주입하는 것을 특징으로 하는 이이피롬 소자 제조방법.
- 제 1 항에 있어서, 상기 제 2 이온 주입은 75As 이온을 60∼85KeV의 이온 주입 에너지로 1E14∼1E15 ion/cm2 만큼 주입하는 것을 특징으로 하는 이이피롬 소자 제조방법.
- 제 1 항에 있어서, 상기 스크린 산화막은 40∼60Å 정도의 두께로 형성하는 것을 특징으로 하는 이이피롬 소자 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0086916A KR100512464B1 (ko) | 2002-12-30 | 2002-12-30 | 이이피롬 소자 제조방법 |
| US10/743,483 US6984590B2 (en) | 2002-12-30 | 2003-12-22 | Method of manufacturing an EEPROM device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0086916A KR100512464B1 (ko) | 2002-12-30 | 2002-12-30 | 이이피롬 소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040061134A KR20040061134A (ko) | 2004-07-07 |
| KR100512464B1 true KR100512464B1 (ko) | 2005-09-07 |
Family
ID=32709749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0086916A KR100512464B1 (ko) | 2002-12-30 | 2002-12-30 | 이이피롬 소자 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6984590B2 (ko) |
| KR (1) | KR100512464B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE602008006579D1 (de) * | 2008-12-12 | 2011-06-09 | Abb Technology Ag | Herstellungsverfahren eines Leistungshalbleiterbauelements |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4590665A (en) * | 1984-12-10 | 1986-05-27 | Solid State Scientific, Inc. | Method for double doping sources and drains in an EPROM |
| JPH0770629B2 (ja) * | 1990-03-20 | 1995-07-31 | 株式会社東芝 | 不揮発性半導体記憶装置の製造方法 |
| US5316981A (en) | 1992-10-09 | 1994-05-31 | Advanced Micro Devices, Inc. | Method for achieving a high quality thin oxide using a sacrificial oxide anneal |
| US5591681A (en) | 1994-06-03 | 1997-01-07 | Advanced Micro Devices, Inc. | Method for achieving a highly reliable oxide film |
| US6555484B1 (en) * | 1997-06-19 | 2003-04-29 | Cypress Semiconductor Corp. | Method for controlling the oxidation of implanted silicon |
| KR100356471B1 (ko) | 1999-12-29 | 2002-10-18 | 주식회사 하이닉스반도체 | 플래쉬 이이피롬 셀의 제조 방법 |
-
2002
- 2002-12-30 KR KR10-2002-0086916A patent/KR100512464B1/ko not_active IP Right Cessation
-
2003
- 2003-12-22 US US10/743,483 patent/US6984590B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040061134A (ko) | 2004-07-07 |
| US20040137674A1 (en) | 2004-07-15 |
| US6984590B2 (en) | 2006-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5872036A (en) | Method of manufacturing a split-gate flash memory cell | |
| US6468864B1 (en) | Method of fabricating silicon nitride read only memory | |
| KR100538884B1 (ko) | 플래쉬 메모리소자의 제조방법 | |
| US6437397B1 (en) | Flash memory cell with vertically oriented channel | |
| EP0820103A1 (en) | Single polysilicon level flash EEPROM cell and manufacturing process therefor | |
| EP1506573A1 (en) | Ultra small thin windows in floating gate transistors defined by lost nitride spacers | |
| KR100466194B1 (ko) | 플래시 메모리 제조방법 | |
| KR100673205B1 (ko) | 플래쉬 메모리소자의 제조방법 | |
| KR100683854B1 (ko) | 비휘발성 기억 소자의 형성 방법 | |
| KR100512464B1 (ko) | 이이피롬 소자 제조방법 | |
| US6087215A (en) | Method of fabricating a DRAM device | |
| US7060627B2 (en) | Method of decreasing charging effects in oxide-nitride-oxide (ONO) memory arrays | |
| US6876044B2 (en) | UV-programmable P-type mask ROM | |
| KR100470393B1 (ko) | 듀얼게이트 반도체소자의 제조방법 | |
| KR100811439B1 (ko) | 플래쉬 메모리 셀의 제조 방법 | |
| KR100257855B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100979714B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| KR100390901B1 (ko) | 에스램 소자의 트랜지스터 제조방법 | |
| KR100299595B1 (ko) | 분할게이트플레쉬메모리셀구조 | |
| KR100554832B1 (ko) | 플래쉬 메모리소자의 제조방법 | |
| KR100505610B1 (ko) | 레트로그레이드 웰을 갖는 반도체장치의 제조방법 | |
| KR100204420B1 (ko) | 이이피롬 소자의 제조방법 | |
| KR0123847B1 (ko) | 매립 비트라인을 갖는 플래시 eeprom장치 제조방법 | |
| KR20100013964A (ko) | 반도체 소자의 접합 영역 형성방법 | |
| JPH02128476A (ja) | 不揮発性メモリセルの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110719 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20120726 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |