KR100683854B1 - 비휘발성 기억 소자의 형성 방법 - Google Patents

비휘발성 기억 소자의 형성 방법 Download PDF

Info

Publication number
KR100683854B1
KR100683854B1 KR1020050082745A KR20050082745A KR100683854B1 KR 100683854 B1 KR100683854 B1 KR 100683854B1 KR 1020050082745 A KR1020050082745 A KR 1020050082745A KR 20050082745 A KR20050082745 A KR 20050082745A KR 100683854 B1 KR100683854 B1 KR 100683854B1
Authority
KR
South Korea
Prior art keywords
plasma doping
doping process
charge storage
substrate
forming
Prior art date
Application number
KR1020050082745A
Other languages
English (en)
Inventor
부경호
신유균
박태서
류창우
유종렬
송영창
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050082745A priority Critical patent/KR100683854B1/ko
Priority to US11/504,023 priority patent/US20070054453A1/en
Application granted granted Critical
Publication of KR100683854B1 publication Critical patent/KR100683854B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42344—Gate electrodes for transistors with charge trapping gate insulator with at least one additional gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

비휘발성 기억 소자의 형성 방법을 제공한다. 이 방법은 플라즈마 도핑 공정을 사용하여 전하저장층을 형성한다. 이로써, 전하저장층의 특성을 향상시킬 수 있으며, 전하저장층을 선택적으로 형성할 수 있다.

Description

비휘발성 기억 소자의 형성 방법{METHODS OF FORMING NON-VOLATILE MEMORY DEVICE}
도 1a 내지 도 5a는 본 발명의 일 실시예에 따른 비휘발성 기억 소자의 형성 방법을 설명하기 위한 단면도들이다.
도 1b 내지 도 5b는 각각 도 1a 내지 도 5a의 Ⅰ-Ⅰ'의 방향에서 본 단면도들이다.
도 6a는 본 발명의 일 실시예에 따른 비휘발성 기억 소자의 형성 방법 중에 다른 전하저장층을 형성하는 방법을 설명하기 위한 단면도이다.
도 6b는 도 6a의 Ⅱ-Ⅱ'의 방향에서본 단면도이다.
도 7a 및 도 8a는 본 발명의 일 실시예에 따른 비휘발성 기억 소자의 형성 방법 중에 전하저장층을 형성하는 다른 방법을 설명하기 위한 단면도들이다.
도 7b 및 도 8b는 각각 도 7a 및 도 8a의 Ⅲ-Ⅲ'의 방향에서 본 단면도들이다.
도 9a는 본 발명의 일 실시예에 따른 비휘발성 기억 소자의 형성 방법 중에 다른 전하저장층을 형성하는 다른 방법을 설명하기 위한 단면도이다.
도 9b는 도 9a의 Ⅳ-Ⅳ'의 방향에서 본 단면도이다.
도 10 내지 도 14는 본 발명의 다른 실시예에 따른 비휘발성 기억 소자의 형 성 방법을 설명하기 위한 단면도들이다.
본 발명은 반도체 소자의 형성 방법에 관한 것으로, 특히, 비휘발성 기억 소자의 형성 방법에 관한 것이다.
비휘발성 기억 소자는 외부전원의 공급이 중단될지라도 저장된 데이타를 그대로 유지하는 기억 소자이다. 비휘발성 기억 소자로 대표적인 것은 플로팅 게이트형 플래쉬 기억 소자라 할 수 있다. 플로팅 게이트형 플래쉬 기억 소자는 전기적으로 격리된 플로팅 게이트내에 전하를 저장한다. 즉, 상기 플로팅 게이트내에 전하들을 저장하거나, 상기 플로팅 게이트로부터 전하들을 방출하는 것에 의하여 플로팅 게이트형 플래쉬 기억 셀은 논리 "1" 또는 논리 "0"의 데이타를 저장할 수 있다.
하지만, 상술한 플로팅 게이트는 자유전하의 형태로 전하들을 저장한다. 따라서, 상기 플로팅 게이트 아래에 위치한 터널 산화막의 일부분에만 결함이 발생할지라도 저장된 전하들을 모두 잃을 수 있다. 이러한 이유로 인하여 상기 플로팅 게이트형 플래쉬 기억 소자는 두꺼운 터널 산화막이 요구된다. 두꺼운 터널 산화막에 의하여 상기 플로팅 게이트형 플래쉬 기억 소자는 높은 동작 전압을 필요로 하여 주변회로가 복잡해지는 것등의 문제점이 발생될 수 있다. 그 결과, 상기 플로팅 게이트형 플래쉬 기억 소자는 고집적화의 한계를 가지며 소비전력이 증가될 수 있다.
상술한 플로팅 게이트형 플래쉬 기억 소자의 문제점들을 해결하기 위한 일 방안으로, 소노스(SONOS; Silicon-Oxide-Nitride-Oxide-Silicon) 기억 소자가 제안된 바 있다. 상기 소노스 기억 소자는 전하들을 저장하는 요소로서 트랩(trap) 절연막을 갖는다. 상기 트랩 절연막은 깊은 준위의 트랩들을 가지는 질화막으로 형성된다. 상기 소노스 기억 소자는 프로그램시 전하들이 상기 트랩 절연막의 트랩들에 저장된다. 전하들이 상기 트랩들에 저장됨으로써 상기 소노스 기억 소자는 터널 산화막의 일부가 손상될지라도 저장된 전하들을 거의 잃지 않는다. 이에 따라, 상기 소노스 기억 소자는 상기 플로팅 게이트형 비휘발성 기억 소자에 비하여 얇은 두께의 터널 산화막을 가질 수 있어 동작 전압을 낮출수 있으며, 고집적화에 유리하다.
한편, 상기 트랩 절연막은 화학기상증착법에 의해 형성되는 것이 공지되어 있다. 상기 화학기상증착법으로 상기 트랩 절연막을 형성함으로써 여러가지 문제점들이 야기될 수 있다. 예컨대, 질화막으로 형성된 상기 트랩 절연막은 질소의 농도에 따라 그 특성이 달라질 수 있다. 따라서, 상기 트랩 절연막의 특성을 향상시키기 위하여 상기 트랩 절연막내 질소 농도의 조절이 요구될 수 있다. 하지만, 상기 화학기상증착법은 막의 증착율, 공정 온도 또는/및 다른 공정 조건등으로 인하여 상기 트랩 절연막의 성분비 조절이 매우 어려울 수 있다. 이에 따라, 상기 트랩 절연막의 특성 향상이 어려워 상기 소노스 기억 소자의 불량이 초래될 수 있다.
본 발명은 상술한 제반적인 문제점들을 포함한 여러 형태의 문제점들을 해결하기 위하여 고안된 것이다.
본 발명이 이루고자 하는 기술적 과제는 전하저장층의 특성을 향상시킬 수 있는 비휘발성 기억 소자의 형성 방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 전하저장층을 선택적으로 형성할 수 있는 비휘발성 기억 소자의 형성 방법을 제공하는데 있다.
상술한 기술적 과제들을 해결하기 위한 비휘발성 기억 소자의 형성 방법을 제공한다. 본 발명의 일 실시예에 따른 비휘발성 기억 소자의 형성 방법은 다음의 단계들을 포함할 수 있다. 기판 상에 터널 절연막을 형성하고, 플라즈마 도핑 공정을 사용하여 상기 기판 상에 전하저장층을 형성한다. 상기 기판 상에 블로킹 절연막을 형성하고, 상기 블로킹 절연막 상에 제어 게이트 전극을 형성한다.
구체적으로, 상기 플라즈마 도핑 공정은 상기 터널 절연막의 윗부분(upper portion)에 수행되어 상기 전하저장층을 형성될 수 있다. 이와는 다르게, 상기 방법은 상기 터널 절연막 상에 버퍼막을 형성하는 단계를 더 포함하고, 상기 플라즈마 도핑 공정은 적어도 상기 버퍼막에 수행되어 상기 전하저장층이 형성될 수 있다. 상기 전하저장층을 형성하는 단계는 상기 플라즈마 도핑 공정을 수행하는 단계, 및 상기 플라즈마 도핑 공정이 수행된 기판에 열처리를 수행하는 단계를 포함할 수 있다. 상기 방법은 상기 플라즈마 도핑 공정을 수행하기 전에 상기 기판에 마스크 패턴을 형성하여 소정영역을 노출시키는 단계를 더 포함할 수 있다. 이 경우에, 상기 전하저장층은 상기 마스크 패턴에 의해 노출된 영역에 형성된다. 상기 플라즈마 도핑 공정은 상기 기판의 상부에 소정 원소 이온들을 포함하는 플라즈마 상태의 소스 가스를 제공하는 단계, 및 상기 소정 원소 이온들을 상기 기판을 향하여 가속시키는 단계를 포함할 수 있다. 상기 플라즈마 도핑 공정은 질소, 또는 멘델레예프(Mendeleev) 주기율표의 4족 원소 중에 선택된 적어도 하나를 포함하는 소스 가스를 사용할 수 있다. 상기 플라즈마 도핑 공정이 상기 멘델레예프 주기율표의 4족 원소 중에 어느 하나를 포함할 수 있다.
본 발명의 다른 실시예에 따른 비휘발성 기억 소자의 형성 방법은 다음의 단계들을 포함할 수 있다. 기판 상에 적층된 게이트 절연막 및 공통 게이트 전극을 형성하고, 상기 공통 게이트 전극 양측의 기판 상에 터널 절연막을 형성한다. 이방성의 플라즈마 도핑 공정을 사용하여 상기 공통 게이트 전극 양측의 기판 상에 전하저장층을 형성하고, 상기 기판 전면 상에 블로킹 절연막을 형성한다. 상기 공통 게이트 전극 양측의 상기 블로킹 절연막 상에 각각 배치된 제1 및 제2 제어 게이트 전극을 형성한다.
구체적으로, 상기 플라즈마 도핑 공정은 상기 공통 게이트 전극 양측의 상기 터널 절연막의 윗부분에 이방적으로 수행되어 상기 전하저장층이 형성될 수 있다. 이와는 다르게, 상기 다른 실시예에 따른 방법은 상기 터널 절연막 상에 버퍼막을 형성하는 단계를 더 포함하고, 상기 플라즈마 도핑 공정은 적어도 상기 공통 게이트 전극 양측의 상기 버퍼막에 이방적으로 수행되어 상기 전하저장층이 형성될 수 있다. 상기 전하저장층을 형성하는 단계는 상기 플라즈마 도핑 공정을 이방적으로 수행하는 단계, 및 상기 플라즈마 도핑 공정이 수행된 기판에 열처리를 수행하는 단계를 포함할 수 있다. 상기 다른 실시예에 따른 방법은 상기 플라즈마 도핑 공정 을 수행하기 전에 상기 기판에 마스크 패턴을 형성하여 소정영역을 노출시키는 단계를 더 포함할 수 있다. 이 경우에, 상기 전하저장층은 상기 마스크 패턴에 의해 노출된 영역에 형성된다. 상기 제1 및 제2 제어 게이트 전극들은 각각 상기 공통 게이트 전극 양측벽에 스페이서 형태로 형성될 수 있다. 이때, 상기 제1 제어 게이트 전극과 상기 공통 게이트 전극의 일측벽 사이, 및 상기 제2 제어 게이트 전극과 상기 공통 게이트 전극의 타측벽 사이에는 상기 블로킹 절연막이 개재된다. 상기 플라즈마 도핑 공정은 질소, 또는 멘델레예프(Mendeleev) 주기율표의 4족 원소 중에 선택된 적어도 하나를 포함하는 소스 가스를 사용할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층(또는 막) 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층(또는 막)이 다른 층(또는 막) 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층(또는 막) 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층(또는 막)이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
(제1 실시예)
도 1a 내지 도 5a는 본 발명의 일 실시예에 따른 비휘발성 기억 소자의 형성 방법을 설명하기 위한 단면도들이고, 도 1b 내지 도 5b는 각각 도 1a 내지 도 5a의 Ⅰ-Ⅰ'의 방향에서 본 단면도들이다. 그리고, 도 6a는 본 발명의 일 실시예에 따른 비휘발성 기억 소자의 형성 방법 중에 다른 형태의 전하저장층을 형성하는 방법을 설명하기 위한 단면도이고, 도 6b는 도 6a의 Ⅱ-Ⅱ'의 방향에서 본 단면도이다.
도 1a 및 도 1b를 참조하면, 반도체 기판(100, 이하 기판이라 함)에 소자분리막(102)을 형성하여 활성영역을 한정한다. 상기 소자분리막(102)은 도시된 바와 같이 트렌치형 소자분리막으로 형성할 수 있다. 상기 소자분리막(102)은 실리콘 산화막으로 형성할 수 있다.
상기 활성영역 상에 터널 절연막(104a)을 형성한다. 상기 터널 절연막(104a)은 실리콘 산화막, 특히, 열산화막으로 형성할 수 있다.
도 2a 및 도 2b를 참조하면, 상기 기판(100) 상에 마스크 패턴(106)을 형성한다. 상기 마스크 패턴(106)은 소정영역을 노출시키는 개구부를 갖는다. 상기 개구부는 비휘발성 기억 소자의 전하저장층이 형성되는 영역을 노출시킨다. 즉, 상기 마스크 패턴(106)은 전하저장층이 요구되지 않는 영역(ex, 주변회로 영역등)을 덮는다. 상기 마스크 패턴(106)의 개구부는 상기 터널 절연막(104a)의 소정영역을 노출시킬 수 있다. 특히, 상기 개구부는 비휘발성 기억 셀이 형성되는 활성영역 상의 상기 터널 절연막(104a)을 노출시킬 수 있다. 상기 마스크 패턴(106)은 감광막 패턴으로 형성될 수 있다.
상기 마스크 패턴(106)을 갖는 기판(100)에 플라즈마 도핑 공정을 수행한다. 이때, 상기 플라즈마 도핑 공정은 상기 개구부에 노출된 상기 터널 절연막(104a)의 윗부분(upper portion)에 수행된다. 상기 플라즈마 도핑 공정에 의하여 상기 터널 절연막(104a)의 윗부분은 전하저장층(108a)으로 형성되고, 상기 터널 절연막(104a)의 아랫부분(104a')은 실질적 터널 절연막(104a')으로 형성된다.
상기 플라즈마 도핑 공정에 대해 구체적으로 설명한다. 상기 기판(100)을 플라즈마 도핑 공정을 수행하기 위한 공정 챔버(process chamber)에 로딩(loading)한다. 상기 기판(100) 상부(over)에 플라즈마 상태의 소스 가스를 제공한다. 상기 소스 가스는 특정 원소를 포함한다. 따라서, 상기 플라즈마 상태의 소스 가스는 상기 특정 원소의 이온 성분들을 포함한다. 또한, 상기 플라즈마 상태의 소스 가스는 상기 특정 원소의 라디칼(radical) 성분을 포함할 수 있다. 상기 플라즈마 상태의 소스 가스는 상기 소스 가스를 상기 공정 챔버내로 공급한 후에 상기 공정 챔버내에 플라즈마 에너지를 공급하여 형성될 수 있다. 상기 플라즈마 에너지란 상기 소스 가스를 플라즈마 상태로 변환시키는 에너지로 정의한다. 이와는 다르게, 상기 플라즈마 상태의 소스 가스는 상기 공정 챔버의 외부에서 형성된 후에 상기 공정 챔버내로 공급될 수도 있다. 상기 플라즈마 상태의 소스 가스는 상기 플라즈마 에너지로서 라디오주파수(Radio Frequency)를 이용하는 플라즈마 발생법, 마이크로웨이브(microwave)를 이용하는 플라즈마 발생법 또는 직류전압이 양단에 공급되는 음극 및 양극을 이용하는 플라즈마 발생법등으로 형성될 수 있다.
상기 특정 원소 이온들을 가속시켜 상기 노출된 터널 절연막(104a)의 윗부분에 주입한다. 이로써, 상기 노출된 터널 절연막(104a)의 윗부분에 전하저장층(108a)이 형성된다. 상기 기판(100) 밑에 배치된 가속 전극에 의하여 상기 특정 원 소 이온들은 가속된다. 즉, 상기 가속 전극에 발생된 전기장에 의하여 상기 특정 원소 이온들은 상기 기판(100)을 향하여 가속된다. 이로써, 상기 플라즈마 도핑 공정은 상기 특정 원소 이온들을 이방적으로 도핑할 수 있다. 상기 특정 원소 이온들은 약 50eV 내지 5KeV의 에너지로 주입될 수 있다.
상기 특정 원소는 질소일 수 있다. 이에 따라, 상기 전하저장층(108a)은 질화막으로 형성된다. 특히, 상기 터널 절연막(104a)이 열산화막으로 형성됨으로써, 상기 전하저장층(108a)은 산소를 더 포함할 수 있다.
상기 특정 원소 이온들(즉, 상기 질소 이온들)은 약 1014/㎠ 내지 1017/㎠ 의 도즈량(dose amount)로 주입될 수 있다. 즉, 상기 특정 원소 이온들의 도즈량은 상기 플라즈마 도핑 공정으로 인하여 낮은 도즈량에서 높은 도즈량까지 매우 자유롭게 조절될 수 있다. 상기 특정 원소가 질소인 경우, 상기 소스 가스는 질소(N2) 가스, 암모니아(NH3) 가스 또는 삼불소화질소(NF3)등에서 선택된 적어도 하나일 수 있다.
도 3a 및 도 3b를 참조하면, 상기 플라즈마 도핑 공정을 수행한 후에, 상기 마스크 패턴(106)을 상기 기판(100)으로부터 제거한다.
이어서, 상기 기판(100)에 열처리 공정을 수행하는 것이 바람직하다. 상기 열처리 공정에 의하여 상기 전하저장층(108a)이 어닐링(annealing)되어 그것의 특성이 향상될 수 있다. 상기 열처리 공정은 급속 열처리 공정(rapid thermal process) 또는 퍼니스 열처리 공정(furnace thermal process)으로 수행할 수 있다. 상기 열처리 공정은 800℃ 내지 1100℃의 공정온도로 수행할 수 있다. 상기 열처리 공정은 산소, 질소, 암모니아 또는 수소 분위기에서 수행될 수 있다.
상기 전하저장층(108a)은 상기 플라즈마 도핑 공정에 의하여 형성된다. 상기 플라즈마 도핑 공정의 도즈량을 조절함으로써, 상기 전하저장층(108a)내 질소 농도를 매우 자유롭게 조절할 수 있다. 이에 따라, 상기 전하저장층(108a)의 특성을 향상시킬 수 있다. 특히, 상기 질소 농도를 고농도로 형성하는 것이 매우 용이하다. 상기 전하저장층(108a)내 질소 농도가 증가할수록 상기 전하저장층(108a)내 트랩 밀도가 증가되어 상기 전하저장층(108a)의 단위 면적당 전하저장 능력이 향상된다. 이에 따라, 비휘발성 기억 셀은 그것의 평면적을 감소시킬지라도 충분한 전하를 저장할 수 있다. 결과적으로, 고집적화된 비휘발성 기억 소자를 구현할 수 있다.
상기 플라즈마 도핑 공정은 상기 특정 원소 이온들을 저에너지로 주입하는 것이 매우 용이하다. 이에 따라, 상기 플라즈마 도핑 공정은 상기 터널 절연막(104a)의 윗부분에 매우 정밀하게 수행될 수 있다. 즉, 상기 플라즈마 도핑 공정은 상기 실질적 터널 절연막(104a')의 특성 열화를 최소화함과 더불어 상기 전하저장층(108a)을 형성할 수 있다.
이에 더하여, 상기 플라즈마 도핑 공정으로 인하여 상기 전하저장층(108a)을 상기 기판(100)내에 선택적으로 형성할 수 있다. 즉, 상기 플라즈마 도핑 공정의 이방성 특성 또는/및 상기 마스크 패턴(106)을 이용하여 상기 전하저장층(108a)은 상기 기판(100)의 선택된 영역에만 형성할 수 있다.
상기 플라즈마 도핑 공정에 사용되는 소스 가스는 질소와 다른 특정 원소를 포함할 수 있다. 즉, 상기 플라즈마 도핑 공정의 소스 가스는 상기 특정 원소로서 멘델레예프(Mendeleev) 주기율표의 4족 원소 및 금속 원소 중에 선택된 적어도 하나를 포함할 수 있다. 예컨대, 상기 플라즈마 도핑 공정의 소스 가스는 탄소, 실리콘 및 게르마늄등과 같은 4족 원소 및 금, 은, 백금 및 코발트등과 같은 금속 원소 중에 선택된 적어도 하나를 포함할 수 있다. 이 경우에, 상기 플라즈마 도핑 공정은 상기 4족 또는/및 금속 원소 이온들을 상기 터널 절연막(104a)의 윗부분에 주입한다. 물론, 상기 마스크 패턴(106)에 의하여 상기 4족 또는/및 금속 원소 이온들은 선택적으로 주입될 수 있다. 상기 플라즈마 도핑 공정의 소스 가스가 상술한 4족 원소 및 금속 원소 중에 선택된 적어도 하나를 포함하는 경우에 대해 도 6a 및 도 6b를 참조하여 설명한다.
도 6a 및 도 6b를 참조하면, 상기 4족 또는/및 금속 원소를 포함하는 소스 가스를 사용하여 상기 플라즈마 도핑 공정을 수행하여 전하저장층(108b)을 형성한 후에, 마스크 패턴(106)을 제거한다.
이어서, 상기 기판(100)에 열처리 공정을 수행하는 것이 바람직하다. 상기 열처리 공정에 의하여 상기 전하저장층(108b)내 주입된 4족 또는/및 금속 원소들은 서로 응집되어 나노 결정 입자들(109)이 형성될 수 있다. 상기 나노 결정 입자들(109)은 전하를 포획하는 요소로 사용된다. 상기 나노 결정 입자들(109)은 서로 이격될 수 있다. 상기 나노 결정 입자들(109)은 절연 물질(즉, 상기 터널 절연막(104a)의 윗부분의 일부)에 의해 서로 전기적으로 단절될 수 있다. 상기 플라즈마 도핑 공정의 소스 가스에 포함된 특정 원소에 따라 상기 나노 결정 입자들(109)은 실리콘, 탄소, 게르마늄, 금, 은, 백금 또는 코발트등으로 형성될 수 있다. 상기 열처리 공정은 급속 열처리 공정 또는 퍼니스 열처리 공정으로 수행할 수 있다. 상기 열처리 공정은 도 3a 및 도 3b를 참조하여 설명한 열처리 공정과 동일한 조건으로 수행할 수 있다.
상기 4족 원소를 포함하는 소스 가스는 사일렌(SiH4) 가스, 사불화실리콘(SiF4) 가스, 사불화게르마늄(GeF4) 가스, 사수소화게르마늄(GeH4) 가스, 사수소화탄소(CH4) 및 육수소화이탄소(C2H6) 가스 중에서 선택된 적어도 하나를 사용할 수 있다. 상기 금속 원소를 포함하는 소스 가스는, 금, 은, 백금 및 코발트 중에 선택된 적어도 하나를 포함하는 전구체 가스를 사용할 수 있다.
상기 전하저장층(108b)도 상기 플라즈마 도핑 공정을 사용하여 형성됨으로써, 도 3a 및 도 3b를 참조하여 설명한 효과를 획득할 수 있다. 즉, 상기 전하저장층(108b)내 특정 원소(ex, 4족 원소 또는/및 금속 원소)의 농도를 자유롭게 조절할 수 있으며, 상기 전하저장층(108b)을 선택적으로 형성할 수 있다.
한편, 본 실시예에 따른 전하저장층은 다른 방법으로 형성될 수 있다. 이를 도면들을 참조하여 설명한다.
도 7a 및 도 8a는 본 발명의 일 실시예에 따른 비휘발성 기억 소자의 형성 방법 중에 전하저장층을 형성하는 다른 방법을 설명하기 위한 단면도들이고, 도 7b 및 도 8b는 각각 도 7a 및 도 8a의 Ⅲ-Ⅲ'의 방향에서 본 단면도들이다. 그리고, 도 9a는 본 발명의 일 실시예에 따른 비휘발성 기억 소자의 형성 방법 중에 다른 형태의 전하저장층을 형성하는 다른 방법을 설명하기 위한 단면도이고, 도 9b는 도 9a의 Ⅳ-Ⅳ'의 방향에서 본 단면도이다.
도 7a 및 도 7b를 참조하면, 소자분리막(102)에 의해 한정된 활성영역 상에 터널 절연막(104b)을 형성한다. 상기 터널 절연막(104b)은 열산화막으로 형성할 수 있다. 즉, 상기 터널 절연막(104b)은 도 1a 및 도 1b의 터널 절연막(104a)과 동일한 물질로 형성될 수 있다. 다만, 상기 터널 절연막(104b)은 도 1a 및 도 1b의 터널 절연막(104a)에 비하여 얇은 두께로 형성할 수 있다.
상기 터널 절연막(104b)을 갖는 기판(100) 상에 버퍼막(105)을 형성한다. 상기 버퍼막(105)은 콘포말하게 형성될 수 있다.
도 8a 및 도 8b를 참조하면, 상기 기판(100) 상에 상기 버퍼막(105)의 소정영역을 노출시키는 개구부를 갖는 마스크 패턴(106)을 형성한다.
상기 마스크 패턴(106)을 갖는 기판(100)에 플라즈마 도핑 공정을 수행하여 전하저장층(108c)을 형성한다. 상기 플라즈마 도핑 공정의 특정 원소 이온들은 적어도 상기 노출된 버퍼막(105)에 주입되어 상기 전하저장층(108c)이 형성된다. 상기 플라즈마 도핑 공정의 특정 원소 이온들은 상기 터널 절연막(104b)의 윗부분 일부에 주입될 수도 있다. 상기 플라즈마 도핑 공정은 도 2a 및 도 2b를 참조하여 설명한 방법과 동일하게 수행할 수 있다.
상기 특정 원소는 질소일 수 있다. 이 경우에, 상기 버퍼막(105)은 실리콘 산화막으로 형성하여 상기 전하저장층(108c)이 질소, 실리콘 및 산소를 포함하는 질화막으로 형성될 수 있다. 이와는 다르게, 상기 버퍼막(105)은 실리콘층으로 형 성될 수도 있다. 이 경우에, 상기 전하저장층(108c)은 질소 및 실리콘을 포함하는 질화막으로 형성될 수 있다. 상기 버퍼막(105)이 실리콘층으로 형성되는 경우, 상기 전하저장층(108c)을 형성하고 상기 마스크 패턴(106)을 제거한 후에 실리콘층과 상기 전하저장층(108c)간의 식각선택비를 이용하여 미반응된 실리콘층을 제거할 수 있다. 이와는 또 다르게, 상기 버퍼막(105)은 질화막으로 형성될 수도 있다. 이 경우에, 플라즈마 도핑 공정으로 질소 이온들을 주입하여 상기 전하저장층(108c)의 질소 농도를 조절할 수 있다. 특히, 상기 전하저장층(108c)은 높은 질소 농도를 갖도록 형성할 수 있다. 그 결과, 상기 전하저장층(108c)의 트랩 밀도가 증가되어 상기 전하저장층(108c)의 특성을 향상시킬 수 있다.
상기 플라즈마 도핑 공정을 수행한 후에, 상기 마스크 패턴(106)을 제거한다. 이어서, 상기 기판(100)에 열처리 공정을 수행하여 상기 전하저장층(108c)을 어닐링 하는 것이 바람직하다. 상기 열처리 공정은 도 3a 및 도 3b를 참조하여 설명한 것과 동일하게 수행할 수 있다.
상기 전하저장층(108c)은 상기 플라즈마 도핑 공정을 사용하여 형성함으로써, 상술한 효과들을 획득할 수 있다. 즉, 상기 전하저장층(108c)내 특정 원소들의 농도를 자유롭게 조절할 수 있으며, 상기 전하저장층(108c)을 선택적으로 형성할 수 있다.
또한, 상기 버퍼막(105)을 이용하여 상기 전하저장층(108c)을 형성함으로써, 상기 터널 절연막(104b)을 얇게 형성할 수 있다. 상기 터널 절연막(104b)은 상술한 바와 같이 열산화막으로 형성할 수 있다. 이로써, 상기 터널 절연막(104b)을 얇게 형성하여 공정 시간을 단축시켜 생산성을 향상시킬 수 있다. 통상, 열산화 공정에 의해 형성되는 열산화막은 화학기상증착법에 의해 형성되는 물질막에 비하여 상대적으로 긴 공정시간을 필요로할 수 있다. 따라서, 열산화막으로 형성되는 상기 터널 절연막(104b)을 얇게 형성하고, 화학기상증착법으로 형성되는 상기 버퍼막(105)을 형성함으로써, 제조 공정시간을 단축시킬 수 있다. 또한, 상기 버퍼막(105)의 물질 종류를 변화시킴으로써 상기 전하저장층(108c)내 성분 또는/및 성분비를 조절하여 향상된 특성을 갖는 상기 전하저장층(108c)을 형성할 수 있다.
이에 더하여, 상기 전하저장층(108c)의 대부분은 상기 버퍼막(105)으로 형성된다. 이로써, 상기 터널 절연막(104b)의 특성 열화를 최소화할 수 있다.
이 형성 방법에서도, 상기 플라즈마 도핑 공정의 소스 가스는 멘델레예프 주기율표의 4족 원소 및 금속 원소 중에 선택된 적어도 하나를 포함할 수 있다. 예컨대, 상기 소스 가스는 실리콘, 게르마늄, 탄소, 금, 은, 백금 및 코발트등에서 선택된 적어도 하나를 포함할 수 있다. 이 경우에, 상기 플라즈마 도핑 공정시 4족 또는/및 금속 원소 이온들은 적어도 상기 버퍼막(105)에 주입된다. 상기 4족 또는/및 금속 원소를 포함하는 소스 가스를 사용하는 경우, 상기 버퍼막(105)은 실리콘 산화막으로 형성하는 것이 바람직하다. 물론, 상기 4족 원소 이온들은 상기 터널 절연막(104b)의 윗부분에도 주입될 수 있다. 또한, 상기 마스크 패턴(106)을 이용하여 상기 플라즈마 도핑 공정을 선택적으로 수행할 수 있다. 상기 4족 또는/및 금속 원소를 포함하는 소스 가스를 사용하는 상기 플라즈마 도핑 공정에 의해 형성된 전하저장층을 도 9a 및 도 9b에 도시하였다.
도 9a 및 도 9b를 참조하면, 4족 또는/및 금속 원소를 포함하는 소스 가스를 사용하는 상기 플라즈마 도핑 공정을 수행한 후에, 마스크 패턴(106)을 제거한다. 이어서, 상기 기판(100)에 열처리 공정을 수행하는 것이 바람직하다. 상기 열처리 공정에 의해 전하저장층(108d)내에 주입된 4족 또는/및 금속 원소들이 서로 응집되어 상기 전하저장층(108d)내에 복수개의 나노 결정 입자들(109)이 형성된다. 상기 나노 결정 입자들(109)은 서로 이격될 수 있다. 이때, 상기 버퍼막(105)을 절연막인 실리콘 산화막으로 형성함으로써, 상기 나노 결정 입자들(109)은 서로 전기적으로 격리될 수 있다.
상기 열처리 공정은 도 3a 및 도 3b를 참조하여 설명한 열처리 공정과 동일하게 수행할 수 있다. 상기 4족 또는/및 금속 원소를 포함하는 소스 가스는 도 6a 및 도 6b를 참조하여 설명한 것과 동일한 가스를 사용할 수 있다.
상기 전하저장층(108d)도 상기 플라즈마 도핑 공정을 사용하여 형성됨으로써, 상술한 효과를 획득할 수 있다. 즉, 상기 전하저장층(108d)내 4족 또는/및 금속 원소의 농도를 자유롭게 조절할 수 있으며, 상기 전하저장층(108d)을 선택적으로 형성할 수 있다. 또한, 상기 버퍼막(105)을 이용하여 상기 전하저장층(108d)이 형성됨으로써, 상기 터널 절연막(104b)을 얇게 형성하여 공정 시간을 단축시킬 수 있으며, 상기 터널 절연막(104b)의 특성 열화를 최소화할 수 있다.
상기 상술한 전하저장층들(108a,108b,108c,108d)을 형성한 후의 후속 공정들을 도 4a, 도 5a, 도 4b 및 도 5b를 참조하여 설명하는 방법과 동일하게 수행할 수 있다. 상기 후속 공정들은 상기 전하저장층들(108a,108b,108c,108d)에 대해 모두 동일하게 수행될 수 있다. 본 실시에에서는, 도 3a 및 도 3b의 전하저장층(108a)을 예시로 상기 후속 공정들을 설명한다.
계속해서, 도 4a 및 도 4b를 참조하면, 전하저장층(108a)을 갖는 기판(100) 상에 블로킹 절연막(110)을 형성한다. 상기 블로킹 절연막(110)은 콘포말하게 형성하는 것이 바람직하다. 상기 블로킹 절연막(110)은 실리콘 산화막으로 형성할 수 있다. 실리콘 산화막으로 형성된 상기 블로킹 절연막(110)은 상기 실질적 터널 절연막(104a')에 비하여 두껍게 형성하는 것이 바람직하다. 이와는 다르게, 상기 블로킹 절연막(110)은 상기 실질적 터널 절연막(104a')에 비하여 유전상수가 높은 절연막으로 형성할 수 있다. 예컨대, 상기 블로킹 절연막(110)은 알루미늄산화막 또는 하프늄산화막등의 절연성 금속산화막의 단일막 또는 이들의 복합막으로 형성할 수 있다.
상기 블로킹 절연막(110) 상에 제어 게이트 도전막(112)을 형성한다. 상기 제어 게이트 도전막(112)은 도핑된 폴리실리콘, 금속(ex, 텅스텐 또는 몰리브덴등), 도전성 금속질화물(ex, 질화티타늄 또는 질화탄탈늄등) 및 금속실리사이드(ex, 텅스텐실리사이드, 코발트실리사이드, 니켈실리사이드 또는 티타늄실리사이드) 중에 선택된 적어도 하나로 형성할 수 있다.
도 5a 및 도 5b를 참조하면, 상기 제어 게이트 도전막(112), 블로킹 절연막(110), 전하저장층(108a) 및 터널 절연막(104a')을 연속적으로 패터닝하여 차례로 적층된 터널 절연 패턴(104a"), 전하저장 패턴(108a'), 블로킹 절연 패턴(110) 및 제어 게이트 전극(112a)을 형성한다. 경우에 따라 상기 제어 게이트 전극(112a) 양 옆에 기판(100) 상에 상기 블로킹 절연막(110), 전하저장층(108a) 또는/및 터널 절연막(104a')이 잔존할 수도 있다.
상기 제어 게이트 전극(112a)을 마스크로 사용하여 불순물 이온들을 주입하여 상기 제어 게이트 전극(112a) 양측의 기판(100)에 불순물 도핑층(114)을 형성한다.
(제2 실시예)
본 실시예에서는, 본 발명의 사상이 다른 형태의 비휘발성 기억 소자에 적용된 예를 보여준다.
도 10 내지 도 14는 본 발명의 다른 실시예에 따른 비휘발성 기억 소자의 형성 방법을 설명하기 위한 단면도들이다. 그리고 도 15 및 도 16는 본 발명의 다른 실시예에 따른 비휘발성 기억 소자의 형성 방법 중에 전하저장층을 형성하는 다른 방법을 설명하기 위한 단면도들이다.
도 10을 참조하면, 기판(200)에 소자분리막을 형성하여 활성영역을 한정한다. 상기 활성영역 상에 차례로 적층된 게이트 절연막(201) 및 공통 게이트 전극(203)을 형성한다. 상기 게이트 절연막(201)은 실리콘 산화막, 특히, 열산화막으로 형성할 수 있다. 상기 공통 게이트 전극(203)은 도핑된 폴리실리콘, 금속(ex, 텅스텐 또는 몰리브덴등), 도전성 금속질화물(ex, 질화티타늄 또는 질화탄탈늄등) 및 금속실리사이드(ex, 텅스텐실리사이드, 코발트실리사이드, 니켈실리사이드 또는 티타늄실리사이드) 중에 선택된 적어도 하나로 형성할 수 있다.
상기 공통 게이트 전극(203) 양측의 상기 기판(200)을 노출시킨다. 즉, 상기 공통 게이트 전극(203) 양측의 상기 활성영역을 노출시킨다. 세정 공정등으로 상기 공통 게이트 전극(203) 양측의 상기 활성영역을 노출시킬 수 있다. 상기 노출된 활성영역 상에 터널 절연막(204a)을 형성한다. 상기 터널 절연막(204a)은 열산화막으로 형성할 수 있다.
도 11을 참조하면, 상기 터널 절연막(204a)을 갖는 기판(200)에 플라즈마 도핑 공정을 수행한다. 상기 플라즈마 도핑 공정은 상술한 제1 실시예와 동일하게 수행할 수 있다. 즉, 상기 플라즈마 도핑 공정은 특정 원소를 포함하는 소스 가스를 사용한다. 이때, 상기 특정 원소는 질소일 수 있다. 또는, 상기 특정 원소는 멘델레예프 주기율표의 4족 원소, 및 금속 원소 중에 선택된 적어도 하나일 수 있다. 예컨대, 상기 소스 가스는 질소(N2) 가스, 암모니아(NH3) 가스 또는 삼불소화질소(NF3)등에서 선택된 적어도 하나를 사용하거나, 상기 소스 가스는 사일렌(SiH4) 가스, 사불화실리콘(SiF4) 가스, 사불화게르마늄(GeF4) 가스, 사수소화게르마늄(GeH4) 가스, 사수소화탄소(CH4), 육수소화이탄소(C2H6) 가스, 및 금, 은, 백금 및 코발트등을 포함하는 전구체 가스 중에서 선택된 적어도 하나를 사용할 수 있다.
상기 플라즈마 도핑 공정은 다음의 단계들을 포함할 수 있다. 상기 터널 절연막(204a)을 갖는 기판(200)을 공정 챔버내로 로딩하고, 상기 기판(200)의 상부에 플라즈마 상태의 소스 가스를 제공한다. 상기 플라즈마 상태의 소스 가스를 상기 기판(200)의 상부에 제공하는 방법들은 상술한 제1 실시예와 동일할 수 있다. 상기 플라즈마 상태의 소스 가스내 상기 특정 원소의 이온 성분들을 가속시켜 상기 터널 절연막(204a)의 윗부분에 주입하여 전하저장층(208a)이 형성된다. 상기 특정 원소의 이온 성분들을 가속시킴으로써, 상기 플라즈마 도핑 공정은 이방성을 갖는다. 이에 따라, 상기 전하저장층(208a)은 상기 공통 게이트 전극(203)의 양측의 상기 기판(200) 상에 형성된다. 즉, 상기 플라즈마 도핑 공정의 특정 원소 이온들은 이방성으로 주입됨으로써, 상기 공통 게이트 전극(203) 양측벽에는 상기 전하저장층(208a)이 형성되지 않는다. 상기 전하저장층(208a) 아래의 상기 터널 절연막(204a)의 아랫부분(204a')은 실질적 터널 절연막(204a')에 해당한다.
상기 플라즈마 도핑 공정을 수행한 후에, 상기 기판(200)에 열처리 공정을 수행하는 것이 바람직하다. 상기 열처리 공정은 상술한 제1 실시예의 도 3a 및 도 3b를 참조하여 설명한 것과 동일하게 수행할 수 있다. 상기 특정 원소가 질소인 경우, 상기 열처리 공정에 의하여 상기 전하저장층(208a)이 어닐링될 수 있다. 상기 특정 원소가 상기 4족 또는/및 금속 원소인 경우, 상기 열처리 공정에 의하여 상기 전하저장층(208a)내의 4족 또는/및 금속 원소들이 서로 응집되어 복수개의 나노 결정 입자들이 서로 이격되어 형성될 수 있다.
상기 플라즈마 도핑 공정이 수행되기 전에, 상기 기판(200) 상에 마스크 패턴을 형성할 수 있다. 상기 마스크 패턴은 상기 기판(200)에서 상기 전하저장층(208a)이 형성되는 부분을 노출시키고, 상기 전하저장층(208a)이 요구되지 않는 부분을 덮는다. 상기 열처리 공정은 상기 플라즈마 도핑 공정을 수행하고, 상기 마스크 패턴을 제거한 후에 수행되는 것이 바람직하다.
한편, 본 실시예에서도 상술한 제1 실시예와 같이 버퍼막을 이용하여 전하저 장층을 형성할 수 있다. 이를 도 15 및 도 16을 참조하여 설명한다.
도 15를 참조하면, 공통 게이트 전극(203) 양측의 상기 기판(200) 상에 터널 절연막(204b)을 형성한다. 상기 터널 절연막(204b)은 열산화막으로 형성할 수 있다. 상기 터널 절연막(204b)은 도 10의 터널 절연막(204a)에 비하여 얇게 형성할 수 있다. 상기 터널 절연막(204b)을 갖는 기판(200) 상에 버퍼막(205)을 형성한다. 상기 버퍼막(205)은 상기 기판(200) 전면에 콘포말하게 형성될 수 있다. 상기 플라즈마 도핑 공정의 소스 가스가 질소를 포함하는 경우, 상기 버퍼막(205)은 실리콘 산화막 또는 실리콘층으로 형성할 수 있다. 상기 플라즈마 도핑 공정의 소스 가스가 상기 4족 또는/및 금속 원소를 포함하는 경우, 상기 버퍼막(205)은 실리콘 산화막으로 형성하는 것이 바람직하다.
도 16을 참조하면, 상기 버퍼막(205)을 갖는 기판(200)에 플라즈마 도핑 공정을 수행하여 특정 원소 이온들을 적어도 상기 버퍼막(205)에 주입한다. 이로써, 상기 터널 절연막(204b) 상에 전하저장층(208b)이 형성된다. 상기 플라즈마 도핑 공정은 상술한 제1 실시예(ex, 도 2a 및 도 2b를 참조하여 설명한 것)와 동일하게 수행할 수 있다. 상기 플라즈마 도핑 공정을 수행한 후에, 상기 기판(200)에 열처리 공정을 수행하는 것이 바람직하다. 이에 따라, 상기 전하저장층(208b)이 어닐링되거나(소스가스가 질소를 포함하는 경우), 상기 전하저장층(208b)내에 복수개의 나노 결정 입자들이 서로 이격되어 형성될 수 있다. 상기 열처리 공정은 제1 실시예의 도 3a 및 도 3b를 참조하여 설명한 것과 동일하게 수행할 수 있다.
상기 플라즈마 도핑 공정에 의해 주입되는 특정 원소 이온들은 이방성을 가 짐으로써, 상기 공통 게이트 전극(203)의 양측벽에 형성된 상기 버퍼막(205)에는 상기 특정 원소 이온들이 주입되지 않는다. 따라서, 상기 공통 게이트 전극(203)의 양측벽에는 상기 전하저장층(208b)과 동일한 물질이 형성되지 않는다.
상기 공통 게이트 전극(203)의 상부면 상에 형성된 상기 버퍼막(205)에도 상기 플라즈마 도핑 공정이 수행되어 상기 공통 게이트 전극(203) 상에 캐핑층(206)이 형성될 수 있다. 상기 캐핑층(206)은 상기 전하저장층(208b)과 동일한 물질을 포함한다.
상술한 전하저장층(208a,208b)을 형성한 이후의 수행되는 후속 공정들을 도 12 내지 14를 참조하여 설명한다. 도 11의 전하저장층(208a)을 형성한 후의 후속 공정과 도 16의 전하저장층(208a)을 형성한 후의 후속 공정은 동일하게 수행할 수 있다.
계속해서, 도 12를 참조하면, 상기 전하저장층(208a)을 갖는 기판(200) 전면 상에 블로킹 절연막(210)을 형성한다. 상기 블로킹 절연막(210)은 상기 기판(200) 전면 상에 콘포말하게 형성하는 것이 바람직하다. 따라서, 상기 블로킹 절연막(210)은 상기 전하저장층(208a) 및 상기 공통 게이트 전극(203)의 양측벽 및 상부면을 콘포말하게 덮는다. 상기 블로킹 절연막(210)은 화학기상증착법으로 형성될 수 있다.
상기 블로킹 절연막(210)은 실리콘 산화막으로 형성할 수 있다. 이 경우, 상기 블로킹 절연막(210)은 상기 실질적 터널 절연막(204a')에 비하여 두껍게 형성하는 것이 바람직하다. 이와는 다르게, 상기 블로킹 절연막(210)은 상기 실질적 터널 절연막(204a')에 비하여 높은 유전상수를 갖는 절연막으로 형성할 수 있다. 예컨대, 상기 블로킹 절연막(210)은 알루미늄산화막 또는 하프늄산화막등의 절연성 금속산화막의 단일막 또는 이들의 복합막으로 형성할 수 있다.
상기 블로킹 절연막(210) 상에 제어 게이트 도전막(212)을 콘포말하게 형성한다. 상기 제어 게이트 도전막(212)은 도핑된 폴리실리콘, 금속(ex, 텅스텐 또는 몰리브덴등), 도전성 금속질화물(ex, 질화티타늄 또는 질화탄탈늄등) 및 금속실리사이드(ex, 텅스텐실리사이드, 코발트실리사이드, 니켈실리사이드 또는 티타늄실리사이드) 중에 선택된 적어도 하나로 형성할 수 있다.
도 13을 참조하면, 상기 제어 게이트 도전막(212)을 상기 공통 게이트 전극(203) 상의 상기 블로킹 절연막(210)이 노출될때까지 이방성 식각하여 상기 공통 게이트 전극(203) 양측에 각각 제1 및 제2 제어 게이트 전극들(212a,212b)을 형성한다. 상기 제1 및 제2 제어 게이트 전극들(212a,212b)은 상기 공통 게이트 전극(203)의 양측벽에 스페이서 형태로 형성된다. 이때, 상기 제1 제어 게이트 전극(212a)과 상기 공통 게이트 전극(203)의 일측벽 사이에 상기 블로킹 절연막(210)이 개재된다. 또한, 상기 제2 제어 게이트 전극(212b)과 상기 공통 게이트 전극(203)의 타측벽 사이에도 상기 블로킹 절연막(210)이 개재된다. 상기 블로킹 절연막(210)에 의해 상기 제1 및 제2 제어 게이트 전극들(212a,212b)과 상기 공통 게이트 전극(203)은 서로 절연된다. 상기 제1 제어 게이트 전극(212a)은 제1 비휘발성 기억 셀을 구성하고, 상기 제2 제어 게이트 전극(212b)은 제2 비휘발성 기억 셀을 구성한다. 즉, 상기 한쌍의 제어 게이트 전극들(212a,212b)과 상기 공통 제어 게이트 전극(203)은 한쌍의 비휘발성 기억 셀들을 구성한다.
도 14를 참조하면, 상기 공통 게이트 전극(203) 및 상기 제1 및 제2 제어 게이트 전극들(212a,212b)을 식각마스크로 사용하여 상기 게이트 전극들(212a,203,212b) 양측의 상기 기판(200) 상에 형성된 블로킹 절연막(210), 전하저장층(208a) 및 터널 절연막(204a')을 연속적으로 식각할 수 있다. 이에 따라, 상기 제1 제어 게이트 전극(212a)과 상기 기판(200) 사이에 차례로 적층된 터널 절연 패턴(204a"), 전하저장 패턴(208a') 및 블로킹 절연 패턴(210')이 개재된다. 물론, 상기 제2 제어 게이트 전극(212b)과 상기 기판(200) 사이에도 차례로 적층된 터널 절연 패턴(204a"), 전하저장 패턴(208a') 및 블로킹 절연 패턴(210')이 개재된다. 상기 게이트 전극들(212a,203,212b) 양측의 상기 블로킹 절연막(210)을 식각할때, 상기 공통 게이트 전극(203) 상에 위치한 상기 블로킹 절연막(210)이 제거되어 상기 공통 게이트 전극(203)의 상부면이 노출될 수 있다.
상기 게이트 전극들(212a,203,212b)을 마스크로 사용하여 불순물 이온들을 주입하여 상기 활성영역에 제1 및 제2 불순물 도핑층들(214a,214b)을 형성한다. 상기 제1 불순물 도핑층(214a)은 상기 제1 제어 게이트 전극(212a)에 인접하고, 상기 제2 불순물 도핑층(214a)은 상기 제2 제어 게이트 전극(212a)에 인접한다.
상기 비휘발성 기억 소자는 프로그램 동작시 핫캐리어 주입 방식을 이용할 수 있다. 예컨대, 상기 제1 비휘발성 기억 셀에 프로그램 하기 위해서는 상기 게이트 전극들(212a,203,212b)에 채널을 턴온시키는 전압을 인가하고, 상기 제2 불순물 도핑층(214b)에 접지 전압을 인가하며, 상기 제1 불순물 도핑층(214a)에 프로그램 전압을 인가한다. 이에 따라, 상기 불순물 도핑층들(214a,214b)내 다수 캐리어와 동일한 타입의 전하들이 상기 제2 불순물 도핑층(214b)으로부터 상기 제1 불순물 도핑층(214a)으로 가속되어 상기 제1 불순물 도핑층(214a) 부근에서 핫캐리어들이 발생된다. 상기 핫캐리어들에 의해 전하들이 상기 제1 제어 게이트 전극(212a) 아래의 상기 전하 저장 패턴(208a')에 주입되어 상기 제1 비휘발성 기억 셀은 프로그램된다. 상기 비휘발성 기억 소자의 소거 동작은 FN 터널링 방식 또는 저장된 전하와 반대 타입의 핫캐리어 주입 방식을 이용할 수 있다.
상기 비휘발성 기억 소자의 읽기 동작에 대해 설명한다. 상기 제1 비휘발성 기억 셀에 대한 읽기 동작을 설명한다. 상기 공통 게이트 전극(203) 및 제2 제어 게이트 전극(212b)에는 그것들 아래의 채널 영역들을 턴온시키는 전압을 인가하고, 상기 제1 제어 게이트 전극(212a)에는 센싱 전압(sensing voltage)을 인가한다. 이로써, 상기 제1 제어 게이트 전극(212a) 아래의 상기 전하 저장 패턴(208a')에 저장된 데이타를 읽을 수 있다. 이 경우에, 상기 제2 제어 게이트 전극(212b)에 인가되는 전압은 상기 제2 비휘발성 기억 셀의 프로그램된 문턱전압에 비하여 높은 것이 바람직하다. 이로써, 상기 제2 비휘발성 기억 셀의 프로그램 유무에 관계없이 상기 제1 비휘발성 기억 셀의 데이타를 읽을 수 있다.
본 실시예에 따른 형성 방법에 있어서, 상기 플라즈마 도핑 공정을 사용하여 상기 전하저장층(208a,208b)을 형성한다. 이로써, 상술한 제1 실시예와 동일한 효과를 얻을 수 있다. 즉, 상기 전하저장층(208a,208b)내 특정 원소의 농도를 매우 자유롭게 조절할 수 있다. 이에 따라, 상기 전하저장층(208a,208b)의 특성 조절이 가능하며, 상기 전하저장층(208a,208b)의 특성을 향상시킬 수 있다. 이로 인하여, 고집적화된 비휘발성 기억 소자에 적합한 상기 전하저장층(208a,208b)을 구현할 수 있다. 또한, 상기 플라즈마 도핑 공정은 저에너지로 주입하는 것이 매우 용이함으로써, 상기 터널 절연막(204a',204b)에 대한 특성 열화를 최소화함과 더불어 상기 전하저장층(208a,208b)의 특성을 향상시킬 수 있다.
이에 더하여, 상기 플라즈마 도핑 공정의 이방성 특성으로 인하여 상기 전하저장층(208a,208b)이 상기 공통 게이트 전극(203)의 양측벽에는 형성되지 않는다.
만약, 상기 공통 게이트 전극(203)의 양측벽에 전하저장층이 형성되는 경우, 프로그램에 의해 저장되는 전하들이 상기 공통 게이트 전극(203)의 측벽에 형성된 전하저장층에 저장될 수 있다. 이 경우, 상기 공통 게이트 전극(203)의 측벽에 형성된 전하저장츠에 저장된 전하들을 제거하는 것이 매우 어려울 수 있다. 또한, 상기 공통 게이트 전극(203)의 측벽에 형성된 전하저장층만을 선택적으로 제거하는 것이 거의 불가능하다.즉, 공통 게이트 전극(203)의 측벽에 형성된 전하저장층을 제거할때, 공통 게이트 전극(203) 양측의 기판(200) 상에 형성된 전하저장층도 제거되어 비휘발성 기억 소자의 형성이 불가능해질 수 있다.
하지만, 본 발명에 따른 상기 플라즈마 도핑 공정의 이방성으로 인하여, 상기 공통 게이트 라인(203)의 양측벽에는 전하저장층이 형성되지 않는다. 이에 따라, 비휘발성 기억 소자의 특성 열화 또는 불량을 방지할 수 있다.
이에 더하여, 상기 플라즈마 도핑 공정을 수행하기 전에 마스크 패턴을 형성함으로써, 상기 전하저장층(208a,208b)은 선택된 영역에만 형성할 수 있는 장점이 있다.
상술한 바와 같이, 본 발명에 따르면, 플라즈마 도핑 공정을 사용하여 전하저장층을 형성한다. 이로 인하여, 전하저장층내 성분비 또는/및 성분변경을 매우 자유롭게 할 수 있다. 특히, 특정 원소의 농도를 변화시키는 것이 매우 용이하다. 그 결과, 상기 전하저장층의 특성 조절이 매우 용이하여 향상된 특성을 갖는 전하저장층을 형성할 수 있다.
또한, 상기 플라즈마 도핑 공정은 저에너지로 특정 원소 이온들을 주입할 수 있다. 이로 인하여, 상기 전하저장층 아래의 터널 절연막의 특성 열화를 최소화함과 더불어 상기 전하저장층의 특성을 향상시킬 수 있다.
이에 더하여, 상기 플라즈마 도핑 공정의 선택적 도핑 또는/및 이방성으로 인하여, 상기 전하저장층을 원하는 영역에 선택적으로 형성할 수 있다. 이로 인하여, 비휘발성 기억 소자의 특성 열화를 방지할 수 있다.

Claims (17)

  1. 기판 상에 터널 절연막을 형성하는 단계;
    플라즈마 도핑 공정을 사용하여 상기 기판상에 전하저장층을 형성하는 단계;
    상기 기판 상에 블로킹 절연막을 형성하는 단계; 및
    상기 블로킹 절연막 상에 제어 게이트 전극을 형성하는 단계를 포함하는 비휘발성 기억 소자의 형성 방법.
  2. 제 1 항에 있어서,
    상기 플라즈마 도핑 공정은 상기 터널 절연막의 윗부분(upper portion)에 수행되어 상기 전하저장층을 형성되는 것을 특징으로 하는 비휘발성 기억 소자의 형성 방법.
  3. 제 1 항에 있어서,
    상기 터널 절연막 상에 버퍼막을 형성하는 단계를 더 포함하되, 상기 플라즈마 도핑 공정은 적어도 상기 버퍼막에 수행되어 상기 전하저장층이 형성되는 것을 특징으로 하는 비휘발성 기억 소자의 형성 방법.
  4. 제 1 항 내지 제 3 항 중에 어느 한 항에 있어서,
    상기 전하저장층을 형성하는 단계는,
    상기 플라즈마 도핑 공정을 수행하는 단계; 및
    상기 플라즈마 도핑 공정이 수행된 기판에 열처리를 수행하는 단계를 포함하는 것을 특징으로 하는 비휘발성 기억 소자의 형성 방법.
  5. 제 1 항 내지 제 3 항 중에 어느 한 항에 있어서,
    상기 플라즈마 도핑 공정을 수행하기 전에,
    상기 기판에 마스크 패턴을 형성하여 소정영역을 노출시키는 단계를 더 포함하되, 상기 전하저장층은 상기 마스크 패턴에 의해 노출된 영역에 형성되는 것을 특징으로 하는 비휘발성 기억 소자의 형성 방법.
  6. 제 1 항 내지 제 3 항 중에 어느 한 항에 있어서,
    상기 플라즈마 도핑 공정은,
    상기 기판의 상부에 소정 원소 이온들을 포함하는 플라즈마 상태의 소스 가스를 제공하는 단계; 및
    상기 소정 원소 이온들을 상기 기판을 향하여 가속시키는 단계를 포함하는 것을 특징으로 하는 비휘발성 기억 소자의 형성 방법.
  7. 제 1 항 내지 제 3 항 중에 어느 한 항에 있어서,
    상기 플라즈마 도핑 공정은 질소를 포함하는 소스 가스를 사용하거나, 상기 플라즈마 도핑 공정은 멘델레예프(Mendeleev) 주기율표의 4족 원소, 및 금속 원소 중에 선택된 적어도 하나를 포함하는 소스 가스를 사용하는 것을 특징으로 하는 비휘발성 기억 소자의 형성 방법.
  8. 제 7 항에 있어서,
    상기 플라즈마 도핑 공정이 상기 멘델레예프 주기율표의 4족 원소 및 금속 원소 중에 선택된 적어도 하나를 포함하는 소스 가스를 사용하되,
    상기 전하저장층을 형성하는 단계는,
    상기 플라즈마 도핑 공정을 수행하는 단계; 및
    상기 플라즈마 도핑 공정이 수행된 기판에 열처리 공정을 수행하는 단계를 포함하는 것을 특징으로 하는 비휘발성 기억 소자의 형성 방법.
  9. 기판 상에 적층된 게이트 절연막 및 공통 게이트 전극을 형성하는 단계;
    상기 공통 게이트 전극 양측의 기판 상에 터널 절연막을 형성하는 단계;
    이방성의 플라즈마 도핑 공정을 사용하여 상기 공통 게이트 전극 양측의 상기 기판 상에 전하저장층을 형성하는 단계;
    상기 기판 전면 상에 블로킹 절연막을 형성하는 단계; 및
    상기 공통 게이트 전극 양측의 상기 블로킹 절연막 상에 각각 배치된 제1 및 제2 제어 게이트 전극을 형성하는 단계를 포함하는 비휘발성 기억 소자의 형성 방법.
  10. 제 9 항에 있어서,
    상기 플라즈마 도핑 공정은 상기 공통 게이트 전극 양측의 상기 터널 절연막의 윗부분(upper portion)에 이방적으로 수행되어 상기 전하저장층이 형성되는 것을 특징으로 하는 비휘발성 기억 소자의 형성 방법.
  11. 제 9 항에 있어서,
    상기 터널 절연막 상에 버퍼막을 형성하는 단계를 더 포함하되, 상기 플라즈마 도핑 공정은 적어도 상기 공통 게이트 전극 양측의 상기 버퍼막에 이방적으로 수행되어 상기 전하저장층이 형성되는 것을 특징으로 하는 비휘발성 기억 소자의 형성 방법.
  12. 제 9 항 내지 제 11 항 중에 어느 한 항에 있어서,
    상기 전하저장층을 형성하는 단계는,
    상기 플라즈마 도핑 공정을 이방적으로 수행하는 단계; 및
    상기 플라즈마 도핑 공정이 수행된 기판에 열처리를 수행하는 단계를 포함하는 것을 특징으로 하는 비휘발성 기억 소자의 형성 방법.
  13. 제 9 항 내지 제 11 항 중에 어느 한 항에 있어서,
    상기 플라즈마 도핑 공정을 수행하기 전에,
    상기 기판에 마스크 패턴을 형성하여 소정영역을 노출시키는 단계를 더 포함 하되, 상기 전하저장층은 상기 마스크 패턴에 의해 노출된 영역에 형성되는 것을 특징으로 하는 비휘발성 기억 소자의 형성 방법.
  14. 제 9 항 내지 제 11 항 중에 어느 한 항에 있어서,
    상기 플라즈마 도핑 공정은,
    상기 기판의 상부에 소정 원소 이온들을 포함하는 플라즈마 상태의 소스 가스를 제공하는 단계; 및
    상기 소정 원소 이온들을 상기 기판을 향하여 가속시키는 단계를 포함하는 것을 특징으로 하는 비휘발성 기억 소자의 형성 방법.
  15. 제 9 항 내지 제 11 항 중에 어느 한 항에 있어서,
    상기 제1 및 제2 제어 게이트 전극들은 각각 상기 공통 게이트 전극 양측벽에 스페이서 형태로 형성되되,
    상기 제1 제어 게이트 전극과 상기 공통 게이트 전극의 일측벽 사이, 및 상기 제2 제어 게이트 전극과 상기 공통 게이트 전극의 타측벽 사이에는 상기 블로킹 절연막이 개재된 것을 특징으로 하는 비휘발성 기억 소자의 형성 방법.
  16. 제 9 항 내지 제 11 항 중에 어느 한 항에 있어서,
    상기 플라즈마 도핑 공정은 질소를 포함하는 소스 가스를 사용하거나, 상기 플라즈마 도핑 공정은 멘델레예프(Mendeleev) 주기율표의 4족 원소, 및 금속 원소 중에 선택된 적어도 하나를 포함하는 소스 가스를 사용하는 것을 특징으로 하는 비휘발성 기억 소자의 형성 방법.
  17. 제 16 항에 있어서,
    상기 플라즈마 도핑 공정이 상기 멘델레예프 주기율표의 4족 원소, 및 금속 원소 중에 선택된 적어도 하나를 포함하는 소스 가스를 사용하되,
    상기 전하저장층을 형성하는 단계는,
    상기 플라즈마 도핑 공정을 이방적으로 수행하는 단계; 및
    상기 플라즈마 도핑 공정이 수행된 기판에 열처리 공정을 수행하는 단계를 포함하는 것을 특징으로 하는 비휘발성 기억 소자의 형성 방법.
KR1020050082745A 2005-09-06 2005-09-06 비휘발성 기억 소자의 형성 방법 KR100683854B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050082745A KR100683854B1 (ko) 2005-09-06 2005-09-06 비휘발성 기억 소자의 형성 방법
US11/504,023 US20070054453A1 (en) 2005-09-06 2006-08-14 Methods of forming integrated circuit memory devices having a charge storing layer formed by plasma doping

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050082745A KR100683854B1 (ko) 2005-09-06 2005-09-06 비휘발성 기억 소자의 형성 방법

Publications (1)

Publication Number Publication Date
KR100683854B1 true KR100683854B1 (ko) 2007-02-15

Family

ID=37830524

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050082745A KR100683854B1 (ko) 2005-09-06 2005-09-06 비휘발성 기억 소자의 형성 방법

Country Status (2)

Country Link
US (1) US20070054453A1 (ko)
KR (1) KR100683854B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100735534B1 (ko) * 2006-04-04 2007-07-04 삼성전자주식회사 나노 크리스탈 비휘발성 반도체 집적 회로 장치 및 그 제조방법
JP2009170732A (ja) * 2008-01-17 2009-07-30 Toshiba Corp 半導体記憶装置
US8134139B2 (en) * 2010-01-25 2012-03-13 Macronix International Co., Ltd. Programmable metallization cell with ion buffer layer
JP6187184B2 (ja) * 2013-11-20 2017-08-30 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW264575B (ko) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US6110842A (en) * 1996-06-07 2000-08-29 Texas Instruments Incorporated Method of forming multiple gate oxide thicknesses using high density plasma nitridation
US5763922A (en) * 1997-02-28 1998-06-09 Intel Corporation CMOS integrated circuit having PMOS and NMOS devices with different gate dielectric layers
JP3727449B2 (ja) * 1997-09-30 2005-12-14 シャープ株式会社 半導体ナノ結晶の製造方法
EP0926260A3 (en) * 1997-12-12 2001-04-11 Matsushita Electric Industrial Co., Ltd. Using antibody - antigen interaction for formation of a patterened metal film
US6268296B1 (en) * 1997-12-31 2001-07-31 Texas Instruments Incorporated Low temperature process for multiple voltage devices
US6413881B1 (en) * 2000-03-09 2002-07-02 Lsi Logic Corporation Process for forming thin gate oxide with enhanced reliability by nitridation of upper surface of gate of oxide to form barrier of nitrogen atoms in upper surface region of gate oxide, and resulting product
US6413819B1 (en) * 2000-06-16 2002-07-02 Motorola, Inc. Memory device and method for using prefabricated isolated storage elements
US6297095B1 (en) * 2000-06-16 2001-10-02 Motorola, Inc. Memory device that includes passivated nanoclusters and method for manufacture
US6400610B1 (en) * 2000-07-05 2002-06-04 Motorola, Inc. Memory device including isolated storage elements that utilize hole conduction and method therefor
US6660657B1 (en) * 2000-08-07 2003-12-09 Micron Technology, Inc. Methods of incorporating nitrogen into silicon-oxide-containing layers
TW580730B (en) * 2001-03-09 2004-03-21 Macronix Int Co Ltd Method of forming a silicon oxide layer with different thickness using pulsed nitrogen plasma implantation
US7163901B2 (en) * 2002-03-13 2007-01-16 Varian Semiconductor Equipment Associates, Inc. Methods for forming thin film layers by simultaneous doping and sintering
US7005697B2 (en) * 2002-06-21 2006-02-28 Micron Technology, Inc. Method of forming a non-volatile electron storage memory and the resulting device
JP4056817B2 (ja) * 2002-07-23 2008-03-05 光正 小柳 不揮発性半導体記憶素子の製造方法
US6753570B1 (en) * 2002-08-20 2004-06-22 Advanced Micro Devices, Inc. Memory device and method of making
US6803275B1 (en) * 2002-12-03 2004-10-12 Fasl, Llc ONO fabrication process for reducing oxygen vacancy content in bottom oxide layer in flash memory devices
US6774432B1 (en) * 2003-02-05 2004-08-10 Advanced Micro Devices, Inc. UV-blocking layer for reducing UV-induced charging of SONOS dual-bit flash memory devices in BEOL
US6861320B1 (en) * 2003-04-04 2005-03-01 Silicon Wafer Technologies, Inc. Method of making starting material for chip fabrication comprising a buried silicon nitride layer
TW586189B (en) * 2003-05-14 2004-05-01 Powerchip Semiconductor Corp Multi-level memory cell and fabricating method thereof
US6959920B2 (en) * 2003-09-09 2005-11-01 Tower Semiconductor Ltd. Protection against in-process charging in silicon-oxide-nitride-oxide-silicon (SONOS) memories
US7355238B2 (en) * 2004-12-06 2008-04-08 Asahi Glass Company, Limited Nonvolatile semiconductor memory device having nanoparticles for charge retention
US7338894B2 (en) * 2005-01-26 2008-03-04 Freescale Semiconductor, Inc. Semiconductor device having nitridated oxide layer and method therefor

Also Published As

Publication number Publication date
US20070054453A1 (en) 2007-03-08

Similar Documents

Publication Publication Date Title
KR100894098B1 (ko) 빠른 소거속도 및 향상된 리텐션 특성을 갖는 불휘발성메모리소자 및 그 제조방법
KR100642898B1 (ko) 반도체 장치의 트랜지스터 및 그 제조방법
US6835621B2 (en) Method of fabricating non-volatile memory device having a structure of silicon-oxide-nitride-oxide-silicon
US7534688B2 (en) Nonvolatile memory device with a non-planar gate-insulating layer and method of fabricating the same
TWI242845B (en) Semiconductor memory device and the manufacturing method thereof
KR101033222B1 (ko) 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법
JP5238332B2 (ja) 半導体装置の製造方法
KR100557995B1 (ko) 부유트랩형 비휘발성 메모리 셀을 갖는 반도체 장치 및그의 제조방법
US7821823B2 (en) Semiconductor memory device, method of driving the same and method of manufacturing the same
KR20080096388A (ko) 불휘발성 반도체 기억 장치
KR100683854B1 (ko) 비휘발성 기억 소자의 형성 방법
KR20100018531A (ko) 반도체 메모리 장치 및 그 제조 방법
JP2004104124A (ja) 側壁ゲートとｓｏｎｏｓセル構造を有する不揮発性メモリ素子の製造方法
US6838345B2 (en) SiN ROM and method of fabricating the same
KR20040051306A (ko) 반도체 소자의 제조 방법
JP4358504B2 (ja) 不揮発性半導体記憶装置の製造方法
KR100696272B1 (ko) 반도체 기억 장치 및 그 제조 방법
KR20080041478A (ko) 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법
KR100811272B1 (ko) 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법
US20090068850A1 (en) Method of Fabricating Flash Memory Device
KR20070058725A (ko) 불휘발성 메모리 소자의 제조 방법
KR20100127154A (ko) 불휘발성 메모리 소자의 게이트 패턴 및 그 형성방법
KR20080002030A (ko) 비휘발성 메모리 장치의 게이트 구조물 형성 방법
KR100979714B1 (ko) 비휘발성 메모리 소자의 제조 방법
KR20070014410A (ko) 불휘발성 메모리 장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee