KR930004347B1 - 불휘발성 반도체 메모리 소자의 제조방법 - Google Patents
불휘발성 반도체 메모리 소자의 제조방법 Download PDFInfo
- Publication number
- KR930004347B1 KR930004347B1 KR1019900014965A KR900014965A KR930004347B1 KR 930004347 B1 KR930004347 B1 KR 930004347B1 KR 1019900014965 A KR1019900014965 A KR 1019900014965A KR 900014965 A KR900014965 A KR 900014965A KR 930004347 B1 KR930004347 B1 KR 930004347B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- oxide film
- forming
- memory device
- semiconductor memory
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 15
- 229920005591 polysilicon Polymers 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 8
- 239000010703 silicon Substances 0.000 claims abstract description 8
- 239000002184 metal Substances 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims abstract description 4
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 239000010408 film Substances 0.000 claims description 67
- 238000000034 method Methods 0.000 claims description 17
- 230000005641 tunneling Effects 0.000 claims description 7
- 239000011229 interlayer Substances 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 3
- 239000010409 thin film Substances 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 4
- 230000000593 degrading effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Non-Volatile Memory (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 불휘발성 반도체 메모리 소자의 단면도이고,
제2도는 본 발명의 경사면을 갖는 불휘발성 반도체 메모리 소자의 단면도이며,
제3도는 제2도와 같은 구조를 갖는 본 발명의 비휘발성 반도체 메모리 소자의 제조공정도이다.
* 도면의 주요부분에 대한 부호의 설명
21 : 실리콘 기판 22 : 패드 산화막
23 : 질화막 24 : 필드 산화막
25 : 포토레지스트막 26 : 터널링 산화막
27,29 : 폴리실리콘막 28 : 절연막
30 : 플로팅 게이트 31 : 콘트롤 게이트
32 : 저농도의 소오스,드레인 영역
33 : 고농도의 소오스, 드레인 영역
34 : 층간 절연막 35 : 금속전극
본 발명은 경사면을 갖는 불휘발성 반도체 메모리 소자의 제조방법에 관한 것으로서, 특히 로코스 경사면을 터널 윈도우로 이용하여 특성을 개선시킨 불휘발성 반도체 메모리 소자의 제조방법에 관한 것이다.
제1도는 종래의 불휘발성 메모리 소자의 단면도를 도시한 것으로서, 실리콘 기판(21)에 저농도의 소오스, 드레인 영역(2)과 고농도의 소오스, 드레인 영역(3)이 형성되고, 평면 구조를 갖는 실리콘 기판(1)상에는 터널 산화막(4) 및 플로팅 게이트(5)와 콘트롤 게이트(6)가 형성되어 있다.
부호 7과 8은 층간 절연막이고, 9는 각 금속전극을 나타내는 것이다.
상기와 같은 구조를 갖는 메모리 소자는 프로그램을 하기 위하여 콘트롤 게이트에 고전압을 인가하면 터널링 전하가 박막의 산화막(4)을 통하여 플로팅 게이트에 모이게 된다.
이때, 터널 윈도우가 좁기 때문에 전하가 박막의 산화막(4)에 트랩되어 메모리 소자의 신뢰도에 영향을 미치게 된다.
또한, 트랩된 전하가 밴드 투 밴두(band to band) 터널링 및 절연특성의 저하를 초래하는 문제점이 있고, 이에 따라 비휘발성 메모리 소자의 특성을 저하시키는 문제점이 있었다.
본 발명은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, 로코스 경사면을 터널 윈도우로 이용하여 터널 윈도우의 면적을 넓게 하여줌으로써 전하의 트랩문제를 해결하고, 이에 따라 특성이 개선된 메모리 소자의 제조방법을 제공하는 데에 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, 실리콘 기판상에 로코스 공정을 이용하여 필드 산화막을 형성하는 제1공정과, 터널윈도우가 될 부분의 필드산화막을 식각하는 제2공정과, 산화막을 기판 전면에 걸쳐 열적으로 성장시키는 제3공정과, 플로팅게이트용 제1폴리실리콘막을 도포하는 제4공정과, 절연막을 도포한다음 콘트롤 게이트용 제2폴리실리콘막을 도포하는 제5공정과, 제1폴리실리콘막과 제2폴리실리콘막을 패티닝하여 플로팅게이트와 콘트롤 게이트를 형성하는 제6공정과, 소오스, 드레인 영역을 형성하는 제7공정과, 층간 절연막을 형성한 후 금속전극을 형성하는 제8공정으로 이루어지는 것을 특징으로 한다.
또한, 본 발명은 로코스 산화막의 경사면을 터널 윈도우로 이용하여 소오스, 드레인 영역과 채널영역이 단차를 이루고 실리콘 기판상에 형성되어 있으며, 터널링 산화막과 플로팅 게이트 및 콘트롤 게이트도 경사면을 이루고 형성되어지는 것을 특징으로 한다.
이하 첨부도면에 의거하여 본 발명의 실시예를 상세히 설명한다.
제2도는 본 발명의 불휘발성 메모리 소자의 단면도를 도시한 것으로서, 종래에는 소오스, 드레인 영역과 채널영역이 평면구조를 갖음에 비해 본 발명에서는 로코스 산화막의 경사면을 이용하여 소오스, 드레인 영역(32,33)과 채널영역이 단차를 이루고 형성되어 있다.
이에 따라 터널링 산화막(26)가 플로팅 게이트(30) 및 콘트롤 게이트(31)도 경사면을 이루고 형성되어 있다.
이와 같은 구조를 갖는 본 발명의 불휘발성 메모리 소자의 제조공정을 제3도에 의거하여 상세히 설명한다.
제3(a)도 내지 제3(c)도는 로코스 공정을 이용하여 필드 산화막을 형성하는 공정을 도시한 것이다.
먼저, 제3(a)도와 같이 실리콘 기판(21)상에 패드 산화막(22)과 질화막(23)을 순차 형성하고, 제3(b)도와 같이 필드 산화막이 형성될 부위의 질화막(23)과 패드 산화막(22)을 사진식각한다.
그 다음, 로코스 공정을 이용하여 필드 산화막(24)을 형성한 다음 질화막(23)과 패드 산화막(22)을 제거하면 제3(c)도와 같이 된다.
제3(d)도를 참조하면 기판전면에 포토레지스트막(25)을 도포한 다음에 사진식각공정을 수행하여 셀부분의 포토레지스트막(25)을 제거한다.
제3(e)도를 참조하면, 상기 포토레지스트막(25)을 마스크로 하여 에치백 공정을 실시하여 셀부분의 산화막(24)을 전면 에칭하고, 포토레지스트막(25)을 제거한다. 따라서, 터널 윈도우가 될 부분에서는 상기 필드 산화막의 식각에 의해 경사면을 이루게 된다.
제3(f)도를 참조하면, 상기 포토레지스트막(25)을 제거한 다음에, 열적으로 산화막(26)을 성장시키면 셀부분에서는 상기 공정에서 산화막이 모두 식각되었기 때문에 산화막을 두께가 다르게 된다.
그 다음, 기판 전면에 걸쳐 플로팅 게이트용 제1폴리실리콘막(27)을 도포한다.
제3(g)도와 같이 절연막으로서 산화막-질화막-산화막의 ONO막(28)을 형성하고, 그 위에 콘트롤 게이트용 제2폴리 실리콘막(29)을 도포한다.
제3(h)도를 참조하면, 제1폴리실리콘막(27)과 제2폴리실리콘막(29)을 패터닝하여 플로팅 게이트(30)와 콘트롤 게이트(31)를 형성한다.
제3(i)도와 같이 통상의 이중확산 구조를 갖는 소오스, 드레인 영역을 형성하는 공정으로 이중확산구조를 갖는 소오스, 드레인 영역(32,33)을 형성하고, 그위에 층간 절연막으로 산화막(34)을 성장시킨다. 그 다음 금속막을 형성한 다음 패터닝하여 금속전극(35)을 형성하면 본 발명의 불휘발성 메모리 소자가 제조된다.
이때, 부호 32은 저농도의 소오스, 드레인 영역이고, 33는 고농도의 소오스, 드레인 영역이다.
상기한 바와 같은 본 발명에 의하면, 로코스 경사면을 이용하여 넓은 터널 윈도우를 형성하므로써 부분적으로 산화막에 전하가 트랩되는 현상을 방지할 수 있고, 또한 산화막에 의해 트랩된 전하의 밴드 투 밴드 터널링을 감소시킬 수 있으며, 이에 따라 소자의 신뢰성을 향상시킬 수 있다.
Claims (4)
- 실리콘 기판(21)상에 로코스 공정을 이용하여 필드 산화막(24)을 형성하는 제1공정과, 터널윈도우가 될 부분의 필드산화막(24)을 식각하는 제2공정과, 산화막(26)을 기판 전면에 걸쳐 열적으로 성장시키는 제3공정과, 플로팅게이트용 제1폴리실리콘막(27)을 도포하는 제4공정과, 절연막(28)을 도포한 다음 콘트롤 게이트용 제2폴리실리콘막(29)을 도포하는 제5공정과, 제1폴리실리콘막(27)과 제2폴리실리콘막(29)을 패티닝하여 플로팅게이트(30)와 콘트롤 게이트(31)를 형성하는 제6공정과, 소오스, 드레인 영역(32,33)을 형성하는 제7공정과, 층간 절연막(34)을 형성한 후 금속전극(35)을 형성하는 제8공정으로 이루어지는 것을 특징으로 하는 불활성 반도체 메모리 소자의 제조방법.
- 제1항에 있어서, 로코스 산화막의 경사면을 터널 윈도우로 이용하여 소오스, 드레인 영역(32,33)과 채널영역이 단차를 이루고 실리콘 기판(21)상에 형성되어 있으며, 터널링 산화막(26)과 플로팅 게이트(30) 및 콘트롤 게이트(31)도 경사면을 이루고 형성되어지는 것을 특징으로 하는 불활성 반도체 메모리 소자의 제조방법.
- 제1항 또는 제2항에 있어서, 소오스, 드레인 영역(32,33)은 일반적인 이중확산 구조를 갖는 것을 특징으로 하는 불휘발성 반도체 메모리 소자의 제조방법.
- 제1항에 있어서, 절연막(28)은 산화막-질화막-산화막의 구조를 갖는 것을 특징으로 하는 불휘발성 반도체 메모리 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900014965A KR930004347B1 (ko) | 1990-09-20 | 1990-09-20 | 불휘발성 반도체 메모리 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900014965A KR930004347B1 (ko) | 1990-09-20 | 1990-09-20 | 불휘발성 반도체 메모리 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920007208A KR920007208A (ko) | 1992-04-28 |
| KR930004347B1 true KR930004347B1 (ko) | 1993-05-26 |
Family
ID=19303866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900014965A KR930004347B1 (ko) | 1990-09-20 | 1990-09-20 | 불휘발성 반도체 메모리 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930004347B1 (ko) |
-
1990
- 1990-09-20 KR KR1019900014965A patent/KR930004347B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920007208A (ko) | 1992-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6177311B1 (en) | Method for making a floating gate memory with improved interpoly dielectric | |
| US5381028A (en) | Nonvolatile semiconductor memory with raised source and drain | |
| JPH08228000A (ja) | 半導体素子及びその製造方法 | |
| JP2810636B2 (ja) | 半導体素子のゲート電極の形成方法 | |
| US5576232A (en) | Fabrication process for flash memory in which channel lengths are controlled | |
| JPH0272672A (ja) | 半導体装置およびその製造方法 | |
| EP0450401B1 (en) | Method of manufacturing non-volatile semiconductor memory device | |
| KR930004347B1 (ko) | 불휘발성 반도체 메모리 소자의 제조방법 | |
| JPS6184868A (ja) | 不揮発性半導体記憶装置 | |
| KR0136927B1 (ko) | 트랜지스터 제조방법 | |
| KR100725112B1 (ko) | 백―바이어스를 이용하여 ｓｏｉ 기판에 형성된 플래시 블록을 소거하기 위한 플래시 메모리 소자의 제조 방법, 그 소거 방법 및 그 구조 | |
| US5530276A (en) | Nonvolatile semiconductor memory device | |
| US6365449B1 (en) | Process for making a non-volatile memory cell with a polysilicon spacer defined select gate | |
| JPH077157A (ja) | 薄膜トランジスタの製造方法 | |
| JP3138538B2 (ja) | 半導体不揮発性記憶素子およびその製造方法 | |
| KR0161892B1 (ko) | 박막트랜지스터 구조 및 제조방법 | |
| KR100290909B1 (ko) | 반도체 메모리소자 및 그의 제조방법 | |
| KR100300862B1 (ko) | 박막트랜지스터제조방법 | |
| JP3141520B2 (ja) | 不揮発性記憶素子の製造方法 | |
| KR0172041B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| JP3075799B2 (ja) | 半導体装置の製造方法 | |
| KR100206864B1 (ko) | 모스 전계효과트랜지스터 제조방법 | |
| KR970000715B1 (ko) | 불휘발성 반도체 메모리소자 및 그 제조방법 | |
| KR0124648B1 (ko) | 플레쉬 이이피롬(eeprom)셀의 구조 및 제조방법 | |
| JPS6353978A (ja) | 半導体記憶装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080502 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |