JP2810636B2 - 半導体素子のゲート電極の形成方法 - Google Patents
半導体素子のゲート電極の形成方法Info
- Publication number
- JP2810636B2 JP2810636B2 JP7120942A JP12094295A JP2810636B2 JP 2810636 B2 JP2810636 B2 JP 2810636B2 JP 7120942 A JP7120942 A JP 7120942A JP 12094295 A JP12094295 A JP 12094295A JP 2810636 B2 JP2810636 B2 JP 2810636B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- gate electrode
- polysilicon
- oxide film
- control gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 32
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 229910052732 germanium Inorganic materials 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims 1
- 230000004888 barrier function Effects 0.000 description 6
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229910008310 Si—Ge Inorganic materials 0.000 description 3
- 238000013500 data storage Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- BMSYAGRCQOYYMZ-UHFFFAOYSA-N [As].[As] Chemical compound [As].[As] BMSYAGRCQOYYMZ-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
- H01L29/4975—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Composite Materials (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Formation Of Insulating Films (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子のゲート電
極の形成方法に関し、特にポリシリコン−ゲルマニウム
（Poly Si-Ge) 及びポリシリコン(Poly Si) を順次に蒸
着し二階構造のコントロールゲート電極を形成すること
によって、正孔（hole) に対するエネルギー障壁(Energ
y barrier)を高め、データの保存期間(Data retention
time)を増加させることができるようにした半導体素子
のゲート電極の形成方法に関する。
極の形成方法に関し、特にポリシリコン−ゲルマニウム
（Poly Si-Ge) 及びポリシリコン(Poly Si) を順次に蒸
着し二階構造のコントロールゲート電極を形成すること
によって、正孔（hole) に対するエネルギー障壁(Energ
y barrier)を高め、データの保存期間(Data retention
time)を増加させることができるようにした半導体素子
のゲート電極の形成方法に関する。
【０００２】
【従来の技術】一般にフラッシュEEPROM素子においてデ
ータ保存時間は、フローティングゲート(Floating Gat
e) に貯蔵されたデータがどれほど長く保存できるかを
示すものであって一番重要な要素のうちの一つである。
フローティングゲートに貯蔵されたデータの消失は、主
にポジティブバイアス（positive bias)をコントロール
ゲートに印加し、セルに貯蔵されたデータを読出(Data
reading)する時発生する。すなわち、コントロールゲー
トから誘電体膜への正孔の注入及びトンネル酸化膜の方
への電流の洩れ(leakage) によって発生する。
ータ保存時間は、フローティングゲート(Floating Gat
e) に貯蔵されたデータがどれほど長く保存できるかを
示すものであって一番重要な要素のうちの一つである。
フローティングゲートに貯蔵されたデータの消失は、主
にポジティブバイアス（positive bias)をコントロール
ゲートに印加し、セルに貯蔵されたデータを読出(Data
reading)する時発生する。すなわち、コントロールゲー
トから誘電体膜への正孔の注入及びトンネル酸化膜の方
への電流の洩れ(leakage) によって発生する。
【０００３】また、フラッシュEEPROM素子において、コ
ントロールとフローティングゲートとの間には高いキャ
パシタンスカップリング比(Capacitance Coupling Rati
o)が存在しなければならない。それで、フラッシュEEPR
OM素子の製造工程においては、誘電体膜を酸化膜のみで
形成することなく、下部酸化膜−窒化膜−上部酸化膜
（以下ONO と称する) の三階構造で形成する。
ントロールとフローティングゲートとの間には高いキャ
パシタンスカップリング比(Capacitance Coupling Rati
o)が存在しなければならない。それで、フラッシュEEPR
OM素子の製造工程においては、誘電体膜を酸化膜のみで
形成することなく、下部酸化膜−窒化膜−上部酸化膜
（以下ONO と称する) の三階構造で形成する。
【０００４】ところで、窒化膜（Nitride)はバンド間隔
(band gap)が小さいため前記上部酸化膜(Top oxide) の
厚さが薄い場合、コントロールゲートから正孔の注入が
大きくなりデータの保存時間が減少される。また、窒化
膜上では熱酸化膜(Thermal oxide) が10Å以上の厚さで
成長し難いため、前記上部酸化膜を形成するためには化
学気相成長（Chemical Vapor Deposition;CVD)法を用い
なければならない。しかし、正確な厚さの制御が必要な
フラッシュEEPROM素子の製造工程においては、これを適
用し難いばかりではなく、厚い誘電体膜はキャパシタン
スカップリング比を減少させ素子の性能を低下させる。
(band gap)が小さいため前記上部酸化膜(Top oxide) の
厚さが薄い場合、コントロールゲートから正孔の注入が
大きくなりデータの保存時間が減少される。また、窒化
膜上では熱酸化膜(Thermal oxide) が10Å以上の厚さで
成長し難いため、前記上部酸化膜を形成するためには化
学気相成長（Chemical Vapor Deposition;CVD)法を用い
なければならない。しかし、正確な厚さの制御が必要な
フラッシュEEPROM素子の製造工程においては、これを適
用し難いばかりではなく、厚い誘電体膜はキャパシタン
スカップリング比を減少させ素子の性能を低下させる。
【０００５】
【発明が解決しようとする課題】従って、本発明は、ポ
リシリコン−ゲルマニウム（Poly Si-Ge) 及びポリシリ
コン(Poly Si) を順次に蒸着し二階構造のコントロール
ゲート電極を形成することによって前記の短所が解消で
きる半導体素子のゲート電極の形成方法を提供すること
にその目的がある。
リシリコン−ゲルマニウム（Poly Si-Ge) 及びポリシリ
コン(Poly Si) を順次に蒸着し二階構造のコントロール
ゲート電極を形成することによって前記の短所が解消で
きる半導体素子のゲート電極の形成方法を提供すること
にその目的がある。
【０００６】
【課題を解決するための手段】前記の目的を達成するた
めの本発明は、半導体素子のゲート電極の形成方法にお
いて、トンネル酸化膜をシリコン基板上に形成したあ
と、前記トンネル酸化膜上にポリシリコンによりなるフ
ローティングゲートを形成する段階と、前記フローティ
ングゲート上に下部酸化膜、窒化膜及び上部酸化膜を順
次に形成してＯＮＯ構造の誘電体膜を形成する段階と、
前記誘電体膜上にポリシリコン−ゲルマニウムによりな
る第１コントロールゲートを形成する段階と、前記第１
コントロールゲート上にポリシリコンによりなる第２コ
ントロールゲートを形成する段階と、前記第２コントロ
ールゲート、第１コントロールゲート、誘電体膜、フロ
ーティングゲート及びトンネル酸化膜をゲート電極用マ
スクを使用した写真及びエッチング工程を通じて順次に
パターニングする段階を含む半導体素子のゲート電極の
形成方法を提案する。
めの本発明は、半導体素子のゲート電極の形成方法にお
いて、トンネル酸化膜をシリコン基板上に形成したあ
と、前記トンネル酸化膜上にポリシリコンによりなるフ
ローティングゲートを形成する段階と、前記フローティ
ングゲート上に下部酸化膜、窒化膜及び上部酸化膜を順
次に形成してＯＮＯ構造の誘電体膜を形成する段階と、
前記誘電体膜上にポリシリコン−ゲルマニウムによりな
る第１コントロールゲートを形成する段階と、前記第１
コントロールゲート上にポリシリコンによりなる第２コ
ントロールゲートを形成する段階と、前記第２コントロ
ールゲート、第１コントロールゲート、誘電体膜、フロ
ーティングゲート及びトンネル酸化膜をゲート電極用マ
スクを使用した写真及びエッチング工程を通じて順次に
パターニングする段階を含む半導体素子のゲート電極の
形成方法を提案する。
【０００７】
【実施例】以下、本発明の実施例を添付された図面を参
照とし詳細に説明する。図１ないし図７は、本発明によ
る半導体素子のゲート電極の形成方法を説明するための
素子の断面図であって、図１はトンネル酸化膜２をシリ
コン基板１上に形成させた後、ポリシリコンを、例えば
１０００ないし２０００Åの厚さで蒸着し、POCl3のよ
うな不純物イオンをドープ（doping) し、フローティン
グゲート３を形成した状態の断面図である。
照とし詳細に説明する。図１ないし図７は、本発明によ
る半導体素子のゲート電極の形成方法を説明するための
素子の断面図であって、図１はトンネル酸化膜２をシリ
コン基板１上に形成させた後、ポリシリコンを、例えば
１０００ないし２０００Åの厚さで蒸着し、POCl3のよ
うな不純物イオンをドープ（doping) し、フローティン
グゲート３を形成した状態の断面図である。
【０００８】図２は、下部酸化膜４を前記フローティン
グゲート３上部に形成させた後、化学気相成長（CVD)法
によって窒化膜５を蒸着し、前記窒化膜５の表面を熱酸
化させ８ないし１５Åのたいへん薄い上部酸化膜６を形
成させた状態の断面図である。このように下部酸化膜
４、窒化膜５及び上部酸化膜６からなされたONO 構造の
層を誘電体膜11という。
グゲート３上部に形成させた後、化学気相成長（CVD)法
によって窒化膜５を蒸着し、前記窒化膜５の表面を熱酸
化させ８ないし１５Åのたいへん薄い上部酸化膜６を形
成させた状態の断面図である。このように下部酸化膜
４、窒化膜５及び上部酸化膜６からなされたONO 構造の
層を誘電体膜11という。
【０００９】図３は正孔に対するエネルギー障壁が大き
い第１導電物を前記誘電体膜11の上部に２００ないし１
０００Åの厚さで蒸着し第１コントロールゲート７を形
成させた状態の断面図である。ここで、前記正孔に対す
るエネルギー障壁が大きい第１導電物としてはポリシリ
コン−ゲルマニウムを用いる。前記ポリシリコン−ゲル
マニウムは、SiH4及びGeH4ガスを用いて６００ないし６
５０℃の温度状態及び５０ないし３００mTorr の圧力範
囲内で化学気相成長(CVD) 法によって蒸着され、この時
ゲルマニウム(Ge)の比率は20ないし50％になるようにす
る。
い第１導電物を前記誘電体膜11の上部に２００ないし１
０００Åの厚さで蒸着し第１コントロールゲート７を形
成させた状態の断面図である。ここで、前記正孔に対す
るエネルギー障壁が大きい第１導電物としてはポリシリ
コン−ゲルマニウムを用いる。前記ポリシリコン−ゲル
マニウムは、SiH4及びGeH4ガスを用いて６００ないし６
５０℃の温度状態及び５０ないし３００mTorr の圧力範
囲内で化学気相成長(CVD) 法によって蒸着され、この時
ゲルマニウム(Ge)の比率は20ないし50％になるようにす
る。
【００１０】図４は、所定の第２導電物を前記第１コン
トロールゲート７の上部に蒸着し第２コントロールゲー
ト８を形成した状態の断面図である。ここで、前記第２
導電物としては、ポリシリコン（Poly Si)を用い、蒸着
の後POCl3 のような不純物イオンをドープする。
トロールゲート７の上部に蒸着し第２コントロールゲー
ト８を形成した状態の断面図である。ここで、前記第２
導電物としては、ポリシリコン（Poly Si)を用い、蒸着
の後POCl3 のような不純物イオンをドープする。
【００１１】図５は、前記第２及び第１コントロールゲ
ート８及び７、誘電体膜11、フローティングゲート３及
びトンネル酸化膜２を、ゲート電極用マスクを用いた写
真及びエッチング工程を通じて順次にパターニングした
状態の断面図であって、前記エッチング工程はドライエ
ッチング（Dry Etch) 方法によって実施する。
ート８及び７、誘電体膜11、フローティングゲート３及
びトンネル酸化膜２を、ゲート電極用マスクを用いた写
真及びエッチング工程を通じて順次にパターニングした
状態の断面図であって、前記エッチング工程はドライエ
ッチング（Dry Etch) 方法によって実施する。
【００１２】図６は、ヒ素（Arsenic)のような不純物イ
オンを露出したシリコン基板１上に注入する状態の断面
図であり、図７は前記不純物イオンの注入によってソー
ス及びドレイン領域９及び１０が形成されることにより
一つのフラッシュEEPROMのセル(Cell)が形成された状態
の断面図である。
オンを露出したシリコン基板１上に注入する状態の断面
図であり、図７は前記不純物イオンの注入によってソー
ス及びドレイン領域９及び１０が形成されることにより
一つのフラッシュEEPROMのセル(Cell)が形成された状態
の断面図である。
【００１３】ここで、前記ポリシリコン−ゲルマニウム
（SiGe) のバンド間隔は、シリコン(Si)より小さい。そ
して、そのバンド構造(band structure)においては、コ
ンタクションバンド(Conduction band) の方のエネルギ
ーレベル(Energy level)はシリコンとほとんど同じであ
るものの、バランスバンド(Valance band)の方のエネル
ギーレベルはシリコンより高いという特性を有する。
（SiGe) のバンド間隔は、シリコン(Si)より小さい。そ
して、そのバンド構造(band structure)においては、コ
ンタクションバンド(Conduction band) の方のエネルギ
ーレベル(Energy level)はシリコンとほとんど同じであ
るものの、バランスバンド(Valance band)の方のエネル
ギーレベルはシリコンより高いという特性を有する。
【００１４】従って、コントロールゲート電極を形成す
ることにおいて、誘電体膜と接する部位をポリシリコン
−ゲルマニウムから形成する場合、電子（Electron) に
対する障壁(barrier) はあまり差がないものの、正孔(h
ole)に対する障壁は大きくなるため上部酸化膜の厚さを
増加させなくてもコントロールゲートからの正孔の注入
(hole injection)を抑制させることができる。
ることにおいて、誘電体膜と接する部位をポリシリコン
−ゲルマニウムから形成する場合、電子（Electron) に
対する障壁(barrier) はあまり差がないものの、正孔(h
ole)に対する障壁は大きくなるため上部酸化膜の厚さを
増加させなくてもコントロールゲートからの正孔の注入
(hole injection)を抑制させることができる。
【００１５】
【発明の効果】前述のように、本発明によれば、ポリシ
リコン−ゲルマニウム（Poly Si-Ge)及びポリシリコン
(Poly Si) を順次に蒸着し二階構造のコントロールゲー
ト電極を形成することによってコントロールゲートから
誘電体膜への正孔に対するエネルギー障壁が大きくなり
データの保存時間が長くなり、このためメモリ素子の信
頼度が高くなる。
リコン−ゲルマニウム（Poly Si-Ge)及びポリシリコン
(Poly Si) を順次に蒸着し二階構造のコントロールゲー
ト電極を形成することによってコントロールゲートから
誘電体膜への正孔に対するエネルギー障壁が大きくなり
データの保存時間が長くなり、このためメモリ素子の信
頼度が高くなる。
【００１６】またONO 構造の誘電体膜において、上部酸
化膜の厚さを増加させなくてもコントロールゲートから
の正孔の注入を抑制しキャパシタンスカップリング比を
増加させることができる。また前記コントロールゲート
の上部層をポリシリコンから形成するため、その後の接
続工程(Contact process) は既存の工程をそのまま適用
させることができる卓越な効果がある。
化膜の厚さを増加させなくてもコントロールゲートから
の正孔の注入を抑制しキャパシタンスカップリング比を
増加させることができる。また前記コントロールゲート
の上部層をポリシリコンから形成するため、その後の接
続工程(Contact process) は既存の工程をそのまま適用
させることができる卓越な効果がある。
【図１】本発明による半導体素子のゲート電極の形成方
法を説明するための素子の断面図である。
法を説明するための素子の断面図である。
【図２】本発明による半導体素子のゲート電極の形成方
法を説明するための素子の断面図である。
法を説明するための素子の断面図である。
【図３】本発明による半導体素子のゲート電極の形成方
法を説明するための素子の断面図である。
法を説明するための素子の断面図である。
【図４】本発明による半導体素子のゲート電極の形成方
法を説明するための素子の断面図である。
法を説明するための素子の断面図である。
【図５】本発明による半導体素子のゲート電極の形成方
法を説明するための素子の断面図である。
法を説明するための素子の断面図である。
【図６】本発明による半導体素子のゲート電極の形成方
法を説明するための素子の断面図である。
法を説明するための素子の断面図である。
【図７】本発明による半導体素子のゲート電極の形成方
法を説明するための素子の断面図である。
法を説明するための素子の断面図である。
１ シリコン基板 ２ トンネ
ル酸化膜 ３ フローティングゲート ４ 下部酸
化膜 ５ 窒化膜 ６ 上部酸
化膜 ７ 第１コントロールゲート ８ 第２コ
ントロールゲート ９ ソース領域 10 ドレイ
ン領域 11 誘電体膜
ル酸化膜 ３ フローティングゲート ４ 下部酸
化膜 ５ 窒化膜 ６ 上部酸
化膜 ７ 第１コントロールゲート ８ 第２コ
ントロールゲート ９ ソース領域 10 ドレイ
ン領域 11 誘電体膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/788 29/792 (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/8247 H01L 21/316 H01L 21/318 H01L 27/115 H01L 29/43 H01L 29/788 H01L 29/792
Claims (4)
- 【請求項１】 半導体素子のゲート電極の形成方法にお
いて、 トンネル酸化膜をシリコン基板上に形成したあと、前記
トンネル酸化膜上にポリシリコンによりなるフローティ
ングゲートを形成する段階と、 前記フローティングゲート上に下部酸化膜、窒化膜及び
上部酸化膜を順次に形成してＯＮＯ構造の誘電体膜を形
成する段階と、 前記誘電体膜上にポリシリコン−ゲルマニウムによりな
る第１コントロールゲートを形成する段階と、 前記第１コントロールゲート上にポリシリコンによりな
る第２コントロールゲートを形成する段階と、 前記第２コントロールゲート、第１コントロールゲー
ト、誘電体膜、フローティングゲート及びトンネル酸化
膜をゲート電極用マスクを使用した写真及びエッチング
工程を通じて順次にパターニングする段階を含んでいる
ことを特徴とする半導体素子のゲート電極の形成方法。 - 【請求項２】前記ポリシリコン−ゲルマニウムは、Ｓｉ
Ｈ4 及びＧｅＨ4 ガスを用いて６００ないし６５０℃の
温度状態及び５０ないし３００ｍＴｏｒｒの圧力範囲内
で化学気相成長法によって蒸着されることを特徴とする
請求項１記載の半導体素子のゲート電極形成方法。 - 【請求項３】前記ポリシリコン−ゲルマニウム蒸着時の
ゲルマニウムの比率は２０ないし５０％であることを特
徴とする請求項２記載の半導体素子のゲート電極の形成
方法。 - 【請求項４】前記ポリシリコン−ゲルマニウムは、２０
０ないし１０００Åの厚さで蒸着されることを特徴とす
る請求項１記載の半導体素子のゲート電極の形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR94-11334 | 1994-05-25 | ||
| KR1019940011334A KR0149528B1 (ko) | 1994-05-25 | 1994-05-25 | 반도체 소자의 콘트롤 게이트 전극 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08162549A JPH08162549A (ja) | 1996-06-21 |
| JP2810636B2 true JP2810636B2 (ja) | 1998-10-15 |
Family
ID=19383701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7120942A Expired - Lifetime JP2810636B2 (ja) | 1994-05-25 | 1995-05-19 | 半導体素子のゲート電極の形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5536667A (ja) |
| JP (1) | JP2810636B2 (ja) |
| KR (1) | KR0149528B1 (ja) |
| DE (1) | DE19518133C2 (ja) |
| FR (1) | FR2724049B1 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6020238A (en) * | 1997-11-25 | 2000-02-01 | Advanced Micro Devices, Inc. | Method of fabricating a high dielectric constant interpolysilicon dielectric structure for a low voltage non-volatile memory |
| EP0926739A1 (en) | 1997-12-24 | 1999-06-30 | Texas Instruments Incorporated | A structure of and method for forming a mis field effect transistor |
| US5888867A (en) * | 1998-02-13 | 1999-03-30 | Advanced Micro Devices, Inc. | Non-uniform threshold voltage adjustment in flash eproms through gate work function alteration |
| US6060741A (en) * | 1998-09-16 | 2000-05-09 | Advanced Micro Devices, Inc. | Stacked gate structure for flash memory application |
| US6177363B1 (en) | 1998-09-29 | 2001-01-23 | Lucent Technologies Inc. | Method for forming a nitride layer suitable for use in advanced gate dielectric materials |
| US6441464B1 (en) * | 1999-09-22 | 2002-08-27 | International Business Machines Corporation | Gate oxide stabilization by means of germanium components in gate conductor |
| US6555398B1 (en) * | 1999-10-22 | 2003-04-29 | Magic Corporation | Software programmable multiple function integrated circuit module |
| KR100390953B1 (ko) * | 2000-12-27 | 2003-07-10 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조 방법 |
| DE10228768A1 (de) | 2001-06-28 | 2003-01-16 | Samsung Electronics Co Ltd | Nicht-flüchtige Floating-Trap-Halbleiterspeichervorrichtungen, die Sperrisolationsschichten mit hohen Dielektrizitätskonstanten enthaltend, und Verfahren |
| KR100822796B1 (ko) * | 2003-04-28 | 2008-04-17 | 삼성전자주식회사 | 비휘발성 메모리 소자 |
| US8253183B2 (en) | 2001-06-28 | 2012-08-28 | Samsung Electronics Co., Ltd. | Charge trapping nonvolatile memory devices with a high-K blocking insulation layer |
| US20060180851A1 (en) | 2001-06-28 | 2006-08-17 | Samsung Electronics Co., Ltd. | Non-volatile memory devices and methods of operating the same |
| US7473959B2 (en) * | 2001-06-28 | 2009-01-06 | Samsung Electronics Co., Ltd. | Non-volatile semiconductor memory devices and methods of fabricating the same |
| US7253467B2 (en) | 2001-06-28 | 2007-08-07 | Samsung Electronics Co., Ltd. | Non-volatile semiconductor memory devices |
| KR100669089B1 (ko) * | 2005-07-11 | 2007-01-16 | 삼성전자주식회사 | 게이트 구조물, 이를 갖는 소노스 타입의 비휘발성 메모리장치 및 그 제조 방법 |
| KR20090053034A (ko) * | 2007-11-22 | 2009-05-27 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조 방법 |
| KR101688614B1 (ko) | 2010-03-04 | 2016-12-22 | 삼성전자주식회사 | 트랜지스터 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4334292A (en) * | 1980-05-27 | 1982-06-08 | International Business Machines Corp. | Low voltage electrically erasable programmable read only memory |
| US4442449A (en) * | 1981-03-16 | 1984-04-10 | Fairchild Camera And Instrument Corp. | Binary germanium-silicon interconnect and electrode structure for integrated circuits |
| JPH01189966A (ja) * | 1988-01-25 | 1989-07-31 | Ricoh Co Ltd | 不揮発性半導体メモリ装置 |
| US5110753A (en) * | 1988-11-10 | 1992-05-05 | Texas Instruments Incorporated | Cross-point contact-free floating-gate memory array with silicided buried bitlines |
| JPH03205830A (ja) * | 1990-01-06 | 1991-09-09 | Fujitsu Ltd | 半導体装置及び多結晶ゲルマニウムの製造方法 |
| JPH088317B2 (ja) * | 1990-04-24 | 1996-01-29 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
| DE69117796T2 (de) * | 1990-05-11 | 1996-09-26 | Philips Electronics Nv | Feldeffekttransistorstruktur mit einem schwebenden Gate und Verfahren zu ihrer Herstellung |
| EP0511628A3 (en) * | 1991-04-30 | 1993-09-22 | Texas Instruments Incorporated | Insulator for integrated circuits formed by high-pressure oxidation |
| JPH05206475A (ja) * | 1992-01-24 | 1993-08-13 | Sony Corp | 不揮発性半導体記憶装置 |
| JPH05226663A (ja) * | 1992-02-13 | 1993-09-03 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
| US5422289A (en) * | 1992-04-27 | 1995-06-06 | National Semiconductor Corporation | Method of manufacturing a fully planarized MOSFET and resulting structure |
| US5242847A (en) * | 1992-07-27 | 1993-09-07 | North Carolina State University At Raleigh | Selective deposition of doped silion-germanium alloy on semiconductor substrate |
| JP3071578B2 (ja) * | 1992-10-13 | 2000-07-31 | 沖電気工業株式会社 | 不揮発性半導体記憶装置 |
-
1994
- 1994-05-25 KR KR1019940011334A patent/KR0149528B1/ko not_active IP Right Cessation
-
1995
- 1995-05-15 US US08/440,971 patent/US5536667A/en not_active Expired - Lifetime
- 1995-05-17 DE DE19518133A patent/DE19518133C2/de not_active Expired - Lifetime
- 1995-05-19 JP JP7120942A patent/JP2810636B2/ja not_active Expired - Lifetime
- 1995-05-23 FR FR9506095A patent/FR2724049B1/fr not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| FR2724049A1 (fr) | 1996-03-01 |
| FR2724049B1 (fr) | 1998-05-29 |
| JPH08162549A (ja) | 1996-06-21 |
| KR950034833A (ko) | 1995-12-28 |
| DE19518133A1 (de) | 1995-11-30 |
| KR0149528B1 (ko) | 1998-10-01 |
| DE19518133C2 (de) | 2002-01-17 |
| US5536667A (en) | 1996-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2810636B2 (ja) | 半導体素子のゲート電極の形成方法 | |
| JP3911043B2 (ja) | 不揮発性メモリ素子及びその製造方法 | |
| KR100407573B1 (ko) | 부유 트랩형 비휘발성 메모리 장치 형성 방법 | |
| JP3008180B2 (ja) | 半導体素子の製造方法 | |
| US5610091A (en) | Method for manufacturing a non-volatile memory cell | |
| KR100239459B1 (ko) | 반도체 메모리 소자 및 그 제조방법 | |
| JP3260194B2 (ja) | Ｍｏｓ電界効果型トランジスタ及び不揮発性半導体記憶装置 | |
| US6306708B1 (en) | Fabrication method for an electrically erasable programmable read only memory | |
| JP3093096B2 (ja) | 不揮発性メモリの製造方法 | |
| JP2984990B2 (ja) | 半導体素子の製造方法 | |
| US7358575B2 (en) | Method of fabricating SRAM device | |
| JP2002261171A (ja) | 半導体装置の製造方法、および半導体装置 | |
| US6136675A (en) | Method for forming gate terminal | |
| JP3015498B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPH10189968A (ja) | Ｍｏｓ素子の製造方法 | |
| KR0129984B1 (ko) | 반도체장치 및 그 제조방법 | |
| US5530276A (en) | Nonvolatile semiconductor memory device | |
| JP2923772B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3113011B2 (ja) | 半導体装置の製造方法 | |
| JP3397804B2 (ja) | 不揮発性メモリの製造方法 | |
| KR100290909B1 (ko) | 반도체 메모리소자 및 그의 제조방법 | |
| KR100399965B1 (ko) | 반도체 장치의 전하저장 전극 콘택 형성방법 | |
| KR100358140B1 (ko) | 플래쉬메모리제조방법 | |
| JP2961388B2 (ja) | 不揮発性半導体メモリの製造方法 | |
| JPH05251712A (ja) | 不揮発性半導体記憶装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070731 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080731 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080731 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090731 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090731 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100731 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110731 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110731 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130731 Year of fee payment: 15 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |