JP3911043B2 - 不揮発性メモリ素子及びその製造方法 - Google Patents
不揮発性メモリ素子及びその製造方法 Download PDFInfo
- Publication number
- JP3911043B2 JP3911043B2 JP06056396A JP6056396A JP3911043B2 JP 3911043 B2 JP3911043 B2 JP 3911043B2 JP 06056396 A JP06056396 A JP 06056396A JP 6056396 A JP6056396 A JP 6056396A JP 3911043 B2 JP3911043 B2 JP 3911043B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- insulating film
- region
- forming
- peripheral circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 230000002093 peripheral effect Effects 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 9
- 239000010410 layer Substances 0.000 description 74
- 239000012535 impurity Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
- H10B41/44—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a control gate layer also being used as part of the peripheral transistor
Description
【０００１】
【発明の属する技術分野】
本発明は半導体メモリ素子及びその製造方法に係り、特に不揮発性メモリ素子及びその製造方法に関する。
【０００２】
【従来の技術】
二層多結晶シリコン工程を用いて浮遊ゲ−トを備えた不揮発性メモリセル及びそのセルを駆動する抵抗素子を含む不揮発性メモリ素子を製造する方法について、米国特許第４，３６７，５８０号（発明者； Daniel C. Guterman, Houston, Tex, 出願人；Texas Instruments Incorporated, Dallas, Tex, 出願番号；１３２，７０２）に記載されている。
【０００３】
図１及び図２は従来の方法による不揮発性メモリ素子の抵抗を製造する方法を説明するために示した断面図である。
半導体基板１０に素子のアクチブ領域を限定する素子分離膜１２を形成した後、半導体基板１０と浮遊ゲ−ト１６を絶縁するためのシリコン酸化膜１４を形成する。シリコン酸化膜１４を有する結果物上に第１多結晶シリコンを堆積し、抵抗調節のための不純物をド−ピングする。引き続き、第１多結晶シリコンをパタニングすることにより周辺回路領域及び境界領域には抵抗素子１８を形成し、メモリセル領域には浮遊ゲ−ト１６を形成する（図１）。
【０００４】
浮遊ゲ−ト１６と抵抗素子１８を有する結果物上に第１多結晶シリコンと第２多結晶シリコンを絶縁させるための層間絶縁膜２０を塗布した後、第２多結晶シリコンを堆積する。次いで、第２多結晶シリコン及び層間絶縁膜を食刻して抵抗素子１８を覆うキャッピング層２４（Capping layer ）とメモリセルを構成する制御ゲ−ト２２を形成する（図２）。
【０００５】
前記図２においてＡ領域は抵抗を他の素子と連結させるための接触領域である。
前述した方法でキャッピング層を形成する場合、パタニングされた第１多結晶シリコン（即ち、抵抗素子１８）の側壁に残留異物がストリンガＳを形成することにより素子の誤動作を誘発する。
【０００６】
第２多結晶シリコンを異方性食刻するとき、抵抗素子１８上に堆積されている第２多結晶シリコンが完全にパタニングされる間、抵抗素子１８の側壁に堆積されている第２多結晶シリコンが完全に取り除かれなくなる可能性が多い。
また、第１多結晶シリコンを周辺回路のゲ−ト電極として使用する場合（図示せず）、周辺回路のゲ−ト電極の側壁にストリンガが存在して素子の誤動作を誘発させる。
【０００７】
【発明が解決しようとする課題】
本発明の目的は素子の誤動作を防止する不揮発性メモリ素子を提供することにある。
本発明の他の目的は前記不揮発性メモリ素子を形成するにおいて最適の製造方法を提供するにある。
【０００８】
【課題を解決するための手段】
前記目的を達成するための本発明による不揮発性メモリ素子は、メモリセル領域に配置されて第１導電層よりなる浮遊ゲ−トゲ−ト電極、前記浮遊ゲ−ト電極上に形成された絶縁膜及び前記絶縁膜上に形成された第２導電層よりなる制御ゲ−ト電極を備えるメモリセルのゲ−ト電極と、前記メモリセル領域を取り囲む周辺回路領域に配置されて第２導電層で形成されたゲ−ト電極と、前記メモリセル領域と周辺回路領域との境界領域及び／又は前記周辺回路領域に配置されて第１導電層よりなる抵抗素子と、前記抵抗素子の一表面上に形成された絶縁膜と、前記絶縁膜上に形成された第２導電層よりなるキャッピング層とを含むことを特徴とする。
【０００９】
本発明による不揮発性メモリ素子において、前記第１及び第２導電層は多結晶シリコンであることが望ましい。
前記他の目的を達成するための本発明による不揮発性メモリ素子の製造方法は、半導体基板上に第１導電層を形成する段階と、前記第１導電層をパタニングしてメモリセル領域に浮遊ゲ−トパタ−ンを形成し、前記メモリセル領域を取り囲む周辺回路領域及び／又は前記メモリセル領域と周辺回路領域との境界領域に抵抗パタ−ンを形成する段階と、前記浮遊ゲ−トパタ−ン及び抵抗パタ−ン上に絶縁膜を形成する段階と、前記周辺回路領域にゲ−ト絶縁膜を形成する段階と、前記ゲ−ト絶縁膜が形成されている結果物の全面に第２導電層を形成する段階と、前記第２導電層、絶縁膜及び第１導電層を食刻することにより前記メモリセル領域には不揮発性メモリ素子のゲ−ト電極を、前記周辺回路領域及び／又は境界領域には抵抗素子を形成する段階と、前記抵抗素子の上部及び周辺回路領域に形成されている前記第２導電層をパタニングして前記抵抗素子の表面を部分的に露出させるキャッピング層及び周辺回路領域のゲ−ト電極を形成する段階とを含むことを特徴とする。
【００１０】
前記他の目的を達成するための本発明による不揮発性メモリ素子の製造方法は、半導体基板上に第１導電層を形成する段階と、前記第１導電層をパタニングしてメモリセル領域には浮遊ゲ−トパタ−ンを、前記メモリセル領域を取り囲む周辺回路領域及び／又は前記メモリセル領域と周辺回路領域との境界領域には抵抗パタ−ンを形成する段階と、前記浮遊ゲ−トパタ−ン及び抵抗パタ−ン上に絶縁膜を形成する段階と、前記絶縁膜が形成されている結果物上に第２導電層を形成する段階と、前記第２導電層、絶縁膜及び第１導電層を同時に食刻してメモリセル領域には不揮発性メモリ素子のゲ−ト電極を、前記周辺回路領域及び／又は境界領域には抵抗素子を形成する段階と、前記抵抗素子上に形成されている第２導電層をパタニングして抵抗素子の表面を部分的に露出させるキャッピング層を形成する段階とを含むことを特徴とする。
【００１１】
本発明による不揮発性メモリ素子の製造方法において、前記第１及び第２導電層は多結晶シリコン層で形成することが望ましい。
【００１２】
【発明の実施の形態】
以下、添付した図面に基づき本発明をさらに詳細に説明する。
多結晶シリコンに不純物をド−ピングして抵抗素子を形成する場合、所望の抵抗値を素子製造工程が完了されるまで一定に保つためには、抵抗素子の上部に他の素子からの不純物拡散を防止するキャッピング層を形成することが望ましい。
【００１３】
本発明は抵抗素子上にキャッピング層を形成する場合に発生する従来の問題点を解決するためのものである。
装置
図３を参照すれば、不揮発性メモリ素子はメモリセル領域、前記メモリセル領域を取り囲む周辺回路領域及び前記メモリセル領域と周辺回路領域との境界領域に分けて示されている。
【００１４】
図面符号３６ａは浮遊ゲ−ト、４４ａ及び４４ｂは絶縁膜、４６ａは制御ゲ−ト、４６ｃはキャッピング層、４６ｄは周辺回路のゲ−ト電極、そして３８ａは抵抗素子をそれぞれ示す。
メモリセル領域には、ソ−ス／ドレイン５２及び第１導電層よりなる浮遊ゲ−ト３６ａ、前記浮遊ゲ−ト上に形成された絶縁膜４４ａ及び前記絶縁膜４４ａ上に形成された第２導電層よりなる制御ゲ−ト４６ａを備えるゲ−ト電極より構成された不揮発性メモリセルが形成されている。セル電極６０はソ−ス／ドレイン５２と連結されている。
【００１５】
境界領域には、素子分離膜３２上に形成されて第１導電層よりなる抵抗素子３８ａ及び前記抵抗素子の一表面を露出させる形態に前記抵抗素子上に積層された絶縁膜４４ｂ及びキャッピング層４６ｃが形成されている。抵抗電極６２は接触領域（Ａで表示）を通して前記抵抗素子と連結されている。
周辺回路領域には、第１導電層よりなるゲ−ト電極４６ｄ、ゲ−ト絶縁膜４５及びソ−ス／ドレイン５４より構成されたトランジスタが形成されている。周辺回路電極６４はトランジスタのソ−ス／ドレイン５４と連結されている。
【００１６】
本発明によれば、抵抗素子の側壁にストリンガが形成されていない。かつ、周辺回路トランジスタのゲ−ト電極の側壁にもストリンガが形成されていない。
製造方法
【００１７】
【第１実施例】
図４乃至図９は本発明の一実施例による不揮発性メモリ素子の製造方法を説明するための断面図である。
図４は浮遊ゲ−トパタ−ン３６及び抵抗パタ−ン３８を形成する工程を示したものである。この工程は、ｐ型の半導体基板３０に素子のアクチブ領域を限定する素子分離膜３２を形成する第１段階と、浮遊ゲ−ト（図示せず）を半導体基板３０と絶縁させるためのシリコン酸化膜３４を形成する第２段階、結果物の基板の全面に第１導電層（図示せず、以後の段階で浮遊ゲ−トパタ−ン３６及び抵抗パタ−ン３８となる）を形成した後、不純物を注入する第３段階と、前記第１導電層をパタニングしてメモリセル領域には浮遊ゲ−トパタ−ン３６を形成し、その他の領域（即ち、周辺回路領域及び／又は境界領域）には抵抗パタ−ン３８を形成する第４段階とよりなる。
【００１８】
前記シリコン酸化膜３４は、例えば１００Å程度の厚さで熱酸化工程を通じて形成する。前記第１導電層は、例えば１５００Å程度の厚さで形成する。
結果物の基板の全面に第１導電層を形成した後に不純物を注入する第３段階は、例えばＰＯＣｌ3 のような不純物を５０Ω／□程度の面抵抗を有するように前記第１導電層に拡散させる。抵抗素子の抵抗値は前記第３段階で注入される不純物の拡散量により決められる。
【００１９】
図５は絶縁膜４４を形成する工程を示したものである。この工程は浮遊ゲ−トパタ−ン３６及び抵抗パタ−ン３８が形成されている結果物の全面に、第１酸化膜／シリコン窒化膜／第２酸化膜（ＯＮＯ）を積層する第１段階及び周辺回路領域に積層された前記膜を取り除くことにより絶縁膜４４を形成する第２段階とよりなる。
【００２０】
前記絶縁膜４４は第１導電層と第２導電層（図示せず）の絶縁のために形成する。前記第１酸化膜は、例えば９５０℃の乾式熱酸化工程を用いて１３０Å程度の厚さで蒸着する。前記シリコン窒化膜は、例えば１５０Å程度の厚さで蒸着する。前記第２酸化膜は、例えば１０００℃の湿式熱酸化工程を用いて５０Å程度の厚さで形成する。
【００２１】
図６はゲ−ト絶縁膜４５及び第２導電層４６を形成する工程を示す。この工程は、周辺回路領域の半導体基板上にゲ−ト絶縁膜４５を形成する第１段階及び第１段階から得られた結果物の全面に第２導電層を形成する第２段階とよりなる。
前記ゲ−ト絶縁膜４５は熱酸化工程により、例えば２００Å程度の厚さで形成する。前記第２導電層４６は、多結晶シリコンを１５００Åの厚さで堆積して形成する。
【００２２】
前記第２導電層を堆積した後、第２導電層の抵抗を低めるため、例えばＰＯＣｌ3 のような不純物を５０Ω／□程度の面抵抗を有するように拡散させる。その後、第２抵抗の抵抗をさらに低めるため、例えばタングステンシリサイドのようなシリサイド層を１５００Åの厚さで堆積する。
図７は不揮発性メモリ素子のゲ−ト及び抵抗素子３８ａを形成する工程を示す。この工程は、第２導電層上に感光膜を塗布／現像してメモリセル領域には制御ゲ−ト形成のための感光膜パタ−ン４８ａを、境界領域には抵抗素子形成のための感光膜パタ−ン４８ｂを、そして周辺回路領域には全領域を覆う感光膜パタ−ン４８ｃを形成する第１段階と、前記感光膜パタ−ンを食刻マスクとし、前記第２導電層、絶縁膜及び第１導電層を食刻対象物とする異方性食刻工程を行いメモリセル領域には浮遊ゲ−ト３６ａ、絶縁膜４４ａ及び制御ゲ−ト４６ａより構成された不揮発性メモリ素子のゲ−トを形成し、境界領域には抵抗素子３８ａを形成する第２段階とよりなる。この際、前記抵抗素子は絶縁膜４４ｂ及びキャッピング層パタ−ン４６ｂにより覆われている。
【００２３】
図８はキャッピング層４６ｃ及び周辺回路領域のゲ−ト電極４６ｄを形成する工程を示す。この工程は、前記図７に形成された感光膜パタ−ンを取り除く第１段階と、結果物の基板の全面に感光膜を再塗布／現像してメモリセル領域には全領域を覆う感光膜パタ−ン５０ａを、境界領域には抵抗素子を他の素子と連結させるための接触領域“Ａ”を露出させるための感光膜パタ−ン５０ｂを、そして周辺回路領域にはゲ−ト電極を形成するための感光膜パタ−ン５０ｃを形成する第２段階と、前記感光膜パタ−ンを食刻マスクとし、前記第２導電層を食刻対象物とする食刻工程を行い境界領域にはキャッピング層４６ｃを形成し、周辺回路にはゲ−ト電極４６ｄを形成する第３段階とよりなる。
【００２４】
前記接触領域“Ａ”は以後に行われる工程により他の素子と連結するための領域である。
この際、接触領域“Ａ”を露出させるキャッピング層４６ｃを形成する前記食刻工程時、従来とは異なり抵抗素子３８ａの側壁にストリンガが発生しない。これは抵抗素子の側面に形成されている第２導電層を図７の第２段階の食刻により取り除いたからである。
【００２５】
また、ゲ−ト電極を第１導電層で形成した従来の方法とは異なり、本発明では前記ゲ−ト電極を第２導電層で形成するので、ゲ−ト電極４６ｄの側壁にもストリンガが発生しない。
図９はセル電極６０、抵抗電極６２及び周辺回路電極６４を形成する工程を示す。この工程は、前記図８の工程を行った結果物の全面に不純物をド−ピングしてメモリセル領域には不揮発性メモリセルのソ−ス／ドレイン５２を形成し、周辺回路領域にはトランジスタのソ−ス／ドレイン５４を形成する第１段階と、結果物の基板の全面に絶縁物質を塗布して層間絶縁層５６を形成する第２段階と、前記層間絶縁層５６を部分的に食刻してメモリセル領域には不揮発性メモリセルのソ−ス／ドレイン５２を露出させるコンタクトホ−ル１を、境界領域には接触領域“Ａ”を露出させるコンタクトホ−ル３を、そして周辺回路領域にはトランジスタのソ−ス／ドレイン５４を露出させるコンタクトホ−ル５を形成する第３段階と、結果物の全面に導電物質を蒸着／パタニングしてメモリセル領域にはセル電極６０を形成し、境界領域には抵抗電極６２を形成し、周辺回路領域には周辺回路電極６４を形成する第４段階とよりなる。
【００２６】
前記層間絶縁層５６は、ボロン−燐シリケ−トグラス（ＢＰＳＧ）のような絶縁物質を例えば６０００Å程度の厚さで堆積する工程及び堆積された絶縁物質を９００℃の窒素雰囲気で３０分間の熱処理により平坦化させる工程で形成する。
前述した第１実施例では抵抗素子が境界領域に形成されると説明したが、境界領域の他の領域に前記抵抗が形成されても本発明の技術的な思想を逸脱しないことは明白である。
【００２７】
【第２実施例】
図１０乃至図１２は本発明の他の実施例による不揮発性メモリ素子の製造方法を説明するための断面図であり、第１実施例で説明した図面符号と同一な符号は同一な部分を意味する。
本実施例は前記第１実施例とは異なり、周辺回路領域にトランジスタを形成する工程を省くものである。
【００２８】
メモリセル領域には第１導電層よりなる浮遊ゲ−トパタ−ン３６を形成し、その他の領域には第１導電層よりなる抵抗パタ−ン３９を形成した後、前記浮遊ゲ−トパタ−ン３６と抵抗パタ−ン３８を有する結果物の全面に絶縁膜４４を形成する（図１０）。
次いで、前記絶縁膜４４上に第２導電層を堆積した後、前記第２導電層、絶縁膜及び第１導電層を食刻対象物とする食刻工程を行い、メモリセル領域には不揮発性メモリ素子のゲ−ト１００を形成し、その他の領域には抵抗素子３９ａを形成する（図１１）。
【００２９】
その後、抵抗素子３９ａ上に積層されている絶縁膜及び第２導電層を部分的に食刻して前記接触領域“Ａ”を露出させるキャッピング層４６ｆを形成する（図１２）。
【００３０】
【発明の効果】
本発明によれば、第１導電層及び第２導電層が積層された不揮発性メモリ素子のゲ−トと第１導電層で形成された抵抗素子をストリンガを発生せずに形成することができるので素子の誤動作を防止する。
本発明は前記の実施例に限らず、多くの変形が本発明の技術的な思想内において当分野で通常の知識を持つ者により可能なのは明白である。
【図面の簡単な説明】
【図１】従来の方法による不揮発性メモリ素子の抵抗を製造する方法を説明する断面図である。
【図２】従来の方法による不揮発性メモリ素子の抵抗を製造する方法を説明する断面図である。
【図３】本発明により製造されたた不揮発性メモリ素子を示した断面図である。
【図４】本発明の一実施例による不揮発性メモリ素子の製造方法を説明するための断面図である。
【図５】本発明の一実施例による不揮発性メモリ素子の製造方法を説明するための断面図である。
【図６】本発明の一実施例による不揮発性メモリ素子の製造方法を説明するための断面図である。
【図７】本発明の一実施例による不揮発性メモリ素子の製造方法を説明するための断面図である。
【図８】本発明の一実施例による不揮発性メモリ素子の製造方法を説明するための断面図である。
【図９】本発明の一実施例による不揮発性メモリ素子の製造方法を説明するための断面図である。
【図１０】本発明の他の実施例による不揮発性メモリ素子の製造方法を説明するための断面図である。
【図１１】本発明の他の実施例による不揮発性メモリ素子の製造方法を説明するための断面図である。
【図１２】本発明の他の実施例による不揮発性メモリ素子の製造方法を説明するための断面図である。
【符号の説明】
３０ 半導体基板
３２ 素子分離膜
３４ シリコン酸化膜
３６ａ 浮遊ゲート
３８ 抵抗パターン
４４ａ 絶縁膜
４４ｂ 絶縁膜
４５ ゲート絶縁膜
４６ａ 制御ゲート
４６ｃ キャッピング層
４６ｄ ゲート電極
５０ 感光膜パターン
【発明の属する技術分野】
本発明は半導体メモリ素子及びその製造方法に係り、特に不揮発性メモリ素子及びその製造方法に関する。
【０００２】
【従来の技術】
二層多結晶シリコン工程を用いて浮遊ゲ−トを備えた不揮発性メモリセル及びそのセルを駆動する抵抗素子を含む不揮発性メモリ素子を製造する方法について、米国特許第４，３６７，５８０号（発明者； Daniel C. Guterman, Houston, Tex, 出願人；Texas Instruments Incorporated, Dallas, Tex, 出願番号；１３２，７０２）に記載されている。
【０００３】
図１及び図２は従来の方法による不揮発性メモリ素子の抵抗を製造する方法を説明するために示した断面図である。
半導体基板１０に素子のアクチブ領域を限定する素子分離膜１２を形成した後、半導体基板１０と浮遊ゲ−ト１６を絶縁するためのシリコン酸化膜１４を形成する。シリコン酸化膜１４を有する結果物上に第１多結晶シリコンを堆積し、抵抗調節のための不純物をド−ピングする。引き続き、第１多結晶シリコンをパタニングすることにより周辺回路領域及び境界領域には抵抗素子１８を形成し、メモリセル領域には浮遊ゲ−ト１６を形成する（図１）。
【０００４】
浮遊ゲ−ト１６と抵抗素子１８を有する結果物上に第１多結晶シリコンと第２多結晶シリコンを絶縁させるための層間絶縁膜２０を塗布した後、第２多結晶シリコンを堆積する。次いで、第２多結晶シリコン及び層間絶縁膜を食刻して抵抗素子１８を覆うキャッピング層２４（Capping layer ）とメモリセルを構成する制御ゲ−ト２２を形成する（図２）。
【０００５】
前記図２においてＡ領域は抵抗を他の素子と連結させるための接触領域である。
前述した方法でキャッピング層を形成する場合、パタニングされた第１多結晶シリコン（即ち、抵抗素子１８）の側壁に残留異物がストリンガＳを形成することにより素子の誤動作を誘発する。
【０００６】
第２多結晶シリコンを異方性食刻するとき、抵抗素子１８上に堆積されている第２多結晶シリコンが完全にパタニングされる間、抵抗素子１８の側壁に堆積されている第２多結晶シリコンが完全に取り除かれなくなる可能性が多い。
また、第１多結晶シリコンを周辺回路のゲ−ト電極として使用する場合（図示せず）、周辺回路のゲ−ト電極の側壁にストリンガが存在して素子の誤動作を誘発させる。
【０００７】
【発明が解決しようとする課題】
本発明の目的は素子の誤動作を防止する不揮発性メモリ素子を提供することにある。
本発明の他の目的は前記不揮発性メモリ素子を形成するにおいて最適の製造方法を提供するにある。
【０００８】
【課題を解決するための手段】
前記目的を達成するための本発明による不揮発性メモリ素子は、メモリセル領域に配置されて第１導電層よりなる浮遊ゲ−トゲ−ト電極、前記浮遊ゲ−ト電極上に形成された絶縁膜及び前記絶縁膜上に形成された第２導電層よりなる制御ゲ−ト電極を備えるメモリセルのゲ−ト電極と、前記メモリセル領域を取り囲む周辺回路領域に配置されて第２導電層で形成されたゲ−ト電極と、前記メモリセル領域と周辺回路領域との境界領域及び／又は前記周辺回路領域に配置されて第１導電層よりなる抵抗素子と、前記抵抗素子の一表面上に形成された絶縁膜と、前記絶縁膜上に形成された第２導電層よりなるキャッピング層とを含むことを特徴とする。
【０００９】
本発明による不揮発性メモリ素子において、前記第１及び第２導電層は多結晶シリコンであることが望ましい。
前記他の目的を達成するための本発明による不揮発性メモリ素子の製造方法は、半導体基板上に第１導電層を形成する段階と、前記第１導電層をパタニングしてメモリセル領域に浮遊ゲ−トパタ−ンを形成し、前記メモリセル領域を取り囲む周辺回路領域及び／又は前記メモリセル領域と周辺回路領域との境界領域に抵抗パタ−ンを形成する段階と、前記浮遊ゲ−トパタ−ン及び抵抗パタ−ン上に絶縁膜を形成する段階と、前記周辺回路領域にゲ−ト絶縁膜を形成する段階と、前記ゲ−ト絶縁膜が形成されている結果物の全面に第２導電層を形成する段階と、前記第２導電層、絶縁膜及び第１導電層を食刻することにより前記メモリセル領域には不揮発性メモリ素子のゲ−ト電極を、前記周辺回路領域及び／又は境界領域には抵抗素子を形成する段階と、前記抵抗素子の上部及び周辺回路領域に形成されている前記第２導電層をパタニングして前記抵抗素子の表面を部分的に露出させるキャッピング層及び周辺回路領域のゲ−ト電極を形成する段階とを含むことを特徴とする。
【００１０】
前記他の目的を達成するための本発明による不揮発性メモリ素子の製造方法は、半導体基板上に第１導電層を形成する段階と、前記第１導電層をパタニングしてメモリセル領域には浮遊ゲ−トパタ−ンを、前記メモリセル領域を取り囲む周辺回路領域及び／又は前記メモリセル領域と周辺回路領域との境界領域には抵抗パタ−ンを形成する段階と、前記浮遊ゲ−トパタ−ン及び抵抗パタ−ン上に絶縁膜を形成する段階と、前記絶縁膜が形成されている結果物上に第２導電層を形成する段階と、前記第２導電層、絶縁膜及び第１導電層を同時に食刻してメモリセル領域には不揮発性メモリ素子のゲ−ト電極を、前記周辺回路領域及び／又は境界領域には抵抗素子を形成する段階と、前記抵抗素子上に形成されている第２導電層をパタニングして抵抗素子の表面を部分的に露出させるキャッピング層を形成する段階とを含むことを特徴とする。
【００１１】
本発明による不揮発性メモリ素子の製造方法において、前記第１及び第２導電層は多結晶シリコン層で形成することが望ましい。
【００１２】
【発明の実施の形態】
以下、添付した図面に基づき本発明をさらに詳細に説明する。
多結晶シリコンに不純物をド−ピングして抵抗素子を形成する場合、所望の抵抗値を素子製造工程が完了されるまで一定に保つためには、抵抗素子の上部に他の素子からの不純物拡散を防止するキャッピング層を形成することが望ましい。
【００１３】
本発明は抵抗素子上にキャッピング層を形成する場合に発生する従来の問題点を解決するためのものである。
装置
図３を参照すれば、不揮発性メモリ素子はメモリセル領域、前記メモリセル領域を取り囲む周辺回路領域及び前記メモリセル領域と周辺回路領域との境界領域に分けて示されている。
【００１４】
図面符号３６ａは浮遊ゲ−ト、４４ａ及び４４ｂは絶縁膜、４６ａは制御ゲ−ト、４６ｃはキャッピング層、４６ｄは周辺回路のゲ−ト電極、そして３８ａは抵抗素子をそれぞれ示す。
メモリセル領域には、ソ−ス／ドレイン５２及び第１導電層よりなる浮遊ゲ−ト３６ａ、前記浮遊ゲ−ト上に形成された絶縁膜４４ａ及び前記絶縁膜４４ａ上に形成された第２導電層よりなる制御ゲ−ト４６ａを備えるゲ−ト電極より構成された不揮発性メモリセルが形成されている。セル電極６０はソ−ス／ドレイン５２と連結されている。
【００１５】
境界領域には、素子分離膜３２上に形成されて第１導電層よりなる抵抗素子３８ａ及び前記抵抗素子の一表面を露出させる形態に前記抵抗素子上に積層された絶縁膜４４ｂ及びキャッピング層４６ｃが形成されている。抵抗電極６２は接触領域（Ａで表示）を通して前記抵抗素子と連結されている。
周辺回路領域には、第１導電層よりなるゲ−ト電極４６ｄ、ゲ−ト絶縁膜４５及びソ−ス／ドレイン５４より構成されたトランジスタが形成されている。周辺回路電極６４はトランジスタのソ−ス／ドレイン５４と連結されている。
【００１６】
本発明によれば、抵抗素子の側壁にストリンガが形成されていない。かつ、周辺回路トランジスタのゲ−ト電極の側壁にもストリンガが形成されていない。
製造方法
【００１７】
【第１実施例】
図４乃至図９は本発明の一実施例による不揮発性メモリ素子の製造方法を説明するための断面図である。
図４は浮遊ゲ−トパタ−ン３６及び抵抗パタ−ン３８を形成する工程を示したものである。この工程は、ｐ型の半導体基板３０に素子のアクチブ領域を限定する素子分離膜３２を形成する第１段階と、浮遊ゲ−ト（図示せず）を半導体基板３０と絶縁させるためのシリコン酸化膜３４を形成する第２段階、結果物の基板の全面に第１導電層（図示せず、以後の段階で浮遊ゲ−トパタ−ン３６及び抵抗パタ−ン３８となる）を形成した後、不純物を注入する第３段階と、前記第１導電層をパタニングしてメモリセル領域には浮遊ゲ−トパタ−ン３６を形成し、その他の領域（即ち、周辺回路領域及び／又は境界領域）には抵抗パタ−ン３８を形成する第４段階とよりなる。
【００１８】
前記シリコン酸化膜３４は、例えば１００Å程度の厚さで熱酸化工程を通じて形成する。前記第１導電層は、例えば１５００Å程度の厚さで形成する。
結果物の基板の全面に第１導電層を形成した後に不純物を注入する第３段階は、例えばＰＯＣｌ3 のような不純物を５０Ω／□程度の面抵抗を有するように前記第１導電層に拡散させる。抵抗素子の抵抗値は前記第３段階で注入される不純物の拡散量により決められる。
【００１９】
図５は絶縁膜４４を形成する工程を示したものである。この工程は浮遊ゲ−トパタ−ン３６及び抵抗パタ−ン３８が形成されている結果物の全面に、第１酸化膜／シリコン窒化膜／第２酸化膜（ＯＮＯ）を積層する第１段階及び周辺回路領域に積層された前記膜を取り除くことにより絶縁膜４４を形成する第２段階とよりなる。
【００２０】
前記絶縁膜４４は第１導電層と第２導電層（図示せず）の絶縁のために形成する。前記第１酸化膜は、例えば９５０℃の乾式熱酸化工程を用いて１３０Å程度の厚さで蒸着する。前記シリコン窒化膜は、例えば１５０Å程度の厚さで蒸着する。前記第２酸化膜は、例えば１０００℃の湿式熱酸化工程を用いて５０Å程度の厚さで形成する。
【００２１】
図６はゲ−ト絶縁膜４５及び第２導電層４６を形成する工程を示す。この工程は、周辺回路領域の半導体基板上にゲ−ト絶縁膜４５を形成する第１段階及び第１段階から得られた結果物の全面に第２導電層を形成する第２段階とよりなる。
前記ゲ−ト絶縁膜４５は熱酸化工程により、例えば２００Å程度の厚さで形成する。前記第２導電層４６は、多結晶シリコンを１５００Åの厚さで堆積して形成する。
【００２２】
前記第２導電層を堆積した後、第２導電層の抵抗を低めるため、例えばＰＯＣｌ3 のような不純物を５０Ω／□程度の面抵抗を有するように拡散させる。その後、第２抵抗の抵抗をさらに低めるため、例えばタングステンシリサイドのようなシリサイド層を１５００Åの厚さで堆積する。
図７は不揮発性メモリ素子のゲ−ト及び抵抗素子３８ａを形成する工程を示す。この工程は、第２導電層上に感光膜を塗布／現像してメモリセル領域には制御ゲ−ト形成のための感光膜パタ−ン４８ａを、境界領域には抵抗素子形成のための感光膜パタ−ン４８ｂを、そして周辺回路領域には全領域を覆う感光膜パタ−ン４８ｃを形成する第１段階と、前記感光膜パタ−ンを食刻マスクとし、前記第２導電層、絶縁膜及び第１導電層を食刻対象物とする異方性食刻工程を行いメモリセル領域には浮遊ゲ−ト３６ａ、絶縁膜４４ａ及び制御ゲ−ト４６ａより構成された不揮発性メモリ素子のゲ−トを形成し、境界領域には抵抗素子３８ａを形成する第２段階とよりなる。この際、前記抵抗素子は絶縁膜４４ｂ及びキャッピング層パタ−ン４６ｂにより覆われている。
【００２３】
図８はキャッピング層４６ｃ及び周辺回路領域のゲ−ト電極４６ｄを形成する工程を示す。この工程は、前記図７に形成された感光膜パタ−ンを取り除く第１段階と、結果物の基板の全面に感光膜を再塗布／現像してメモリセル領域には全領域を覆う感光膜パタ−ン５０ａを、境界領域には抵抗素子を他の素子と連結させるための接触領域“Ａ”を露出させるための感光膜パタ−ン５０ｂを、そして周辺回路領域にはゲ−ト電極を形成するための感光膜パタ−ン５０ｃを形成する第２段階と、前記感光膜パタ−ンを食刻マスクとし、前記第２導電層を食刻対象物とする食刻工程を行い境界領域にはキャッピング層４６ｃを形成し、周辺回路にはゲ−ト電極４６ｄを形成する第３段階とよりなる。
【００２４】
前記接触領域“Ａ”は以後に行われる工程により他の素子と連結するための領域である。
この際、接触領域“Ａ”を露出させるキャッピング層４６ｃを形成する前記食刻工程時、従来とは異なり抵抗素子３８ａの側壁にストリンガが発生しない。これは抵抗素子の側面に形成されている第２導電層を図７の第２段階の食刻により取り除いたからである。
【００２５】
また、ゲ−ト電極を第１導電層で形成した従来の方法とは異なり、本発明では前記ゲ−ト電極を第２導電層で形成するので、ゲ−ト電極４６ｄの側壁にもストリンガが発生しない。
図９はセル電極６０、抵抗電極６２及び周辺回路電極６４を形成する工程を示す。この工程は、前記図８の工程を行った結果物の全面に不純物をド−ピングしてメモリセル領域には不揮発性メモリセルのソ−ス／ドレイン５２を形成し、周辺回路領域にはトランジスタのソ−ス／ドレイン５４を形成する第１段階と、結果物の基板の全面に絶縁物質を塗布して層間絶縁層５６を形成する第２段階と、前記層間絶縁層５６を部分的に食刻してメモリセル領域には不揮発性メモリセルのソ−ス／ドレイン５２を露出させるコンタクトホ−ル１を、境界領域には接触領域“Ａ”を露出させるコンタクトホ−ル３を、そして周辺回路領域にはトランジスタのソ−ス／ドレイン５４を露出させるコンタクトホ−ル５を形成する第３段階と、結果物の全面に導電物質を蒸着／パタニングしてメモリセル領域にはセル電極６０を形成し、境界領域には抵抗電極６２を形成し、周辺回路領域には周辺回路電極６４を形成する第４段階とよりなる。
【００２６】
前記層間絶縁層５６は、ボロン−燐シリケ−トグラス（ＢＰＳＧ）のような絶縁物質を例えば６０００Å程度の厚さで堆積する工程及び堆積された絶縁物質を９００℃の窒素雰囲気で３０分間の熱処理により平坦化させる工程で形成する。
前述した第１実施例では抵抗素子が境界領域に形成されると説明したが、境界領域の他の領域に前記抵抗が形成されても本発明の技術的な思想を逸脱しないことは明白である。
【００２７】
【第２実施例】
図１０乃至図１２は本発明の他の実施例による不揮発性メモリ素子の製造方法を説明するための断面図であり、第１実施例で説明した図面符号と同一な符号は同一な部分を意味する。
本実施例は前記第１実施例とは異なり、周辺回路領域にトランジスタを形成する工程を省くものである。
【００２８】
メモリセル領域には第１導電層よりなる浮遊ゲ−トパタ−ン３６を形成し、その他の領域には第１導電層よりなる抵抗パタ−ン３９を形成した後、前記浮遊ゲ−トパタ−ン３６と抵抗パタ−ン３８を有する結果物の全面に絶縁膜４４を形成する（図１０）。
次いで、前記絶縁膜４４上に第２導電層を堆積した後、前記第２導電層、絶縁膜及び第１導電層を食刻対象物とする食刻工程を行い、メモリセル領域には不揮発性メモリ素子のゲ−ト１００を形成し、その他の領域には抵抗素子３９ａを形成する（図１１）。
【００２９】
その後、抵抗素子３９ａ上に積層されている絶縁膜及び第２導電層を部分的に食刻して前記接触領域“Ａ”を露出させるキャッピング層４６ｆを形成する（図１２）。
【００３０】
【発明の効果】
本発明によれば、第１導電層及び第２導電層が積層された不揮発性メモリ素子のゲ−トと第１導電層で形成された抵抗素子をストリンガを発生せずに形成することができるので素子の誤動作を防止する。
本発明は前記の実施例に限らず、多くの変形が本発明の技術的な思想内において当分野で通常の知識を持つ者により可能なのは明白である。
【図面の簡単な説明】
【図１】従来の方法による不揮発性メモリ素子の抵抗を製造する方法を説明する断面図である。
【図２】従来の方法による不揮発性メモリ素子の抵抗を製造する方法を説明する断面図である。
【図３】本発明により製造されたた不揮発性メモリ素子を示した断面図である。
【図４】本発明の一実施例による不揮発性メモリ素子の製造方法を説明するための断面図である。
【図５】本発明の一実施例による不揮発性メモリ素子の製造方法を説明するための断面図である。
【図６】本発明の一実施例による不揮発性メモリ素子の製造方法を説明するための断面図である。
【図７】本発明の一実施例による不揮発性メモリ素子の製造方法を説明するための断面図である。
【図８】本発明の一実施例による不揮発性メモリ素子の製造方法を説明するための断面図である。
【図９】本発明の一実施例による不揮発性メモリ素子の製造方法を説明するための断面図である。
【図１０】本発明の他の実施例による不揮発性メモリ素子の製造方法を説明するための断面図である。
【図１１】本発明の他の実施例による不揮発性メモリ素子の製造方法を説明するための断面図である。
【図１２】本発明の他の実施例による不揮発性メモリ素子の製造方法を説明するための断面図である。
【符号の説明】
３０ 半導体基板
３２ 素子分離膜
３４ シリコン酸化膜
３６ａ 浮遊ゲート
３８ 抵抗パターン
４４ａ 絶縁膜
４４ｂ 絶縁膜
４５ ゲート絶縁膜
４６ａ 制御ゲート
４６ｃ キャッピング層
４６ｄ ゲート電極
５０ 感光膜パターン
Claims (5)
- メモリセル領域に配置されて第１導電層よりなる浮遊ゲート電極、前記浮遊ゲート電極上に形成された絶縁膜及び前記絶縁膜上に形成された第２導電層よりなる制御ゲート電極を備えるメモリセルのゲート電極と、
前記メモリセル領域を取り囲む周辺回路領域に配置されて前記第２導電層で形成されたゲート電極と、
前記メモリセル領域と前記周辺回路領域との境界領域又は前記周辺回路領域の少なくともいずれか一方に配置されて前記第１導電層よりなる抵抗素子と、
前記抵抗素子の一表面上に、端部が前記抵抗素子の端部と整合して形成されている絶縁膜であって、前記浮遊ゲート電極上に形成された絶縁膜と同一の絶縁膜と、
前記抵抗素子の一表面上の絶縁膜上にのみ、前記抵抗素子又は前記絶縁膜の一部が露出するように形成された前記第２導電層よりなるキャッピング層と、を含むことを特徴とする不揮発性メモリ素子。 - 前記第１導電層及び前記第２導電層は多結晶シリコンであることを特徴とする請求項１に記載の不揮発性メモリ素子。
- 半導体基板上に第１導電層を形成する段階と、
前記第１導電層をパタニングしてメモリセル領域に浮遊ゲートパターンを形成し、前記メモリセル領域を取り囲む周辺回路領域、又は前記メモリセル領域と前記周辺回路領域との境界領域の少なくともいずれか一方に抵抗パターンを形成する段階と、
前記浮遊ゲートパターン及び前記抵抗パターン上に絶縁膜を形成する段階と、
前記周辺回路領域にゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜が形成されている結果物の全面に第２導電層を形成する段階と、
前記メモリセル領域には前記第２導電層、前記絶縁膜及び前記第１導電層を同一のパターンで食刻することにより不揮発性メモリ素子のゲート電極を、前記周辺回路領域又は前記境界領域の少なくともいずれか一方には前記第２導電層、前記絶縁膜及び前記第１導電層を同一のパターンで食刻することにより抵抗素子をそれぞれ形成するとともに、前記周辺回路領域の前記ゲート絶縁膜上に前記第２導電層を残す段階と、
前記抵抗素子の上部及び前記周辺回路領域に形成されている前記第２導電層をパタニングして前記抵抗素子の表面を部分的に露出させるキャッピング層及び前記周辺回路領域のゲート電極を形成する段階とを含むことを特徴とする不揮発性メモリ素子の製造方法。 - 半導体基板上に第１導電層を形成する段階と、
前記第１導電層をパタニングしてメモリセル領域には浮遊ゲートパターンを、前記メモリセル領域を取り囲む周辺回路領域、又は前記メモリセル領域と前記周辺回路領域との境界領域の少なくともいずれか一方には抵抗パターンを形成する段階と、
前記浮遊ゲートパターン及び前記抵抗パターン上に絶縁膜を形成する段階と、
前記絶縁膜が形成されている結果物上に第２導電層を形成する段階と、
前記メモリセル領域には前記第２導電層、前記絶縁膜及び前記第１導電層を同一のパターンで食刻することにより不揮発性メモリ素子のゲート電極を、前記周辺回路領域又は前記境界領域の少なくともいずれか一方には前記第２導電層、前記絶縁膜及び前記第１導電層を同一のパターンで食刻することにより抵抗素子をそれぞれ形成する段階と、
前記抵抗素子上に形成されている前記第２導電層をパタニングして前記抵抗素子の表面を部分的に露出させるキャッピング層を形成する段階とを含むことを特徴とする不揮発性メモリ素子の製造方法。 - 前記第１導電層及び前記第２導電層は多結晶シリコン層で形成することを特徴とする請求項４に記載の不揮発性メモリ素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950007590A KR0144906B1 (ko) | 1995-03-31 | 1995-03-31 | 불휘발성 메모리 소자 및 그 제조방법 |
| KR1995P7590 | 1995-03-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08274283A JPH08274283A (ja) | 1996-10-18 |
| JP3911043B2 true JP3911043B2 (ja) | 2007-05-09 |
Family
ID=19411363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06056396A Expired - Fee Related JP3911043B2 (ja) | 1995-03-31 | 1996-03-18 | 不揮発性メモリ素子及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5789293A (ja) |
| JP (1) | JP3911043B2 (ja) |
| KR (1) | KR0144906B1 (ja) |
Families Citing this family (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69625169D1 (de) * | 1996-01-22 | 2003-01-16 | St Microelectronics Srl | Herstellung von natürlichen Transistoren in einem Verfahren für nichtflüchtige Speicher |
| JP3665426B2 (ja) | 1996-07-17 | 2005-06-29 | 東芝マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JPH10308497A (ja) * | 1997-05-08 | 1998-11-17 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP3586072B2 (ja) | 1997-07-10 | 2004-11-10 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| KR100482350B1 (ko) * | 1997-10-09 | 2005-07-28 | 삼성전자주식회사 | 비휘발성메모리장치의제조방법 |
| KR100470992B1 (ko) * | 1997-10-20 | 2005-07-04 | 삼성전자주식회사 | 비활성메모리장치의저항형성방법 |
| US5888894A (en) * | 1997-11-07 | 1999-03-30 | Integrated Silicon Solution, Inc. | Method for reducing stray conductive material near vertical surfaces in semiconductor manufacturing processes |
| US5994239A (en) * | 1997-12-18 | 1999-11-30 | Advanced Micro Devices, Inc. | Manufacturing process to eliminate polystringers in high density nand-type flash memory devices |
| US6063668A (en) * | 1997-12-18 | 2000-05-16 | Advanced Micro Devices, Inc. | Poly I spacer manufacturing process to eliminate polystringers in high density nand-type flash memory devices |
| US6281078B1 (en) * | 1997-12-18 | 2001-08-28 | Advanced Micro Devices, Inc. | Manufacturing process to eliminate ONO fence material in high density NAND-type flash memory devices |
| JPH11265987A (ja) * | 1998-01-16 | 1999-09-28 | Oki Electric Ind Co Ltd | 不揮発性メモリ及びその製造方法 |
| US6110782A (en) * | 1998-11-19 | 2000-08-29 | Taiwan Semiconductor Manufacturing Company | Method to combine high voltage device and salicide process |
| KR100290787B1 (ko) * | 1998-12-26 | 2001-07-12 | 박종섭 | 반도체 메모리 소자의 제조방법 |
| US6316314B1 (en) * | 1999-01-26 | 2001-11-13 | Nec Corporation | Nonvolatile semiconductor memory device and fabrication method |
| JP3662137B2 (ja) * | 1999-03-12 | 2005-06-22 | 株式会社東芝 | 不揮発性半導体記憶装置の製造方法 |
| US6228782B1 (en) * | 1999-05-11 | 2001-05-08 | Advanced Micro Devices, Inc. | Core field isolation for a NAND flash memory |
| US6525371B2 (en) | 1999-09-22 | 2003-02-25 | International Business Machines Corporation | Self-aligned non-volatile random access memory cell and process to make the same |
| US6180454B1 (en) * | 1999-10-29 | 2001-01-30 | Advanced Micro Devices, Inc. | Method for forming flash memory devices |
| JP4683685B2 (ja) * | 2000-01-17 | 2011-05-18 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法、フラッシュメモリの製造方法、およびスタティックランダムアクセスメモリの製造方法 |
| US6868015B2 (en) * | 2000-09-20 | 2005-03-15 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with control gate spacer portions |
| US6627946B2 (en) | 2000-09-20 | 2003-09-30 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with control gates protruding portions |
| US6727545B2 (en) | 2000-09-20 | 2004-04-27 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with low resistance source regions and high source coupling |
| US6563167B2 (en) | 2001-01-05 | 2003-05-13 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with floating gates having multiple sharp edges |
| US6627942B2 (en) | 2001-03-29 | 2003-09-30 | Silicon Storage Technology, Inc | Self-aligned floating gate poly for a flash E2PROM cell |
| US6967372B2 (en) | 2001-04-10 | 2005-11-22 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with vertical control gate sidewalls and insulation spacers |
| US6743674B2 (en) * | 2001-09-18 | 2004-06-01 | Silicon Storage Technology, Inc. | Method of forming a semiconductor array of floating gate memory cells and strap regions, and a memory array and strap regions made thereby |
| US6917069B2 (en) * | 2001-10-17 | 2005-07-12 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with buried bit-line and vertical word line transistor |
| US6952033B2 (en) | 2002-03-20 | 2005-10-04 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with buried bit-line and raised source line |
| US6566706B1 (en) | 2001-10-31 | 2003-05-20 | Silicon Storage Technology, Inc. | Semiconductor array of floating gate memory cells and strap regions |
| US6541324B1 (en) | 2001-11-02 | 2003-04-01 | Silicon Storage Technology, Inc. | Method of forming a semiconductor array of floating gate memory cells having strap regions and a peripheral logic device region |
| US20030102504A1 (en) * | 2001-12-05 | 2003-06-05 | Geeng-Chuan Chern | Method of forming different oxide thickness for high voltage transistor and memory cell tunnel dielectric |
| US6756633B2 (en) * | 2001-12-27 | 2004-06-29 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with horizontally oriented floating gate edges |
| US6861698B2 (en) * | 2002-01-24 | 2005-03-01 | Silicon Storage Technology, Inc. | Array of floating gate memory cells having strap regions and a peripheral logic device region |
| US6878591B2 (en) * | 2002-02-07 | 2005-04-12 | Silicon Storage Technology, Inc. | Self aligned method of forming non-volatile memory cells with flat word line |
| US7411246B2 (en) * | 2002-04-01 | 2008-08-12 | Silicon Storage Technology, Inc. | Self aligned method of forming a semiconductor memory array of floating gate memory cells with buried bit-line and raised source line, and a memory array made thereby |
| US6891220B2 (en) * | 2002-04-05 | 2005-05-10 | Silicon Storage Technology, Inc. | Method of programming electrons onto a floating gate of a non-volatile memory cell |
| US6952034B2 (en) * | 2002-04-05 | 2005-10-04 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with buried source line and floating gate |
| US6706592B2 (en) * | 2002-05-14 | 2004-03-16 | Silicon Storage Technology, Inc. | Self aligned method of forming a semiconductor array of non-volatile memory cells |
| US6958273B2 (en) * | 2003-03-21 | 2005-10-25 | Silicon Storage Technology, Inc. | Self-aligned method of forming a semiconductor memory array of floating gate memory cells with buried floating gate, pointed floating gate and pointed channel region, and a memory array made thereby |
| US6873006B2 (en) * | 2003-03-21 | 2005-03-29 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with burried floating gate and pointed channel region |
| US6906379B2 (en) * | 2003-08-28 | 2005-06-14 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with buried floating gate |
| US7315056B2 (en) | 2004-06-07 | 2008-01-01 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with program/erase and select gates |
| US7560763B2 (en) * | 2005-05-16 | 2009-07-14 | Oki Semiconductor Co., Ltd. | Semiconductor device and method for fabricating the same |
| JP4789754B2 (ja) * | 2006-08-31 | 2011-10-12 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US8138524B2 (en) | 2006-11-01 | 2012-03-20 | Silicon Storage Technology, Inc. | Self-aligned method of forming a semiconductor memory array of floating memory cells with source side erase, and a memory array made thereby |
| US7641226B2 (en) * | 2006-11-01 | 2010-01-05 | Autoliv Development Ab | Side airbag module with an internal guide fin |
| JP2008235936A (ja) * | 2008-05-26 | 2008-10-02 | Toshiba Corp | 不揮発性半導体記憶装置 |
| US8148768B2 (en) * | 2008-11-26 | 2012-04-03 | Silicon Storage Technology, Inc. | Non-volatile memory cell with self aligned floating and erase gates, and method of making same |
| KR101562020B1 (ko) * | 2010-02-22 | 2015-10-21 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| TWI490982B (zh) | 2011-08-16 | 2015-07-01 | Maxchip Electronics Corp | 半導體結構及其製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4367580A (en) * | 1980-03-21 | 1983-01-11 | Texas Instruments Incorporated | Process for making polysilicon resistors |
| JP3116478B2 (ja) * | 1991-10-29 | 2000-12-11 | ソニー株式会社 | 半導体メモリ装置 |
| FR2687095B1 (fr) * | 1992-02-06 | 1995-06-09 | Vetrotex France Sa | Procede de fabrication d'un fil composite et produits composites obtenus a partir dudit fil. |
| JPH05304277A (ja) * | 1992-04-28 | 1993-11-16 | Rohm Co Ltd | 半導体装置の製法 |
| KR960009995B1 (ko) * | 1992-07-31 | 1996-07-25 | 삼성전자 주식회사 | 반도체 장치의 제조 방법 및 그 구조 |
| JP3433808B2 (ja) * | 1992-08-05 | 2003-08-04 | 株式会社日立製作所 | 半導体集積回路装置 |
| JP3363502B2 (ja) * | 1993-02-01 | 2003-01-08 | 三菱電機株式会社 | 半導体記憶装置の製造方法 |
| JP2924622B2 (ja) * | 1993-12-28 | 1999-07-26 | 日本電気株式会社 | 半導体装置の製造方法 |
-
1995
- 1995-03-31 KR KR1019950007590A patent/KR0144906B1/ko not_active IP Right Cessation
-
1996
- 1996-03-18 JP JP06056396A patent/JP3911043B2/ja not_active Expired - Fee Related
- 1996-11-27 US US08/757,247 patent/US5789293A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08274283A (ja) | 1996-10-18 |
| KR0144906B1 (ko) | 1998-07-01 |
| US5789293A (en) | 1998-08-04 |
| KR960036027A (ko) | 1996-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3911043B2 (ja) | 不揮発性メモリ素子及びその製造方法 | |
| JP4245085B2 (ja) | 不揮発性メモリ装置及びその製造方法 | |
| JP2662193B2 (ja) | 半導体メモリ装置の製造方法 | |
| JP4027446B2 (ja) | 不揮発性メモリ製造方法 | |
| JPH1074847A (ja) | 半導体記憶装置の製造方法 | |
| US6153904A (en) | Fabrication method for increasing the coupling efficiency of ETOX flash memory devices | |
| JP2810636B2 (ja) | 半導体素子のゲート電極の形成方法 | |
| JP3093096B2 (ja) | 不揮発性メモリの製造方法 | |
| JPH0851144A (ja) | 半導体集積回路の一部の構成体及びその製造方法 | |
| JP2648448B2 (ja) | 半導体記憶装置のキャパシター製造方法 | |
| JP3963629B2 (ja) | 半導体装置及びその製造方法 | |
| JP3314748B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| KR100538075B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| JP2870086B2 (ja) | Ｍｏｓ型不揮発性半導体記憶装置の製造方法 | |
| JPH03163833A (ja) | 半導体装置およびその製造方法 | |
| JP3181773B2 (ja) | 半導体装置の製造方法 | |
| JPH0563206A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP3325717B2 (ja) | 半導体装置の製造方法 | |
| JP3034351B2 (ja) | 半導体装置の製造方法 | |
| JP2938290B2 (ja) | 半導体装置の製造方法 | |
| JPH1197529A (ja) | 半導体装置の製造方法 | |
| KR100187679B1 (ko) | 플래쉬 메모리 셀의 제조방법 | |
| JP2867555B2 (ja) | 半導体装置の製造方法 | |
| JP2000232173A (ja) | 半導体記憶装置およびその製造方法 | |
| JPH03198377A (ja) | 浮遊ゲート型ｅｐｒｏｍ装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060517 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060815 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060920 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070126 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |