KR960036027A - 불휘발성 메모리 소자 및 그 제조방법 - Google Patents
불휘발성 메모리 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR960036027A KR960036027A KR1019950007590A KR19950007590A KR960036027A KR 960036027 A KR960036027 A KR 960036027A KR 1019950007590 A KR1019950007590 A KR 1019950007590A KR 19950007590 A KR19950007590 A KR 19950007590A KR 960036027 A KR960036027 A KR 960036027A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive layer
- insulating film
- region
- gate electrode
- peripheral circuit
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 5
- 230000002093 peripheral effect Effects 0.000 claims abstract 10
- 238000000034 method Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 4
- 238000005530 etching Methods 0.000 claims 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 2
- 239000004065 semiconductor Substances 0.000 claims 2
- 239000000758 substrate Substances 0.000 claims 2
- 229920005591 polysilicon Polymers 0.000 claims 1
- 230000007257 malfunction Effects 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
- H10B41/44—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a control gate layer also being used as part of the peripheral transistor
Abstract
불휘발성 메모리소자 및 그 제조방법에 대해 기재되어 있다.
이는 주변회로 영역에 배치되고, 제1도전층으로 형성된 주변회로 영역의 게이트 전극, 메모리 셀 영역에 배치되고, 제1도전층으로 된 플로우팅 게이트 전극, 플로우팅 게이트 전극 상에 형성된 절연막 및 절연막 상에 형성된 제2도전층으로 된 컨트롤 게이트 전극을 구비하는 불휘발성 메모리 셀의 게이트 전극, 및 경계영역 또는 주변회로 영역에 배치되고, 제1도전층으로 된 저항, 저항의 일 표면 상에 형성된 절연막 및 절연막 상에 형성된 제2도전층으로 된 캐핑층을 구비하는 저항소자를 포함하는 것을 특징으로 한다.
따라서, 스트링거를 발생을 방지할 수 있으므로, 패턴의 불균일성 및 소자의 오동작을 방지할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 방법에 의해 제조된 불휘발성 메모리 소자를 도시한 단면도이다. 제4A도 내지 제4F도는 본 발명의 일 실시예에 의한 불휘발성 메모리 소자의 제조방법을 설명하기 위해 도시된 단면도들이다. 제5A도 내지 제5C도는 본 발명의 다른 실시예에 의한 불휘발성 메모리 소자의 제조방법을 설명하기 위해 도시된 단면도들이다.
Claims (5)
- 주변회로 영역에 배치되고, 제2도전층으로 형성된 주변회로 영역의 게이트 전극; 메모리 셀 영역에 배치되고, 제1도전층으로 된 플로우팅 게이트 전극, 상기 플로우팅 게이트 전극 상에 형성된 절연막 및 상기 절연막상에 형성된 제2도전층으로 된 컨트롤 게이트 전극을 구비하는 불휘발성 메모리 셀의 게이트 전극; 및 경계영역 또는 주변회로 영역에 배치되고,제1도전층으로 된 저항, 상기 저항의 일 표면 상에 형성된 절연막 및 상기 절연막 상에 형성된 제2도전층으로 된 캐핑층을 구비하는 저항 소자를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자.
- 제1항에 있어서, 상기 제1 및 제2도전층은 다결정실리콘인 것을 특징으로 하는 불휘발성 메모리 소자.
- 반도체기판 상에 제1도전층을 형성하는 공정; 상기 제1도전층을 패터닝하여 플로우팅 게이트 및 저항을 형성하는 공정; 결과물 상에 절연막을 형성하는 공정; 주변회로 영역 상의 상기 절연막을 제거하는 공정; 주변회로 영역에 게이트 절연막을 형성하는 공정; 결과물 전면에 제2도전층을 형성하는 공정; 주변회로 영역을 제외한 영역에 형성되어 있는 상기 제2도전층, 절연막 및 제1도전층을 식각하여, 메모리 셀 영역에는 불휘발성 메모리 소자의 게이트 전극을, 그외의 영역에는 저항을 형성하는 공정; 및 메모리 셀 영역을 제외한 영역에 형성되어 있는 상기 제2도전층을 패터닝하여, 상기 저항의 표면을 노출시키는 형태의 캐핑층 및 주변회로영역의 게이트 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 불휘발성 메모리 소자의 제조방법.
- 반도체기판 상에 제1도전층을 형성하는 공정; 상기 제1도전층을 패터닝하여, 메모리 셀 영역에는 플로우팅 게이트 패턴을, 그 외의 영역에는 저항 패턴을 형성하는 공정; 결과물 상에 절연막을 형성하는 공정; 상기 절연막 상에 제2도전층을 형성하는 공정; 상기 제2도전층, 절연막 및 제1도전층을 동시에 식각하여, 메모리 셀 영역에는 불휘발성 메모리 소자의 게이트 전극을, 그 외의 영역에는 제2도전층 및 절연막이 덮혀있는 저항을 형성하는 공정; 및 상기 저항 상에 형성되어 있는 제2도전층을 패터닝하여 저항의 표면을 노출시키는 형태의 캐핑층을 형성하는 공정을 포함하는 것을 특징으로 하는 불휘발성 메모리 소자의 제조방법.
- 제4항에 있어서, 상기 제1 및 제2도전층은 다결정실리콘으로 형성하는 것을 특징으로 하는 불휘발성 메모리 소자의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950007590A KR0144906B1 (ko) | 1995-03-31 | 1995-03-31 | 불휘발성 메모리 소자 및 그 제조방법 |
JP06056396A JP3911043B2 (ja) | 1995-03-31 | 1996-03-18 | 不揮発性メモリ素子及びその製造方法 |
US08/757,247 US5789293A (en) | 1995-03-31 | 1996-11-27 | Nonvolatile memory device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950007590A KR0144906B1 (ko) | 1995-03-31 | 1995-03-31 | 불휘발성 메모리 소자 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960036027A true KR960036027A (ko) | 1996-10-28 |
KR0144906B1 KR0144906B1 (ko) | 1998-07-01 |
Family
ID=19411363
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950007590A KR0144906B1 (ko) | 1995-03-31 | 1995-03-31 | 불휘발성 메모리 소자 및 그 제조방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5789293A (ko) |
JP (1) | JP3911043B2 (ko) |
KR (1) | KR0144906B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100470992B1 (ko) * | 1997-10-20 | 2005-07-04 | 삼성전자주식회사 | 비활성메모리장치의저항형성방법 |
KR100482350B1 (ko) * | 1997-10-09 | 2005-07-28 | 삼성전자주식회사 | 비휘발성메모리장치의제조방법 |
Families Citing this family (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69625169D1 (de) * | 1996-01-22 | 2003-01-16 | St Microelectronics Srl | Herstellung von natürlichen Transistoren in einem Verfahren für nichtflüchtige Speicher |
JP3665426B2 (ja) | 1996-07-17 | 2005-06-29 | 東芝マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
JPH10308497A (ja) * | 1997-05-08 | 1998-11-17 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP3586072B2 (ja) | 1997-07-10 | 2004-11-10 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US5888894A (en) * | 1997-11-07 | 1999-03-30 | Integrated Silicon Solution, Inc. | Method for reducing stray conductive material near vertical surfaces in semiconductor manufacturing processes |
US5994239A (en) * | 1997-12-18 | 1999-11-30 | Advanced Micro Devices, Inc. | Manufacturing process to eliminate polystringers in high density nand-type flash memory devices |
US6063668A (en) * | 1997-12-18 | 2000-05-16 | Advanced Micro Devices, Inc. | Poly I spacer manufacturing process to eliminate polystringers in high density nand-type flash memory devices |
US6281078B1 (en) * | 1997-12-18 | 2001-08-28 | Advanced Micro Devices, Inc. | Manufacturing process to eliminate ONO fence material in high density NAND-type flash memory devices |
JPH11265987A (ja) * | 1998-01-16 | 1999-09-28 | Oki Electric Ind Co Ltd | 不揮発性メモリ及びその製造方法 |
US6110782A (en) * | 1998-11-19 | 2000-08-29 | Taiwan Semiconductor Manufacturing Company | Method to combine high voltage device and salicide process |
KR100290787B1 (ko) * | 1998-12-26 | 2001-07-12 | 박종섭 | 반도체 메모리 소자의 제조방법 |
US6316314B1 (en) * | 1999-01-26 | 2001-11-13 | Nec Corporation | Nonvolatile semiconductor memory device and fabrication method |
JP3662137B2 (ja) * | 1999-03-12 | 2005-06-22 | 株式会社東芝 | 不揮発性半導体記憶装置の製造方法 |
US6228782B1 (en) * | 1999-05-11 | 2001-05-08 | Advanced Micro Devices, Inc. | Core field isolation for a NAND flash memory |
US6525371B2 (en) | 1999-09-22 | 2003-02-25 | International Business Machines Corporation | Self-aligned non-volatile random access memory cell and process to make the same |
US6180454B1 (en) * | 1999-10-29 | 2001-01-30 | Advanced Micro Devices, Inc. | Method for forming flash memory devices |
JP4683685B2 (ja) * | 2000-01-17 | 2011-05-18 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法、フラッシュメモリの製造方法、およびスタティックランダムアクセスメモリの製造方法 |
US6868015B2 (en) * | 2000-09-20 | 2005-03-15 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with control gate spacer portions |
US6627946B2 (en) | 2000-09-20 | 2003-09-30 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with control gates protruding portions |
US6727545B2 (en) | 2000-09-20 | 2004-04-27 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with low resistance source regions and high source coupling |
US6563167B2 (en) | 2001-01-05 | 2003-05-13 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with floating gates having multiple sharp edges |
US6627942B2 (en) | 2001-03-29 | 2003-09-30 | Silicon Storage Technology, Inc | Self-aligned floating gate poly for a flash E2PROM cell |
US6967372B2 (en) | 2001-04-10 | 2005-11-22 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with vertical control gate sidewalls and insulation spacers |
US6743674B2 (en) * | 2001-09-18 | 2004-06-01 | Silicon Storage Technology, Inc. | Method of forming a semiconductor array of floating gate memory cells and strap regions, and a memory array and strap regions made thereby |
US6917069B2 (en) * | 2001-10-17 | 2005-07-12 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with buried bit-line and vertical word line transistor |
US6952033B2 (en) | 2002-03-20 | 2005-10-04 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with buried bit-line and raised source line |
US6566706B1 (en) | 2001-10-31 | 2003-05-20 | Silicon Storage Technology, Inc. | Semiconductor array of floating gate memory cells and strap regions |
US6541324B1 (en) | 2001-11-02 | 2003-04-01 | Silicon Storage Technology, Inc. | Method of forming a semiconductor array of floating gate memory cells having strap regions and a peripheral logic device region |
US20030102504A1 (en) * | 2001-12-05 | 2003-06-05 | Geeng-Chuan Chern | Method of forming different oxide thickness for high voltage transistor and memory cell tunnel dielectric |
US6756633B2 (en) * | 2001-12-27 | 2004-06-29 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with horizontally oriented floating gate edges |
US6861698B2 (en) * | 2002-01-24 | 2005-03-01 | Silicon Storage Technology, Inc. | Array of floating gate memory cells having strap regions and a peripheral logic device region |
US6878591B2 (en) * | 2002-02-07 | 2005-04-12 | Silicon Storage Technology, Inc. | Self aligned method of forming non-volatile memory cells with flat word line |
US7411246B2 (en) * | 2002-04-01 | 2008-08-12 | Silicon Storage Technology, Inc. | Self aligned method of forming a semiconductor memory array of floating gate memory cells with buried bit-line and raised source line, and a memory array made thereby |
US6891220B2 (en) * | 2002-04-05 | 2005-05-10 | Silicon Storage Technology, Inc. | Method of programming electrons onto a floating gate of a non-volatile memory cell |
US6952034B2 (en) * | 2002-04-05 | 2005-10-04 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with buried source line and floating gate |
US6706592B2 (en) * | 2002-05-14 | 2004-03-16 | Silicon Storage Technology, Inc. | Self aligned method of forming a semiconductor array of non-volatile memory cells |
US6958273B2 (en) * | 2003-03-21 | 2005-10-25 | Silicon Storage Technology, Inc. | Self-aligned method of forming a semiconductor memory array of floating gate memory cells with buried floating gate, pointed floating gate and pointed channel region, and a memory array made thereby |
US6873006B2 (en) * | 2003-03-21 | 2005-03-29 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with burried floating gate and pointed channel region |
US6906379B2 (en) * | 2003-08-28 | 2005-06-14 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with buried floating gate |
US7315056B2 (en) | 2004-06-07 | 2008-01-01 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with program/erase and select gates |
US7560763B2 (en) * | 2005-05-16 | 2009-07-14 | Oki Semiconductor Co., Ltd. | Semiconductor device and method for fabricating the same |
JP4789754B2 (ja) * | 2006-08-31 | 2011-10-12 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
US8138524B2 (en) | 2006-11-01 | 2012-03-20 | Silicon Storage Technology, Inc. | Self-aligned method of forming a semiconductor memory array of floating memory cells with source side erase, and a memory array made thereby |
US7641226B2 (en) * | 2006-11-01 | 2010-01-05 | Autoliv Development Ab | Side airbag module with an internal guide fin |
JP2008235936A (ja) * | 2008-05-26 | 2008-10-02 | Toshiba Corp | 不揮発性半導体記憶装置 |
US8148768B2 (en) * | 2008-11-26 | 2012-04-03 | Silicon Storage Technology, Inc. | Non-volatile memory cell with self aligned floating and erase gates, and method of making same |
KR101562020B1 (ko) * | 2010-02-22 | 2015-10-21 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
TWI490982B (zh) | 2011-08-16 | 2015-07-01 | Maxchip Electronics Corp | 半導體結構及其製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4367580A (en) * | 1980-03-21 | 1983-01-11 | Texas Instruments Incorporated | Process for making polysilicon resistors |
JP3116478B2 (ja) * | 1991-10-29 | 2000-12-11 | ソニー株式会社 | 半導体メモリ装置 |
FR2687095B1 (fr) * | 1992-02-06 | 1995-06-09 | Vetrotex France Sa | Procede de fabrication d'un fil composite et produits composites obtenus a partir dudit fil. |
JPH05304277A (ja) * | 1992-04-28 | 1993-11-16 | Rohm Co Ltd | 半導体装置の製法 |
KR960009995B1 (ko) * | 1992-07-31 | 1996-07-25 | 삼성전자 주식회사 | 반도체 장치의 제조 방법 및 그 구조 |
JP3433808B2 (ja) * | 1992-08-05 | 2003-08-04 | 株式会社日立製作所 | 半導体集積回路装置 |
JP3363502B2 (ja) * | 1993-02-01 | 2003-01-08 | 三菱電機株式会社 | 半導体記憶装置の製造方法 |
JP2924622B2 (ja) * | 1993-12-28 | 1999-07-26 | 日本電気株式会社 | 半導体装置の製造方法 |
-
1995
- 1995-03-31 KR KR1019950007590A patent/KR0144906B1/ko not_active IP Right Cessation
-
1996
- 1996-03-18 JP JP06056396A patent/JP3911043B2/ja not_active Expired - Fee Related
- 1996-11-27 US US08/757,247 patent/US5789293A/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100482350B1 (ko) * | 1997-10-09 | 2005-07-28 | 삼성전자주식회사 | 비휘발성메모리장치의제조방법 |
KR100470992B1 (ko) * | 1997-10-20 | 2005-07-04 | 삼성전자주식회사 | 비활성메모리장치의저항형성방법 |
Also Published As
Publication number | Publication date |
---|---|
JPH08274283A (ja) | 1996-10-18 |
KR0144906B1 (ko) | 1998-07-01 |
JP3911043B2 (ja) | 2007-05-09 |
US5789293A (en) | 1998-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960036027A (ko) | 불휘발성 메모리 소자 및 그 제조방법 | |
KR970008663A (ko) | 반도체 기억장치 및 그 제조방법 | |
KR980006267A (ko) | 불휘발성 메모리 장치 및 그 제조방법 | |
KR950015788A (ko) | 반도체 기억장치 및 그의 제조방법 | |
KR900003896A (ko) | 반도체 메모리와 그 제조방법 | |
KR910015056A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
KR980006387A (ko) | 아날로그용 반도체 소자의 폴리레지스터 및 그의 제조방법 | |
KR910015045A (ko) | 고저항 폴리실리콘 부하 저항기 | |
KR950034731A (ko) | 비휘발성 반도체 메모리장치의 제조방법 | |
KR960026113A (ko) | 스태틱 랜덤 억세스 메모리(sram)소자 및 제조방법 | |
KR940022839A (ko) | 반도체 장치 및 그 제조방법 | |
KR900004026A (ko) | 반도체 소자 및 그 제조방법 | |
KR880011808A (ko) | 불휘발성 반도체기억장치 | |
KR970013382A (ko) | 비휘발성 반도체 메모리장치 및 그 제조방법 | |
KR960043021A (ko) | 반도체 집적 회로 및 그 제조 방법 | |
KR980005912A (ko) | 반도체 장치의 금속콘택구조 및 그 제조방법 | |
KR960030419A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
KR930011246A (ko) | 반도체장치 및 그 제조방법 | |
JP2001196477A5 (ko) | ||
KR930014995A (ko) | 비휘발성 메모리의 제조방법 | |
KR960026900A (ko) | 가상 접지 eprom 셀 구조를 갖는 비휘발성 반도체 기억 장치 및 그 제조 방법 | |
KR970072452A (ko) | 불휘발성 반도체 기억 장치 및 그 제조 방법 | |
KR980006309A (ko) | 저항과 커패시터를 함께 구비하는 반도체 소자의 제조방법 | |
KR970030343A (ko) | 반도체 메모리소자의 전극 및 이를 형성하는 방법 | |
KR970072441A (ko) | 불휘발성 기억 장치의 메모리 셀 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080401 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |