KR880011808A - 불휘발성 반도체기억장치 - Google Patents
불휘발성 반도체기억장치 Download PDFInfo
- Publication number
- KR880011808A KR880011808A KR1019880002763A KR880002763A KR880011808A KR 880011808 A KR880011808 A KR 880011808A KR 1019880002763 A KR1019880002763 A KR 1019880002763A KR 880002763 A KR880002763 A KR 880002763A KR 880011808 A KR880011808 A KR 880011808A
- Authority
- KR
- South Korea
- Prior art keywords
- diffusion layer
- electrode
- semiconductor memory
- diffusion
- nonvolatile semiconductor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims 6
- 238000009792 diffusion process Methods 0.000 claims 14
- 239000000758 substrate Substances 0.000 claims 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
내용없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 1실시에의 메모리셀 구성을 도시해 놓은 패턴평면도
제2도는 제1도에 도시된 메모리셀의 단면도
제3도는 제1도에 도시된 메모리셀의 등가회로도
Claims (4)
- 제1도전형의 반도체기판(10)과, 이 기판(10)내에 형성된 제2도전형의 제1확산층(11), 이 제1확산층(11)과 포개지도록 제1확산층(11)위에 절연막(16)을 매개해서 설치되어 전기적인 부유상태로 설정되어진 제1전극(19), 이 제1전극(19) 및 상기 제1확산층(11)과 각각 포개지도록 절연막(16)(20)을 매개해서 설치되어 항상 기준전위로 설정되어진 제2전극(17), 상기 제1전극(19)과 포개지도록 절연막(21)을 매개로 설치된 제3전극(22), 상기 제1확산층(11)과 소정거리를 두고서 형성되어 프로그램용 전위가 공급되어지는 제2도전형의 제2확산층(12), 상기 제1과 제2확산층(11)(12)의 상호간에 형성된 채널영역상에 절연막을 매개해서 설치된 제4전극(23)등이 구비되어 구성된 것을 특징으로 하는 불휘발성 반도체기억장치.
- 제1항에 있어서, 상기 제1, 제2, 제3 및 제4전극(19)(17)(22)(23)이 각각 다결정실리콘층으로 구성된 것을 특징으로 하는 불휘발성 반도체기억장치.
- 제1항에 있어서, 상기 제3전극(22)의 양측에 위치한 기판에 제2도전형의 제3 및 제4확산층(13)(14)이 설치되고, 상기 제4확산층(14)과 소정거리를 두고 제2도전형의 제5확산층(15)이 형성되면서, 이들 제4, 제5확산층(14)(15) 상호간의 채널영역상에 상기 제4전극(23)이 연장되어 설치되어진 것을 특징으로 하는 불휘발성 반도체기억장치.
- 제3항에 있어서, 상기 제3확산층(13)에는 기준전위(GND)가 공급되고, 상기 제5확산층(15)에는 독출용 전위(R)가 공급되도록 된 것을 특징으로 하는 불휘발성 반도체기억장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62060395A JPH0640589B2 (ja) | 1987-03-16 | 1987-03-16 | 不揮発性半導体記憶装置 |
JP62-60395 | 1987-03-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR880011808A true KR880011808A (ko) | 1988-10-31 |
KR910004321B1 KR910004321B1 (ko) | 1991-06-25 |
Family
ID=13140922
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019880002763A KR910004321B1 (ko) | 1987-03-16 | 1988-03-16 | 불휘발성 반도체기억장치 |
Country Status (3)
Country | Link |
---|---|
US (1) | US4912534A (ko) |
JP (1) | JPH0640589B2 (ko) |
KR (1) | KR910004321B1 (ko) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5162247A (en) * | 1988-02-05 | 1992-11-10 | Emanuel Hazani | Process for trench-isolated self-aligned split-gate EEPROM transistor and memory array |
US5005155A (en) * | 1988-06-15 | 1991-04-02 | Advanced Micro Devices, Inc. | Optimized electrically erasable PLA cell for minimum read disturb |
US5101378A (en) * | 1988-06-15 | 1992-03-31 | Advanced Micro Devices, Inc. | Optimized electrically erasable cell for minimum read disturb and associated method of sensing |
IT1230363B (it) * | 1989-08-01 | 1991-10-18 | Sgs Thomson Microelectronics | Cella di memoria eeprom, con protezione migliorata da errori dovuti a rottura della cella. |
US5331590A (en) * | 1991-10-15 | 1994-07-19 | Lattice Semiconductor Corporation | Single poly EE cell with separate read/write paths and reduced product term coupling |
US5748525A (en) * | 1993-10-15 | 1998-05-05 | Advanced Micro Devices, Inc. | Array cell circuit with split read/write line |
US5742542A (en) * | 1995-07-03 | 1998-04-21 | Advanced Micro Devices, Inc. | Non-volatile memory cells using only positive charge to store data |
US6448616B1 (en) * | 2001-08-14 | 2002-09-10 | Telefonaktiebolaget Lm Ericsson | Adaptive biasing of RF power transistors |
FR2844090A1 (fr) * | 2002-08-27 | 2004-03-05 | St Microelectronics Sa | Cellule memoire pour registre non volatile a lecture rapide |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4486769A (en) * | 1979-01-24 | 1984-12-04 | Xicor, Inc. | Dense nonvolatile electrically-alterable memory device with substrate coupling electrode |
US4713677A (en) * | 1985-02-28 | 1987-12-15 | Texas Instruments Incorporated | Electrically erasable programmable read only memory cell including trench capacitor |
US4599706A (en) * | 1985-05-14 | 1986-07-08 | Xicor, Inc. | Nonvolatile electrically alterable memory |
-
1987
- 1987-03-16 JP JP62060395A patent/JPH0640589B2/ja not_active Expired - Fee Related
-
1988
- 1988-03-16 KR KR1019880002763A patent/KR910004321B1/ko not_active IP Right Cessation
-
1989
- 1989-08-14 US US07/394,278 patent/US4912534A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0640589B2 (ja) | 1994-05-25 |
US4912534A (en) | 1990-03-27 |
KR910004321B1 (ko) | 1991-06-25 |
JPS63226966A (ja) | 1988-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910020904A (ko) | 반도체기억장치 및 그 제조 방법 | |
KR960032485A (ko) | 강유전체 기억장치 | |
KR960036027A (ko) | 불휘발성 메모리 소자 및 그 제조방법 | |
KR910015056A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
KR830002397A (ko) | 전류교체가 가능한 비소멸성 반도체 기억장치 | |
KR840007312A (ko) | 적층 캐패시터형 메모리셀을 갖춘 반도체 기억장치 | |
KR910019237A (ko) | 커패시터 dram 셀의 제조방법 | |
KR850007719A (ko) | 콘덴서 내장형 메모리셀을 갖춘 반도체 메모리장치 및 그 제조방법 | |
KR910013555A (ko) | 반도체 기억장치 | |
KR920010904A (ko) | 반도체 기억회로 장치와 그 제조방법 | |
KR970008663A (ko) | 반도체 기억장치 및 그 제조방법 | |
KR900019227A (ko) | 적층형 캐피시터를 갖춘 반도체기억장치 및 그 제조방법 | |
KR900003896A (ko) | 반도체 메모리와 그 제조방법 | |
KR930003329A (ko) | 반도체집적회로장치 및 그 제조방법 | |
KR900004022A (ko) | 불휘발성 반도체 기억장치 | |
KR880010498A (ko) | 불휘발성 반도체 메모리 | |
KR910019235A (ko) | 반도체기억장치 | |
KR880011808A (ko) | 불휘발성 반도체기억장치 | |
KR920005341A (ko) | 반도체 기억장치 | |
KR970067851A (ko) | 강자성체 비휘발성 메모리 셀 및 메모리 셀 형성 방법 | |
RU2001107134A (ru) | Полупроводниковая интегральная схема с защитным покрытием поверхности | |
KR920018958A (ko) | 비휘발성 메모리, 비휘발성 메모리를 갖는 반도체 메모리 장치 및 그 반도체 메모리장치의 제조방법 | |
KR900005463A (ko) | 반도체 기억장치 및 그 제조방법 | |
KR910016098A (ko) | 반전방지층을 갖춘 mos형 반도체장치 | |
KR910020740A (ko) | 반도체기억장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20030530 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |