KR840007312A - 적층 캐패시터형 메모리셀을 갖춘 반도체 기억장치 - Google Patents

적층 캐패시터형 메모리셀을 갖춘 반도체 기억장치 Download PDF

Info

Publication number
KR840007312A
KR840007312A KR1019830005861A KR830005861A KR840007312A KR 840007312 A KR840007312 A KR 840007312A KR 1019830005861 A KR1019830005861 A KR 1019830005861A KR 830005861 A KR830005861 A KR 830005861A KR 840007312 A KR840007312 A KR 840007312A
Authority
KR
South Korea
Prior art keywords
insulating layer
semiconductor memory
memory device
impurity diffusion
substrate
Prior art date
Application number
KR1019830005861A
Other languages
English (en)
Other versions
KR860001058B1 (en
Inventor
요시히로 다께마에 (외 2)
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=16776789&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR840007312(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼 가이샤 filed Critical 야마모도 다꾸마
Publication of KR840007312A publication Critical patent/KR840007312A/ko
Application granted granted Critical
Publication of KR860001058B1 publication Critical patent/KR860001058B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

적층 캐패시터형 메모리셀을 갖춘 반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 따른 적층 캐패시터형 메모리셀을 채용한 반도체 기억장치의 1실시예를 나타내는 평면도.
제5도는 제4도 장치의 등가회로도.
제6도는 제4도 징치의 Ⅵ―Ⅵ선 단면도.

Claims (7)

  1. 제1전도성형의 반도체기판(1), 제1전도층으로 된 다수의 워어드라인(WL0~WL3), 다수의 비트라인(BL0, BL0) 및 상기 워어드라인들과 비트라인들 사이의 교점에 형성된 적층 캐패시티형 메모리셀(C0~C4)로 이루어지는 반도체 기억장치에 있어서, 상기 각각의 메모리 셀은, 제1불순물 확산(doped) 영역은 상기 비트라인의 하나에 전기적으로 접속되고 제1 및 제2불순물 확산영역과 그에 의해 둘러싸인 한 워어드라인(WL1)은 트랜스퍼 트랜지스터를 형성하는, 상기 기판에 형성된 제1전도성형에 대향한 제2전도 성형의 제1및 제2불순물 확산영역(4, 5), 상기 한 워어드라인에 인접한 다른 워어드라인(WL2)의 일부위로 뻗어 있고, 2개의 캐패시터 전극의 하나를 형성하기 위해 상기 제2불순물 확산 영역에 전기적으로 접속된 제2전도층(E0), 상기 제2전도층위에 배치된 절연층(6) 및 상기 2캐패시터 전극들 중 다른 것을 형성하기 위해 상기 절연층 위에 배치된 제3전도층(E1)으로 이루어지는 것을 특징으로 하는 반도체 기억장치.
  2. 제1항에 있어서, 제2전도층(E0)은 상기 한 워어드라인의 일부위로 뻗어있는 것을 특징으로 하는 반도체 기억장치.
  3. 제1항에 있어서, 상기 다른 인접 워어드 라인(WL2)의 상기 부분과 상기 기판 사이에 형성된 후막 전계 절연층(2)을 포함하는 것을 특징으로 하는 반도체 기억장치.
  4. 제1항 또는 제3항에 있어서, 상기 다른 인접 워어드 라이(WL2)의 상기 부분과 상기 기판 사이에 형성된 박막절연층(3')을 포함하는 것을 특징으로 하는 반도체 기억장치.
  5. 제4항에 있어서, MIS구조가 상기 다른 인접워어드 라인, 상기 제2절연층 및 통상적으로 온(ON) 특성을 갖는 기판의 부분에 의해형성될 수 있도록 하기 위하여 상기 다른 인접워어드 라인(WL2)과 상기 박막 절연층의 아래에 상기 기판내에 상기 제2전도성형의 제3불순물 확산영역을 포함하는 것을 특징으로 하는 반도체 기억장치.
  6. 제1항에 있어서, 제3절연층은 질화규소로 된것을 특징으로 하는 반도체 기억장치.
  7. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR8305861A 1982-12-20 1983-12-10 Semiconductor memory device KR860001058B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP57222079A JPS602784B2 (ja) 1982-12-20 1982-12-20 半導体記憶装置
JP222079 1982-12-20

Publications (2)

Publication Number Publication Date
KR840007312A true KR840007312A (ko) 1984-12-06
KR860001058B1 KR860001058B1 (en) 1986-08-01

Family

ID=16776789

Family Applications (1)

Application Number Title Priority Date Filing Date
KR8305861A KR860001058B1 (en) 1982-12-20 1983-12-10 Semiconductor memory device

Country Status (7)

Country Link
US (1) US4641166A (ko)
EP (1) EP0112670B1 (ko)
JP (1) JPS602784B2 (ko)
KR (1) KR860001058B1 (ko)
CA (1) CA1210865A (ko)
DE (1) DE3373381D1 (ko)
IE (1) IE55192B1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5994454A (ja) * 1982-11-19 1984-05-31 Nec Kyushu Ltd 半導体装置とその製造方法
JPH0618257B2 (ja) * 1984-04-28 1994-03-09 富士通株式会社 半導体記憶装置の製造方法
JPS61127161A (ja) * 1984-11-26 1986-06-14 Fujitsu Ltd 半導体記憶装置
JPS61183952A (ja) * 1985-02-09 1986-08-16 Fujitsu Ltd 半導体記憶装置及びその製造方法
FR2577339B1 (fr) * 1985-02-12 1991-05-10 Eurotechnique Sa Memoire dynamique en circuit integre
JPH0766659B2 (ja) * 1986-01-30 1995-07-19 三菱電機株式会社 半導体記憶装置
JPH0685427B2 (ja) * 1986-03-13 1994-10-26 三菱電機株式会社 半導体記憶装置
US4855801A (en) * 1986-08-22 1989-08-08 Siemens Aktiengesellschaft Transistor varactor for dynamics semiconductor storage means
DE3809218C2 (de) * 1987-03-20 1994-09-01 Mitsubishi Electric Corp Halbleitereinrichtung mit einem Graben und Verfahren zum Herstellen einer solchen Halbleitereinrichtung
USRE38296E1 (en) * 1987-04-24 2003-11-04 Hitachi, Ltd. Semiconductor memory device with recessed array region
KR910010167B1 (ko) * 1988-06-07 1991-12-17 삼성전자 주식회사 스택 캐패시터 dram셀 및 그의 제조방법
JPH0221652A (ja) * 1988-07-08 1990-01-24 Mitsubishi Electric Corp 半導体記憶装置
DE3922467A1 (de) * 1988-07-08 1990-01-11 Mitsubishi Electric Corp Halbleiterspeichereinrichtung und verfahren zu ihrer herstellung
US5225704A (en) * 1988-07-08 1993-07-06 Mitsubishi Denki Kabushiki Kaisha Field shield isolation structure for semiconductor memory device and method for manufacturing the same
JPH0235771A (ja) * 1988-07-26 1990-02-06 Nec Corp 半導体記憶装置
JP2681285B2 (ja) * 1988-09-19 1997-11-26 富士通株式会社 半導体記憶装置
US5166090A (en) * 1989-05-01 1992-11-24 Samsung Electronics Co., Ltd. Method for manufacturing a semiconductor random access memory cell
US5006481A (en) * 1989-11-30 1991-04-09 Sgs-Thomson Microelectronics, Inc. Method of making a stacked capacitor DRAM cell
KR920009748B1 (ko) * 1990-05-31 1992-10-22 삼성전자 주식회사 적층형 캐패시터셀의 구조 및 제조방법
JP2564972B2 (ja) * 1990-06-18 1996-12-18 三菱電機株式会社 半導体記憶装置およびその製造方法
KR100198659B1 (ko) * 1996-05-16 1999-06-15 구본준 메모리 셀, 메모리 장치 및 그의 제조 방법
KR920017248A (ko) * 1991-02-18 1992-09-26 문정환 반도체 메모리 소자의 커패시터 제조방법
JP2689031B2 (ja) * 1991-04-01 1997-12-10 三菱電機株式会社 半導体記憶装置およびその製造方法
TW301782B (ko) * 1991-08-16 1997-04-01 Gold Star Electronics
US6229161B1 (en) 1998-06-05 2001-05-08 Stanford University Semiconductor capacitively-coupled NDR device and its applications in high-density high-speed memories and in power switches
US6690038B1 (en) 1999-06-05 2004-02-10 T-Ram, Inc. Thyristor-based device over substrate surface
JP4936582B2 (ja) 2000-07-28 2012-05-23 ルネサスエレクトロニクス株式会社 半導体記憶装置
US6727528B1 (en) 2001-03-22 2004-04-27 T-Ram, Inc. Thyristor-based device including trench dielectric isolation for thyristor-body regions
US7456439B1 (en) 2001-03-22 2008-11-25 T-Ram Semiconductor, Inc. Vertical thyristor-based memory with trench isolation and its method of fabrication

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3740731A (en) * 1971-08-02 1973-06-19 Texas Instruments Inc One transistor dynamic memory cell
US3811076A (en) * 1973-01-02 1974-05-14 Ibm Field effect transistor integrated circuit and memory
US3893146A (en) * 1973-12-26 1975-07-01 Teletype Corp Semiconductor capacitor structure and memory cell, and method of making
JPS53108392A (en) * 1977-03-04 1978-09-21 Hitachi Ltd Semiconductor device
NL176415C (nl) * 1976-07-05 1985-04-01 Hitachi Ltd Halfgeleidergeheugeninrichting omvattende een matrix van halfgeleidergeheugencellen, die bestaan uit een veldeffekttransistor en een opslagcapaciteit.
JPS5491083A (en) * 1977-12-28 1979-07-19 Nec Corp Integrated-circuit device
JPS5521170A (en) * 1978-08-02 1980-02-15 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor memory
US4246593A (en) * 1979-01-02 1981-01-20 Texas Instruments Incorporated High density static memory cell with polysilicon resistors
JPS55154762A (en) * 1979-05-22 1980-12-02 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor memory
JPS5623771A (en) * 1979-08-01 1981-03-06 Hitachi Ltd Semiconductor memory
DE3064991D1 (en) * 1980-01-11 1983-11-03 Mostek Corp One transistor-one capacitor memory cell
FR2493045A1 (fr) * 1980-10-23 1982-04-30 Thomson Csf Structure de capacite dans un circuit integre a deux niveaux de metallisation et procede de fabrication

Also Published As

Publication number Publication date
EP0112670B1 (en) 1987-09-02
JPS602784B2 (ja) 1985-01-23
IE55192B1 (en) 1990-06-20
EP0112670A1 (en) 1984-07-04
KR860001058B1 (en) 1986-08-01
DE3373381D1 (en) 1987-10-08
CA1210865A (en) 1986-09-02
IE832993L (en) 1984-06-20
JPS59125652A (ja) 1984-07-20
US4641166A (en) 1987-02-03

Similar Documents

Publication Publication Date Title
KR840007312A (ko) 적층 캐패시터형 메모리셀을 갖춘 반도체 기억장치
US4151607A (en) Semiconductor memory device
US4651183A (en) High density one device memory cell arrays
KR910020904A (ko) 반도체기억장치 및 그 제조 방법
KR900017196A (ko) 동적 메모리 셀을 구비한 반도체 메모리 장치
KR910013555A (ko) 반도체 기억장치
KR920010904A (ko) 반도체 기억회로 장치와 그 제조방법
KR850007719A (ko) 콘덴서 내장형 메모리셀을 갖춘 반도체 메모리장치 및 그 제조방법
KR920020729A (ko) 누설 전류 억제에 효과가 있는 구조를 갖는 메모리 셀을 구비하는 반도체 집적 회로 장치 및 그의 제조 방법
CA1270328C (en) SEMICONDUCTOR MEMORY WITH TWIN CAPACITOR TYPE CELLS
KR860000716A (ko) 다이내믹형 메모리셀과 그 제조방법
KR840008195A (ko) 반도체 메모리 장치
KR940008099A (ko) 적층 캐패시터 셀을 갖는 반도체 메모리
KR950015789A (ko) 증가된 정보저장용량을 갖는 메모리셀을 구비한 메모리장치를 포함하는 반도체 집적회로장치 및 그 제조방법
US4131906A (en) Dynamic random access memory using MOS FETs and method for manufacturing same
KR900000634B1 (ko) 보장된 횡단면을 갖는 배선으로 된 반도체 메모리장치
KR970067851A (ko) 강자성체 비휘발성 메모리 셀 및 메모리 셀 형성 방법
KR850005172A (ko) 직렬접속한 misfet와 캐파시터를 가진 반도체 집적회로 장치
KR940002835B1 (ko) 접합전계형 다이내믹 램을 제조하는 방법 및 그 다이내믹 램의 구조
KR940001425B1 (ko) 수직구조를 갖는 바이폴라형 다이내믹 램을 제조하는 방법 및 그 다이내믹 램의 구조
JPS59181661A (ja) 半導体記憶装置
KR880011808A (ko) 불휘발성 반도체기억장치
KR910010750A (ko) 반도체 기억장치
KR960012495A (ko) 메모리 셀용 스위칭 트랜지스터 및 캐패시터
US4173819A (en) Method of manufacturing a dynamic random access memory using MOS FETS

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030723

Year of fee payment: 18

EXPY Expiration of term