KR910010750A - 반도체 기억장치 - Google Patents
반도체 기억장치 Download PDFInfo
- Publication number
- KR910010750A KR910010750A KR1019900017118A KR900017118A KR910010750A KR 910010750 A KR910010750 A KR 910010750A KR 1019900017118 A KR1019900017118 A KR 1019900017118A KR 900017118 A KR900017118 A KR 900017118A KR 910010750 A KR910010750 A KR 910010750A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- main surface
- switching element
- electrode layer
- signal holding
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Semiconductor Memories (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도는 이 발명의 제1실시예에 의한 DRAM의 메모리 셀의 평면구조도
제1B도는 제1A도중의 절단선 Ⅰ- Ⅰ에 따른 방향에서의 단면구조도
제2A도는 이 발명의 제2의 실시예에 의한 DRAM의 메모리셀의 평면구조도
제2B도는 제2A도중의 절단선 Ⅱ - Ⅱ에 따른 방향에서의 단면구조도.
Claims (1)
- 제1도전형의 반도체기판의 주표면상에, 복수개의 단위 메모리셀이 배열되어 구성된 기억영역을 가지는 반도체 기억장치에 있어서, 서로 인접하는 제1 및 제2의 메모리셀의 각각은 상기 반도체기판의 주표면상에 형성된 스위칭소자와, 상기 스위칭소자에 접속되어, 상기 스위칭소자에서 전송되는 전하는 유지하기 위해서의 신호유지용 수동소자를 포함하고, 상기 스위칭소자는, 상기 반도체기판중에 형성된 제2도전형의 1쌍의 불순물영역과, 상기 1쌍의 불순물영역에 끼워진 상기 반도체기판의 주표면상에 절연막을 끼워서 형성된 도전층을 구비하고, 상기 신호유지용 수동소자는, 상기 스위칭소자의 상기 1쌍의 불순물영역의 한쪽측에 접속되어, 그 일부가 상기 스위칭소자의 상기 도전층의 상부에 절연층을 끼워서 연재한 제1의 부분과, 이 제1의 부분의 표면상에서 상기 반도체기판의 주표면상의 상방을 향하여 연장된 입벽상의 제2부분과, 이 제2부분에 늘어서 상기 반도체 기판의 주표면의 평면방향을 향하여 연장된 제3부분을 가지는 제1전극층과, 상기 제1전극층의 외표면을 덮도록 형성된 유전체층과 상기 유전체층의 표면상에 형성된 제2의 전극층을 비치하고, 상기 제1의 메모리셀의 상기 신호유지용 수동소자의 상기 제1전극층의 제3부분은 상기제2의 메모리셀의 상기 신호유지용 수동소자의 상기 제1전극층의 제3부분과 부분적으로 겹치도록 형성되어 있는 반도체 기억장치.※ 참고 사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1291602A JP2524842B2 (ja) | 1989-11-08 | 1989-11-08 | 半導体記憶装置 |
JP81-291602 | 1989-11-08 | ||
JP1-291602 | 1989-11-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910010750A true KR910010750A (ko) | 1991-06-29 |
KR940002391B1 KR940002391B1 (ko) | 1994-03-24 |
Family
ID=17771072
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900017118A KR940002391B1 (ko) | 1989-11-08 | 1990-10-25 | 반도체기억장치 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5072270A (ko) |
JP (1) | JP2524842B2 (ko) |
KR (1) | KR940002391B1 (ko) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR940007650B1 (ko) * | 1990-04-02 | 1994-08-22 | 마쯔시다덴기산교 가부시기가이샤 | 반도체메모리장치 및 그 제조방법 |
KR100198659B1 (ko) * | 1996-05-16 | 1999-06-15 | 구본준 | 메모리 셀, 메모리 장치 및 그의 제조 방법 |
TW243541B (ko) * | 1991-08-31 | 1995-03-21 | Samsung Electronics Co Ltd | |
JPH06260609A (ja) * | 1992-06-10 | 1994-09-16 | Mitsubishi Electric Corp | 筒型キャパシタを有する半導体記憶装置およびその製造方法 |
KR960012257B1 (ko) * | 1993-02-12 | 1996-09-18 | 엘지반도체 주식회사 | 반도체 장치의 캐패시터 노드 제조방법 |
US5856220A (en) * | 1996-02-08 | 1999-01-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for fabricating a double wall tub shaped capacitor |
US5796138A (en) * | 1996-08-16 | 1998-08-18 | United Microelectronics Corporation | Semiconductor memory device having a tree type capacitor |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59231851A (ja) * | 1983-06-14 | 1984-12-26 | Nippon Telegr & Teleph Corp <Ntt> | 半導体メモリセル |
JPS6394669A (ja) * | 1986-10-08 | 1988-04-25 | Mitsubishi Electric Corp | 半導体記憶装置 |
JPS63104466A (ja) * | 1986-10-22 | 1988-05-09 | Mitsubishi Electric Corp | Mos型ダイナミツクram |
DE3856143T2 (de) * | 1987-06-17 | 1998-10-29 | Fujitsu Ltd | Verfahren zum Herstellen einer dynamischen Speicherzelle mit wahlfreiem Zugriff |
JP2645069B2 (ja) * | 1988-04-07 | 1997-08-25 | 富士通株式会社 | 半導体集積回路装置 |
JP2674085B2 (ja) * | 1988-05-18 | 1997-11-05 | 富士通株式会社 | ダイナミック型半導体記憶装置及びその製造方法 |
JP2742271B2 (ja) * | 1988-09-30 | 1998-04-22 | 株式会社日立製作所 | 半導体記憶装置及びその製造方法 |
JPH0294471A (ja) * | 1988-09-30 | 1990-04-05 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
JPH0379072A (ja) * | 1989-08-22 | 1991-04-04 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
-
1989
- 1989-11-08 JP JP1291602A patent/JP2524842B2/ja not_active Expired - Lifetime
-
1990
- 1990-10-25 KR KR1019900017118A patent/KR940002391B1/ko not_active IP Right Cessation
- 1990-10-30 US US07/605,324 patent/US5072270A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR940002391B1 (ko) | 1994-03-24 |
JP2524842B2 (ja) | 1996-08-14 |
JPH03151663A (ja) | 1991-06-27 |
US5072270A (en) | 1991-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910013555A (ko) | 반도체 기억장치 | |
KR910020904A (ko) | 반도체기억장치 및 그 제조 방법 | |
KR840007312A (ko) | 적층 캐패시터형 메모리셀을 갖춘 반도체 기억장치 | |
KR910005460A (ko) | 반도체 메모리 장치 | |
KR920003517A (ko) | 비트 라인에 대해 경사지게 배열된 메모리 매트릭스를 갖고 있는 반도체 메모리 디바이스 | |
KR900017196A (ko) | 동적 메모리 셀을 구비한 반도체 메모리 장치 | |
KR890702254A (ko) | 집적회로 트랜치 셀 | |
KR950012723A (ko) | 반도체장치 및 그 제조방법 | |
KR840003923A (ko) | 반도체 메모리 | |
KR850002680A (ko) | 반도체 메모리와 그 제조방법 | |
KR860002145A (ko) | 반도체 기억장치 | |
KR920010904A (ko) | 반도체 기억회로 장치와 그 제조방법 | |
KR840006873A (ko) | 반도체 메모리 | |
KR940016841A (ko) | 정적 램 셀 및 메모리 소자 | |
KR960036125A (ko) | 반도체장치 | |
KR960006037A (ko) | 적층 캐패시터를 가지는 반도체 메모리 소자 및 그 제조 방법 | |
KR850006983A (ko) | 반도체 메모리 장치 | |
KR840008195A (ko) | 반도체 메모리 장치 | |
KR910019235A (ko) | 반도체기억장치 | |
KR910005462A (ko) | 다이나믹 랜덤 액세스 메모리 디바이스 | |
KR920018943A (ko) | 반도체 기억장치 | |
KR910003813A (ko) | 적층된 캐패시터 및 매립된 측방향 접촉부를 갖는 dram 셀 | |
KR950002040A (ko) | 반도체 장치 및 그의 제조방법 | |
KR910010750A (ko) | 반도체 기억장치 | |
KR970067851A (ko) | 강자성체 비휘발성 메모리 셀 및 메모리 셀 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20000317 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |