KR910005462A - 다이나믹 랜덤 액세스 메모리 디바이스 - Google Patents
다이나믹 랜덤 액세스 메모리 디바이스 Download PDFInfo
- Publication number
- KR910005462A KR910005462A KR1019900013003A KR900013003A KR910005462A KR 910005462 A KR910005462 A KR 910005462A KR 1019900013003 A KR1019900013003 A KR 1019900013003A KR 900013003 A KR900013003 A KR 900013003A KR 910005462 A KR910005462 A KR 910005462A
- Authority
- KR
- South Korea
- Prior art keywords
- memory device
- random access
- access memory
- dynamic random
- upper insulating
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2 도는 본 발명에 따르는 랜덤 액세스 메모리 디바이스의 구조를 도시하는 단면도.
제 3 도는 제 2 도에 도시된 램덤 액세스 메모리 디바이스의 레이아웃을 도시하는 평면도.
Claims (1)
- a) 설정한 셀 영역에 위치되고 복수의 메모리 셀(12/13; 202a 내지 202f; 102a 내지 102f)을 갖는 메모리 셀 어레이(14;101;201)와, b) 상기 메모리 셀을 덮는 상부 절연 층(20)과, c) 상기 메모리 셀중 적어도 하나위에 연장하고 상기 상부 절연 층 사이에 형성된 적어도 하나의 배선층(21;104a 내지 104c;204a 내지 204c)을 포함하고, 설정된 셀 영역을 갖는 반도체 기판(11)상에 제조된 반도체 메모리 디바이스에 있어서, d) 누벽 구조(17;103;203)는 상기 메모리 셀 어레이 외측에 형성되며, 약간 경사진 외벽(17b)을 가지며 상기 상부 절연 층에 의해 놓여있고, 상기 적어도 하나의 배선 층은 또 상기 누벽 구조위에 연장하는 것을 특징으로 하는 반도체 메모리 디바이스.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01-218197 | 1989-08-24 | ||
JP1218197A JPH0382077A (ja) | 1989-08-24 | 1989-08-24 | 半導体メモリ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910005462A true KR910005462A (ko) | 1991-03-30 |
KR930010013B1 KR930010013B1 (ko) | 1993-10-14 |
Family
ID=16716138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900013003A KR930010013B1 (ko) | 1989-08-24 | 1990-08-23 | 다이나믹 랜덤 액세스 메모리 디바이스 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5162881A (ko) |
EP (1) | EP0414227B1 (ko) |
JP (1) | JPH0382077A (ko) |
KR (1) | KR930010013B1 (ko) |
DE (1) | DE69018339T2 (ko) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01230081A (ja) * | 1988-03-10 | 1989-09-13 | Nec Corp | 現像装置 |
JP2519569B2 (ja) * | 1990-04-27 | 1996-07-31 | 三菱電機株式会社 | 半導体記憶装置およびその製造方法 |
JP2856567B2 (ja) * | 1991-05-16 | 1999-02-10 | 三菱電機株式会社 | 半導体装置の製造方法 |
JP3186084B2 (ja) * | 1991-05-24 | 2001-07-11 | 日本電気株式会社 | 半導体メモリー装置 |
JP3141486B2 (ja) * | 1992-01-27 | 2001-03-05 | ソニー株式会社 | 半導体装置 |
JP2757733B2 (ja) * | 1992-03-25 | 1998-05-25 | 松下電器産業株式会社 | 半導体装置の製造方法 |
KR960003771B1 (ko) * | 1992-08-08 | 1996-03-22 | 삼성전자주식회사 | 반도체 메모리장치 |
JPH0831575B2 (ja) * | 1993-02-12 | 1996-03-27 | 日本電気株式会社 | 半導体記憶装置 |
JPH06333944A (ja) * | 1993-05-25 | 1994-12-02 | Nippondenso Co Ltd | 半導体装置 |
JP2684978B2 (ja) * | 1993-11-25 | 1997-12-03 | 日本電気株式会社 | 半導体装置 |
JP2725577B2 (ja) * | 1993-12-01 | 1998-03-11 | 日本電気株式会社 | 半導体装置及びダイナミック形ランダムアクセスメモリ |
US5380675A (en) * | 1994-03-21 | 1995-01-10 | United Microelectronics Corporation | Method for making closely spaced stacked capacitors on DRAM chips |
JP2956482B2 (ja) * | 1994-07-29 | 1999-10-04 | 日本電気株式会社 | 半導体記憶装置及びその製造方法 |
US5451537A (en) * | 1994-08-12 | 1995-09-19 | Industrial Technology Research Institute | Method of forming a DRAM stack capacitor with ladder storage node |
JP3616179B2 (ja) * | 1995-11-09 | 2005-02-02 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
KR100419748B1 (ko) * | 1996-09-06 | 2004-06-04 | 주식회사 하이닉스반도체 | 반도체소자의제조방법 |
US6104055A (en) * | 1997-03-27 | 2000-08-15 | Nec Corporation | Semiconductor device with memory cell having a storage capacitor with a plurality of concentric storage electrodes formed in an insulating layer and fabrication method thereof |
JPH11121327A (ja) * | 1997-10-09 | 1999-04-30 | Nec Corp | 半導体装置及びその製造方法 |
KR100301038B1 (ko) * | 1998-03-02 | 2001-09-06 | 윤종용 | 씨오비(cob)를구비한반도체메모리장치및그제조방법 |
JP3219146B2 (ja) * | 1998-10-13 | 2001-10-15 | 日本電気株式会社 | 半導体記憶装置およびその製造方法 |
KR100555486B1 (ko) * | 1999-09-16 | 2006-03-03 | 삼성전자주식회사 | 심한단차가 있는 부분에 층간절연막을 형성하는 방법 |
US6458706B1 (en) | 2000-02-22 | 2002-10-01 | Vanguard International Semiconductor Corporation | Method of forming contact using non-conformal dielectric liner |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0295709B1 (en) * | 1987-06-17 | 1998-03-11 | Fujitsu Limited | Method of producing a dynamic random access memory device |
-
1989
- 1989-08-24 JP JP1218197A patent/JPH0382077A/ja active Pending
-
1990
- 1990-08-22 EP EP90116096A patent/EP0414227B1/en not_active Expired - Lifetime
- 1990-08-22 DE DE69018339T patent/DE69018339T2/de not_active Expired - Fee Related
- 1990-08-23 KR KR1019900013003A patent/KR930010013B1/ko not_active IP Right Cessation
- 1990-08-24 US US07/571,967 patent/US5162881A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE69018339T2 (de) | 1995-10-19 |
JPH0382077A (ja) | 1991-04-08 |
US5162881A (en) | 1992-11-10 |
KR930010013B1 (ko) | 1993-10-14 |
EP0414227A1 (en) | 1991-02-27 |
DE69018339D1 (de) | 1995-05-11 |
EP0414227B1 (en) | 1995-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910005462A (ko) | 다이나믹 랜덤 액세스 메모리 디바이스 | |
KR850006983A (ko) | 반도체 메모리 장치 | |
KR910019237A (ko) | 커패시터 dram 셀의 제조방법 | |
KR910013555A (ko) | 반도체 기억장치 | |
US4651183A (en) | High density one device memory cell arrays | |
EP0337436A3 (en) | Semiconductor memory device having improved dynamic memory cell structure | |
KR910020904A (ko) | 반도체기억장치 및 그 제조 방법 | |
CA1270328C (en) | SEMICONDUCTOR MEMORY WITH TWIN CAPACITOR TYPE CELLS | |
KR850005733A (ko) | 반도체 기억장치 | |
KR910005460A (ko) | 반도체 메모리 장치 | |
KR920003517A (ko) | 비트 라인에 대해 경사지게 배열된 메모리 매트릭스를 갖고 있는 반도체 메모리 디바이스 | |
KR840003923A (ko) | 반도체 메모리 | |
KR940006267A (ko) | 다이나믹형 반도체 기억장치 및 그 제조방법 | |
KR840007312A (ko) | 적층 캐패시터형 메모리셀을 갖춘 반도체 기억장치 | |
KR930003329A (ko) | 반도체집적회로장치 및 그 제조방법 | |
KR920007199A (ko) | 반도체기억장치 | |
KR930009079A (ko) | 반도체 기억장치 및 그 제조방법 | |
KR920018943A (ko) | 반도체 기억장치 | |
KR970008413A (ko) | 반도체집적회로장치 및 그의 제조방법 | |
KR910003813A (ko) | 적층된 캐패시터 및 매립된 측방향 접촉부를 갖는 dram 셀 | |
KR920008927A (ko) | 반도체 비휘발성 메모리 디바이스 | |
KR910010722A (ko) | 반도체기억장치 | |
KR920007178A (ko) | 반도체 집적회로 | |
KR980006436A (ko) | 반도체 집적회로장치 | |
KR900008658A (ko) | 반도체 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |