KR940006267A - 다이나믹형 반도체 기억장치 및 그 제조방법 - Google Patents
다이나믹형 반도체 기억장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR940006267A KR940006267A KR1019930013286A KR930013286A KR940006267A KR 940006267 A KR940006267 A KR 940006267A KR 1019930013286 A KR1019930013286 A KR 1019930013286A KR 930013286 A KR930013286 A KR 930013286A KR 940006267 A KR940006267 A KR 940006267A
- Authority
- KR
- South Korea
- Prior art keywords
- bit line
- forming
- word lines
- semiconductor substrate
- bit
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title abstract description 4
- 239000000758 substrate Substances 0.000 claims 5
- 238000002955 isolation Methods 0.000 claims 3
- 238000005498 polishing Methods 0.000 claims 3
- 239000003990 capacitor Substances 0.000 claims 2
- 239000011229 interlayer Substances 0.000 claims 2
- 238000009825 accumulation Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 238000000034 method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/907—Folded bit line dram configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은, 개량된 오프 비트선방식의 레이아웃을 갖춘 다이나믹형 반도체 기억장치 및 그 제조방법에 관한 것이다.
본 발명은, 1개의 비트(BL)상에 설치된 복수의 비트선 콘택트(1)를 인접하는 워드선 (WL)간에 1개 간격으로 배치하고, 1개의 상기 비트선(BL)상에 설치된 복수의 상기 비트선 콘택트(1)를 인접하는 다른 비트선(BL)상에 설치된 상기 비트선 콘택트(1)가 배치되어 있는 인접하는 상기 워드선(WL)간 이외의 인접하는 상기 워드선(WL)간에 1개 간격으로 배치하도록 하였다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예에 따른 다이나믹형 반도체 기억장치의 비트선 콘택트의 배치를 나타낸 도면,
제2도는 제1도의 비트선 콘택트의 배치에 따른 셀어레이의 레이아웃의 일례를 나타낸 도면,
제3도는 제2도의 셀어레이의 1개를 취출하여 나타낸 도면,
제4도는 제2도의 셀어레이에 있어서 감지증폭기의 배치도,
제5도는 제2도의 레이아웃에 따른 다이나믹형 반도체 기억장치의 제조공정을 나타낸 도면,
제6도는 제2도의 레이아웃에 따른 다이나믹형 반도체 기억장치의 제조공정을 나타낸 도면.
Claims (2)
- 반도체기판과, 이 반도체기판상에 형성된 MOS트랜지스터 및 캐패시터로 이루어진 복수의 메모리셀, 상기 반도체기판상에 형성된 복수의 워드선, 이 워드선에 교차되도록 상기 반도체기판상에 형성된 다수의 비트선 및,이 각 비트선상에 설치되면서 2개의 상기 메모리셀에 공유되는 복수의 비트선 콘택트를 구비하여 구성되어, 상기 각 비트선의 1개의 비트선상에 설치된 복수의 상기 비트선 콘택트가 인접하는 상기 워드선간에 1개 간격으로 배치되고, 1개의 상기 비트선상에 설치된 복수의 상기 비트선 콘택트는 인접하는 다른 비트선상에 설치된 상기 비트선 콘택트가 배치되어 있는 인접하는 상기 워드선간 이외의 인접하는 상기 워드선간에 1개 간격으로 배치되어 있는 것을 특징으로 하는 다이나믹형 반도체 기억장치.
- 반도체기판에 LOCOS법 및 트렌치분리법에 의해 소자분리영역을 형성하는 공정과, 상기 소자분리에 의해 형성된 소자영역에 CMOS트랜지스터를 형성하는 공정, 상기 CMOS트랜지스터 단차를 폴리싱에 의해 평탄화하는 공정, 축적전극 콘택트를 형성하기 위한 제1매립플러그를 형성하고, 이 플러그를 피복하는 공정, 비트선 콘택트를 형성하는 공정, 상기 비트선을 형성하는 공정, 상기 비트선상 층간절연막을 폴리싱에 의해 평탄화하는 공정, 비트선간 스페이스로부터 작은 접촉구멍을 비트선간에 형성하여 상기 제1매립플러그와 접속되는 제2매립플러그를 형성하는 공정, 상기 제2매립플로그와 접속되는 원통형 축적전극을 형성하는 공정, 캐패시트 절연막 및 플레이트 전극을 형성하는 공정, 상기 플레이트 전극상 층간절연막을 폴리싱에 의해 평탄화하는 공정 및, 제1 및 제2금속배선을 형성하는 공정을 구비하여 이루어진 것을 특징으로 하는 다이나믹형 반도체 기억장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP92-190994 | 1992-07-17 | ||
JP19099492A JP3241106B2 (ja) | 1992-07-17 | 1992-07-17 | ダイナミック型半導体記憶装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940006267A true KR940006267A (ko) | 1994-03-23 |
KR970005693B1 KR970005693B1 (ko) | 1997-04-18 |
Family
ID=16267101
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930013286A KR970005693B1 (ko) | 1992-07-17 | 1993-07-15 | 다이나믹형 반도체 기억장치 및 그 제조방법 |
Country Status (3)
Country | Link |
---|---|
US (2) | US5578847A (ko) |
JP (1) | JP3241106B2 (ko) |
KR (1) | KR970005693B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100774042B1 (ko) * | 2004-06-14 | 2007-11-06 | 가부시끼가이샤 도시바 | 불휘발성 반도체 기억 장치 |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5525534A (en) * | 1992-03-13 | 1996-06-11 | Fujitsu Limited | Method of producing a semiconductor device using a reticle having a polygonal shaped hole |
JP3241106B2 (ja) * | 1992-07-17 | 2001-12-25 | 株式会社東芝 | ダイナミック型半導体記憶装置及びその製造方法 |
US5595928A (en) * | 1995-09-18 | 1997-01-21 | Vanguard International Semiconductor Corporation | High density dynamic random access memory cell structure having a polysilicon pillar capacitor |
KR0161438B1 (ko) * | 1995-09-19 | 1999-02-01 | 김광호 | 미세 크기의 접촉창을 가지는 반도체 메모리 장치 및 그 제조 방법 |
JP3853406B2 (ja) | 1995-10-27 | 2006-12-06 | エルピーダメモリ株式会社 | 半導体集積回路装置及び当該装置の製造方法 |
JP2803712B2 (ja) * | 1995-11-10 | 1998-09-24 | 日本電気株式会社 | 半導体記憶装置 |
US5608249A (en) * | 1995-11-16 | 1997-03-04 | Micron Technology, Inc. | Reduced area storage node junction |
WO1997019468A1 (fr) | 1995-11-20 | 1997-05-29 | Hitachi, Ltd. | Dispositif de stockage a semi-conducteur, et processus de fabrication de ce dispositif |
JPH10144886A (ja) | 1996-09-11 | 1998-05-29 | Toshiba Corp | 半導体装置及びその製造方法 |
JPH10135425A (ja) | 1996-11-05 | 1998-05-22 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
US6297129B2 (en) * | 1997-04-22 | 2001-10-02 | Micron Technology, Inc. | Methods of forming integrated circuitry, and methods of forming dynamic random access memory circuitry |
US5821592A (en) * | 1997-06-30 | 1998-10-13 | Siemens Aktiengesellschaft | Dynamic random access memory arrays and methods therefor |
US6025221A (en) * | 1997-08-22 | 2000-02-15 | Micron Technology, Inc. | Processing methods of forming integrated circuitry memory devices, methods of forming DRAM arrays, and related semiconductor masks |
KR100260560B1 (ko) * | 1998-03-18 | 2000-07-01 | 윤종용 | 실리콘-온 인슐레이터 구조를 이용한 반도체 메모리 장치 및 그제조 방법 |
TW417290B (en) * | 1998-06-26 | 2001-01-01 | Texas Instruments Inc | Relaxed layout for storage nodes for dynamic random access memories |
DE19908428C2 (de) * | 1999-02-26 | 2000-12-07 | Siemens Ag | Halbleiterspeicheranordnung mit Bitleitungs-Twist |
TW430983B (en) * | 1999-10-15 | 2001-04-21 | Taiwan Semiconductor Mfg | DRAM with bend-type active region |
JP4552258B2 (ja) * | 2000-03-29 | 2010-09-29 | エルピーダメモリ株式会社 | 半導体記憶装置 |
US6339239B1 (en) * | 2000-06-23 | 2002-01-15 | International Business Machines Corporation | DRAM cell layout for node capacitance enhancement |
US6380576B1 (en) * | 2000-08-31 | 2002-04-30 | Micron Technology, Inc. | Selective polysilicon stud growth |
US7118960B2 (en) * | 2000-08-31 | 2006-10-10 | Micron Technology, Inc. | Selective polysilicon stud growth |
US6686668B2 (en) * | 2001-01-17 | 2004-02-03 | International Business Machines Corporation | Structure and method of forming bitline contacts for a vertical DRAM array using a line bitline contact mask |
JP3910047B2 (ja) * | 2001-11-20 | 2007-04-25 | 松下電器産業株式会社 | 半導体記憶装置 |
US7116593B2 (en) * | 2002-02-01 | 2006-10-03 | Hitachi, Ltd. | Storage device |
JP4413536B2 (ja) * | 2003-06-23 | 2010-02-10 | 株式会社東芝 | 半導体装置 |
US7332389B2 (en) * | 2003-07-02 | 2008-02-19 | Micron Technology, Inc. | Selective polysilicon stud growth |
US20050014332A1 (en) * | 2003-07-15 | 2005-01-20 | Infineon Technologies North America Corp. | Method to improve bitline contact formation using a line mask |
US20060278912A1 (en) * | 2004-09-02 | 2006-12-14 | Luan Tran | Selective polysilicon stud growth |
JP4487266B2 (ja) | 2006-08-30 | 2010-06-23 | エルピーダメモリ株式会社 | 半導体装置 |
US20090127608A1 (en) * | 2007-11-20 | 2009-05-21 | Rolf Weis | Integrated circuit and method of manufacturing an integrated circuit |
JP2009182114A (ja) * | 2008-01-30 | 2009-08-13 | Elpida Memory Inc | 半導体装置およびその製造方法 |
FR2955419B1 (fr) * | 2010-01-21 | 2012-07-13 | St Microelectronics Crolles 2 | Dispositif integre de memoire du type dram |
JP2014225566A (ja) * | 2013-05-16 | 2014-12-04 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置 |
US9331016B2 (en) * | 2013-07-25 | 2016-05-03 | Qualcomm Incorporated | SOC design with critical technology pitch alignment |
CN107785370A (zh) | 2016-08-30 | 2018-03-09 | 联华电子股份有限公司 | 高密度半导体结构 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55150267A (en) * | 1979-05-10 | 1980-11-22 | Fujitsu Ltd | Semiconductor memory cell |
US4574465A (en) * | 1982-04-13 | 1986-03-11 | Texas Instruments Incorporated | Differing field oxide thicknesses in dynamic memory device |
JP2590171B2 (ja) * | 1988-01-08 | 1997-03-12 | 株式会社日立製作所 | 半導体記憶装置 |
JP2682021B2 (ja) * | 1988-06-29 | 1997-11-26 | 富士通株式会社 | 半導体メモリ装置 |
US5091761A (en) * | 1988-08-22 | 1992-02-25 | Hitachi, Ltd. | Semiconductor device having an arrangement of IGFETs and capacitors stacked thereover |
JPH03188668A (ja) * | 1989-12-18 | 1991-08-16 | Mitsubishi Electric Corp | 半導体記憶装置 |
JPH0414253A (ja) * | 1990-05-02 | 1992-01-20 | Sony Corp | ダイナミックram及びその製造方法 |
KR920001716A (ko) * | 1990-06-05 | 1992-01-30 | 김광호 | 디램셀의 적층형 캐패시터의 구조 및 제조방법 |
JP3116360B2 (ja) * | 1990-06-28 | 2000-12-11 | 日本電気株式会社 | 自己整合型コンタクトホールの形成方法及び半導体装置 |
JPH04112569A (ja) * | 1990-08-31 | 1992-04-14 | Nec Corp | Dram半導体装置 |
KR100249268B1 (ko) * | 1990-11-30 | 2000-03-15 | 가나이 쓰도무 | 반도체 기억회로장치와 그 제조방법 |
JPH04287967A (ja) * | 1991-02-01 | 1992-10-13 | Hitachi Ltd | 半導体記憶装置 |
JP2825031B2 (ja) * | 1991-08-06 | 1998-11-18 | 日本電気株式会社 | 半導体メモリ装置 |
JP2756886B2 (ja) * | 1991-08-30 | 1998-05-25 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
KR950011636B1 (ko) * | 1992-03-04 | 1995-10-07 | 금성일렉트론주식회사 | 개선된 레이아웃을 갖는 다이내믹 랜덤 액세스 메모리와 그것의 메모리셀 배치방법 |
JP3241106B2 (ja) * | 1992-07-17 | 2001-12-25 | 株式会社東芝 | ダイナミック型半導体記憶装置及びその製造方法 |
US5383151A (en) * | 1993-08-02 | 1995-01-17 | Sharp Kabushiki Kaisha | Dynamic random access memory |
JP3368002B2 (ja) * | 1993-08-31 | 2003-01-20 | 三菱電機株式会社 | 半導体記憶装置 |
JPH0888335A (ja) * | 1994-09-20 | 1996-04-02 | Mitsubishi Electric Corp | 半導体記憶装置 |
-
1992
- 1992-07-17 JP JP19099492A patent/JP3241106B2/ja not_active Expired - Lifetime
-
1993
- 1993-07-15 KR KR1019930013286A patent/KR970005693B1/ko not_active IP Right Cessation
-
1995
- 1995-03-13 US US08/402,570 patent/US5578847A/en not_active Expired - Lifetime
-
1996
- 1996-10-24 US US08/736,279 patent/US5747844A/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100774042B1 (ko) * | 2004-06-14 | 2007-11-06 | 가부시끼가이샤 도시바 | 불휘발성 반도체 기억 장치 |
Also Published As
Publication number | Publication date |
---|---|
US5747844A (en) | 1998-05-05 |
KR970005693B1 (ko) | 1997-04-18 |
JP3241106B2 (ja) | 2001-12-25 |
JPH0637279A (ja) | 1994-02-10 |
US5578847A (en) | 1996-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940006267A (ko) | 다이나믹형 반도체 기억장치 및 그 제조방법 | |
US4651183A (en) | High density one device memory cell arrays | |
US5292678A (en) | Forming a bit line configuration for semiconductor memory | |
US7842990B2 (en) | Nonvolatile ferroelectric memory device including trench capacitor | |
KR100420250B1 (ko) | 반도체집적회로장치및그제조방법 | |
CA2315434C (en) | Semiconductor device | |
US6118158A (en) | Static random access memory device having a memory cell array region in which a unit cell is arranged in a matrix | |
US7297996B2 (en) | Semiconductor memory device for storing data in memory cells as complementary information | |
EP0366882A3 (en) | An ultra dense DRAM cell array and its method of fabrication | |
JP3914618B2 (ja) | 半導体集積回路装置 | |
US5177574A (en) | Semiconductor memory device having a stacked type capacitor and manufacturing method therefor | |
KR930003329A (ko) | 반도체집적회로장치 및 그 제조방법 | |
KR850006983A (ko) | 반도체 메모리 장치 | |
US6078074A (en) | Semiconductor device having multilayer metal interconnection | |
KR940008099A (ko) | 적층 캐패시터 셀을 갖는 반도체 메모리 | |
WO2001026139A2 (en) | Dram bit lines and support circuitry contacting scheme | |
US5802000A (en) | Highly integrated semiconductor device having stepwise bit lines | |
KR960039386A (ko) | 반도체 기억 장치 및 그 제조 방법 | |
US20020005537A1 (en) | DRAM with vertical transistors and deep trench capacitors | |
GB2199695A (en) | Dynamic random access memory with selective well biasing | |
US6400628B2 (en) | Semiconductor memory device | |
US5219781A (en) | Method for manufacturing semiconductor memory device having a stacked type capacitor | |
JP3147144B2 (ja) | 半導体装置及びその製造方法 | |
JPH0691216B2 (ja) | 半導体記憶装置 | |
US6097048A (en) | Dynamic random access memory cell suitable for integration with semiconductor logic devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080813 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |