KR920007178A - 반도체 집적회로 - Google Patents

반도체 집적회로 Download PDF

Info

Publication number
KR920007178A
KR920007178A KR1019910016884A KR910016884A KR920007178A KR 920007178 A KR920007178 A KR 920007178A KR 1019910016884 A KR1019910016884 A KR 1019910016884A KR 910016884 A KR910016884 A KR 910016884A KR 920007178 A KR920007178 A KR 920007178A
Authority
KR
South Korea
Prior art keywords
wiring layer
wiring
layers
integrated circuit
semiconductor integrated
Prior art date
Application number
KR1019910016884A
Other languages
English (en)
Other versions
KR960000514B1 (ko
Inventor
신수께 다까세
히사시 하시모또
Original Assignee
아오이 죠이치
가부시끼가이샤 도시바
다께다이 마사다까
도시바 마이크로 일레트로닉스 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시끼가이샤 도시바, 다께다이 마사다까, 도시바 마이크로 일레트로닉스 가부시끼가이샤 filed Critical 아오이 죠이치
Publication of KR920007178A publication Critical patent/KR920007178A/ko
Application granted granted Critical
Publication of KR960000514B1 publication Critical patent/KR960000514B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

내용 없음

Description

반도체 집적회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 한 실시예를 개략적으로 도시한 회로도,
제2도, 제3도는 제1도의 주요부를 도시한 것으로,
제2도는 평면도,
제3도는 측단면도.

Claims (7)

  1. 기판(11)상에 배설된 복수의 스탠다드ㆍ셀(121-12n), 이들 스탠다드ㆍ셀 상호간을 접속하는 제1배선층(161-16n), 제1배선층을 따라 설치되고, 스탠다드ㆍ셀에는 접속되지 않으며, 제1배선층과 함께 캐패시터를 구성하는 제2배선층(171-17n,31,41, 51,61,71,81 및 91),및 이들 제1,제2 배선층을 접속하는 관통구멍(21,32,43,53,62, 73,84,85 및 92)를 구비한 것을 특징으로 하는 반도체 집적회로.
  2. 제1항에 있어서, 상기 제2배선층을 복수로 분할해서 제1배선층의 하측 또는 상측에 설치되어 있는 것을 특징으로 하는 반도체 집적회로.
  3. 제1항에 있어서, 상기 제1배선층이 병렬로 복수개 설치되고, 상기 제2배선층이 이들 제1배선층의 상호간에서 제1배선층 보다 하측 또는 상측에 설치되고,제2배선층에는 제1배선층의 하측 또는 상측에 설치되어 관통구멍을 통해 제1배선층에 접속되는 콘택트부에 설치되어 있는것을 특징으로 하는 반도체 집적회로.
  4. 제1항에 있어서, 상기 제1배선층이 병렬로 복수개 설치되고, 제2배선층이 이들 제1배선층의 상호간에서 제1배선층에서 하측 또는 상측에 분할해서 설치되고, 분할된 제2배선층 각각에는 제1배선층의 하측 또는 상측으로 돌출되어 관통구멍을 통해 제1배선층에 접속되는 콘택트부가 설치되어 있는 것을 특징으로 하는 반도체 집적회로.
  5. 제1항에 있어서, 상기 제1배선층에 관통구멍을 통해서 접속되는 제2배선층이 분할되어 그 가로 방향이 제1배선층과 직교되어 이들 제1배선층에서 하측 또는 상측에 설치되어 있는 것을 특징으로 하는 반도체 집적회로.
  6. 제1항에 있어서, 상기 제1배선층이 병렬로 복수개 설치되고, 이들제1배선층에 관통구멍을 통해 접속되는 제2배선층의 이들 제1배선층에 직교되고, 제1배선층보다 하측 또는 상측에 설치되어 있는 것을 특징으로 하는 반도체 집적회로.
  7. 제1항에 있어서, 상기 제1배선층이 상하방향에 복수개의 설치된 다충배선 구조로 되고, 제1배선에 관통구멍을 통해 접속되는 제2배선층이 이들 제1배선층의 상호간에 설치되어 있는 것을 특징으로 하는 반도체 집적회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910016884A 1990-09-28 1991-09-27 반도체 집적회로 KR960000514B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP25908590A JP3238395B2 (ja) 1990-09-28 1990-09-28 半導体集積回路
JP90-259085 1990-09-28

Publications (2)

Publication Number Publication Date
KR920007178A true KR920007178A (ko) 1992-04-28
KR960000514B1 KR960000514B1 (ko) 1996-01-08

Family

ID=17329112

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910016884A KR960000514B1 (ko) 1990-09-28 1991-09-27 반도체 집적회로

Country Status (3)

Country Link
US (1) US5294837A (ko)
JP (1) JP3238395B2 (ko)
KR (1) KR960000514B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283467A (ja) * 1992-03-30 1993-10-29 Nec Corp 半導体集積回路装置
US5446410A (en) * 1992-04-20 1995-08-29 Matsushita Electric Industrial Co.,Ltd. Semiconductor integrated circuit
JP3392477B2 (ja) * 1993-09-06 2003-03-31 株式会社東芝 半導体装置
US5471416A (en) * 1994-11-14 1995-11-28 National Semiconductor Corporation Method of programming a CMOS read only memory at the second metal layer in a two-metal process
US5760478A (en) * 1996-08-20 1998-06-02 International Business Machines Corporation Clock skew minimization system and method for integrated circuits
US5798568A (en) * 1996-08-26 1998-08-25 Motorola, Inc. Semiconductor component with multi-level interconnect system and method of manufacture
USRE38550E1 (en) * 1996-10-18 2004-07-06 California Micro Devices, Inc. Method for programmable integrated passive devices
JPH10150037A (ja) * 1996-11-18 1998-06-02 Toshiba Corp 半導体装置及びその製造方法
US6172528B1 (en) * 1999-01-20 2001-01-09 Fairchild Semiconductor Corporation Charge sharing circuit for fanout buffer
JP2002026132A (ja) 2000-07-07 2002-01-25 Mitsubishi Electric Corp 半導体集積回路の配置配線方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体
JP2002357636A (ja) * 2001-05-31 2002-12-13 Matsushita Electric Ind Co Ltd スキャンテスト用フリップフロップ回路、論理マクロ、スキャンテスト回路及びそのレイアウト方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54101282A (en) * 1978-01-27 1979-08-09 Hitachi Ltd Two layer rolysilicon semiconductor device
JPS58213450A (ja) * 1982-06-04 1983-12-12 Toshiba Corp 半導体装置の多層配線構造
JPS6450443A (en) * 1987-08-20 1989-02-27 Toshiba Corp Semiconductor device
JPH073840B2 (ja) * 1987-08-31 1995-01-18 株式会社東芝 半導体集積回路
JPH0831458B2 (ja) * 1987-09-08 1996-03-27 三菱電機株式会社 超電導配線集積回路
US5025303A (en) * 1988-02-26 1991-06-18 Texas Instruments Incorporated Product of pillar alignment and formation process
JPH02220464A (ja) * 1989-02-22 1990-09-03 Toshiba Corp 半導体装置及びその製造方法
JPH03129738A (ja) * 1989-07-10 1991-06-03 Nec Corp 半導体装置

Also Published As

Publication number Publication date
KR960000514B1 (ko) 1996-01-08
US5294837A (en) 1994-03-15
JPH04137652A (ja) 1992-05-12
JP3238395B2 (ja) 2001-12-10

Similar Documents

Publication Publication Date Title
KR920005304A (ko) 반도체집적회로장치의 배선접속구조 및 그 제조방법
KR900017162A (ko) 반도체 집적회로 장치
KR960035835A (ko) 반도체장치와 그 제조방법
KR900007085A (ko) 반도체집적회로장치 및 그 제조방법
KR970060496A (ko) 반도체 장치 및 그 제조 방법
KR840000985A (ko) 반도체 집적회로 및 그 제조방법
KR950007059A (ko) 집적 회로
KR940027181A (ko) 반도체집합기판 및 반도체장치
KR900010998A (ko) 반도체 집적회로 장치
KR910005460A (ko) 반도체 메모리 장치
KR920007178A (ko) 반도체 집적회로
KR900010999A (ko) 반도체 장치
KR910005462A (ko) 다이나믹 랜덤 액세스 메모리 디바이스
KR900010968A (ko) 반도체 집적회로 장치
KR910001945A (ko) 반도체장치
KR920005316A (ko) 다층배선방법
KR880011927A (ko) 반도체 기억장치
KR910010688A (ko) 반도체장치
KR910013507A (ko) 반도체장치의 제조방법
KR920003568A (ko) 반도체 집적회로장치 및 셀의 배치배선방법
KR900002321A (ko) 고저항층을 가지는 반도체장치
KR910010715A (ko) 반도체 메모리
KR910017624A (ko) 반도체집적회로장치
KR850004355A (ko) 직열 접속 트랜지스터를 가진 반도체 집적회로
KR910008835A (ko) 바이폴라형 반도체장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021231

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee