KR900010968A - 반도체 집적회로 장치 - Google Patents

반도체 집적회로 장치 Download PDF

Info

Publication number
KR900010968A
KR900010968A KR1019890019013A KR890019013A KR900010968A KR 900010968 A KR900010968 A KR 900010968A KR 1019890019013 A KR1019890019013 A KR 1019890019013A KR 890019013 A KR890019013 A KR 890019013A KR 900010968 A KR900010968 A KR 900010968A
Authority
KR
South Korea
Prior art keywords
wiring
power
integrated circuit
semiconductor integrated
circuit device
Prior art date
Application number
KR1019890019013A
Other languages
English (en)
Other versions
KR0142570B1 (ko
Inventor
가즈히꼬 고조노
Original Assignee
미다 가쓰시게
가부시끼가이샤 히다찌 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다 가쓰시게, 가부시끼가이샤 히다찌 세이사꾸쇼 filed Critical 미다 가쓰시게
Publication of KR900010968A publication Critical patent/KR900010968A/ko
Application granted granted Critical
Publication of KR0142570B1 publication Critical patent/KR0142570B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음

Description

반도체 집적회로 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예인 씨오브 게이트 방식의 마스터 슬라이스 방식을 채택하는 반도체 집적회로 장치의 기본적인 개략구성을 도시한 평면도, 제2도는 제1도의 반도체 집적회로 장치에 배치된 기본셀의 주요부평면도. 제3도는 제1도의 반도체 집적회로 장치의 주변부의 주요부 확대 평면도, 제4도는 제1도의 반도체 집적 회로 장치의 기본셀의 수, 사용되는 주파수 및 전류밀도의 관계를 도시한 도면, 제5도는 A내지 제5도는 C는 제1도의 반도체 집적회로 장치의 전원배선의 접속부분의 주요부 확대 평면도. 제6도는 제5도 C의 VI-VI선의 단면도.

Claims (30)

  1. 반도체 기판의 주표면에 배치되고, 매트릭스 형상으로 배열된 기본셀(5)를 갖는 반도체 기판, 상기 기본셀(5)위에 배열되고, 제1의 연장방향으로 연장되는 제1의 전원배선(21), 상기 제1의 전원배선 위에 배열되고, 상기 제1의 연장방향과 다른 제2의 연장방향으로 연장되는 제2의 전원배선(22), 상기 제2의 전원배선 위에 배열되고, 상기 제1의 연장방향으로 연장되는 제3의 전원배선(23)을 포함하고, 상기 제1의전원배선, 제2의 전원배선 및 제3의 전원배선이 교차하는 영역에서 상기 제2의 전원배선과 제3의 전원배선을 접속하는 제2의 접속구멍(TH2)는 상기 제1의 전원배선과 제2의 전원배선을 접속하는 제1의 접속구멍(TH1)의 주위에 배치되어 있는 반도체 집적 호로 장치.
  2. 특허청구의 범위 제1항에 있어서, 상기 제3의 전원배선(23)의 배선폭은 상기 제2의 전원배선(22)의 배선폭보다 크게 구성되고, 상기 제2의 전원배선(22)의 배선폭은 상기 제1의 전원배선(21)의 배선폭보다 크게 구성되어 있는 반도체 집적회로장치.
  3. 특허청구의 범위 제2항에 있어서, 상기 제2의 접속구멍(TH2)의 총면적은 상기 제1의 접속구멍(TH1)의 총면적보다 크게 구성되어 있는 반도체 집적회로 장치.
  4. 특허청구의 범위 제1항에 있어서, 상기 교차한 영역내에서 상기 제1의 접속구멍에서 상기 제2의 전원배선이 연장하는 방향에 있는 영역이외의 영역에 상기 제2의 접속구멍이 배치되어 있는 반도체 집적회로 장치.
  5. 특허청구의 범위 제4항에 있어서, 상기 제2의 접속구멍의 열린구멍의 크기는 상기 제1의 접속구멍의 열린 구멍의 크기와 같은 반도체 집적회로 장치.
  6. 특허청구의 범위 제5항에 있어서, 상기 기본셀은 상보형 MISSFET로 구성되어 있는 반도체 집적회로 장치.
  7. 특허청구의 범위 제6항에 있어서, 상기 기본셀은 씨오브 게이트 방식으로 구성되어 있는 반도체 집적회로 방식.
  8. 특허청구의 범위 제1항에 있어서, 상기 제1, 제2, 제3의 전원배선은 전원전압 배선(21A, 22A, C, 23A)로 구성되어 있는 반도체 집적회로 장치.
  9. 특허청구의 범위 제1항에 있어서, 상기 제1, 제2, 제3의 전원배선은 기준전압 배선(21B, 22B6 D6 23B)로 구성되어 있는 반도체 집적회로 장치.
  10. 특허청구의 범위 제1항에 있어서, 상기 전원배선은 금속으로 형성되어 있는 반도체 집적회로 장치.
  11. 매트릭스 어레이로 배열된 기본셀로 구성된 기본셀 어레이(4)를 갖는 반도체 집적회로 장치에 있어서, 반도체 기판의 주표면에 배치되고, 매트릭스 형상으로 배열된 상기 기본셀(5)를 갖는 반도체 기판, 상기 기본셀 위에 배열되고, 제1의 연장방향으로 연장되고, 상기 기본셀로 제1의 고정(레벨)전원을 공급하는 제1의 전원 배선(21), 상기 제1의 전원배선 위에 배열되고 상기 제1의 연장방향과 다른 제2의 연장방향으로 연장되고, 제1의 접속구멍을 통하여 상기 제1의 전원배선과 전기적으로 접속되는 제2의 전원배선(22), 상기 제2의 전원배선 위에 배열되고, 상기 제1의 연장방향으로 연장되고, 제2의 접속구멍을 통하여 상기 제2의 전원배선과 전기적으로 접속되는 제3의 전원배선(23)을 포함하고, 상기 제1의 전원배선, 제2의 전원배선 및 제3의 전원배선이 교차하는 영역에서 상기 제2의 접속구멍(TH2)는 상기 제1의 접속구멍(TH1)의 주위에 배치되어 있는 반도체 집적회로 장치.
  12. 특허청구의 범위 제11항에 있어서, 상기 제3의 전원배선의 배선폭은 상기 제2의 전원배선의 배선폭보다 크게 구성되고, 상기 제2의 전원배선의 배선폭은 상기 제1의 전원배선의 배선폭보다 크게 구성되어 있는 반도체 집적회로 장치.
  13. 특허청구의 범위 제12항에 있어서, 상기 제2의 접속구멍의 총면적은 상기 제1의 접속구멍의 총면적보다 크게 구성되어 있는 반도체 집적회로 장치.
  14. 특허청구의 범위 제11항에 있어서, 상기 교차한 영역내에서 상기 제1의 접속구멍에서 상기 제2의 전원배선이 연장하는 방향에 있는 영역이외의 영역에 상기 제2의 접속구멍이 배치되어 있는 반도체 집적회로 장치.
  15. 특허청구의 범위 제14항에 있어서, 상기 제2의 접속구멍의 열린구멍의 크기는 상기 제1의 접속구멍의 열린구멍의 크기와 같은 반도체 집적회로 장치.
  16. 특허청구의 범위 제15항에 있어서, 상기 기본셀은 상보형 MISFET로 구성되어 있는 반도체 집적회로 장치.
  17. 특허청구의 범위 제16항에 있어서, 상기 기본셀은 씨오브 게이트 방식으로 구성되어 있는 반도체 집적회로 장치.
  18. 특허청구의 범위 제11항에 있어서, 상기 제1, 제2, 제3의 전원배선은 전원전압 배선으로 구성되어 있는 반도체 집적회로 장치.
  19. 특허청구의 범위 제11항에 있어서, 상기 제1, 제2, 제3의 전원배선은 기준전압 배선으로 구성되어 있는 반도체 집적회로 장치.
  20. 특허청구의 범위 제11항에 있어서, 상기 전원배선은 금속으로 형성되어 있는 반도체 집적회로 장치.
  21. 반도체 기판의 주표면에 배치되고, 매트릭스 형상으로 배열된 기본셀(5)를 갖는 반도체 기판, 상기 기본셀을 커버하기 위하여 형성된 제1의 절연막(30), 상기 제1의 절연막위에 배열되고, 상기 제1의 연장방향으로 연장되고, 상기 기본셀로 제1의 고장(레벨)전원을 공급하는 제1의 전원배선(21), 상기 제1의 절연막위에 배열된 제1의 신호배선(11), 상기 제1의 전원배선과 제1의 신호배선을 커버하기 위하여 형성된 제2의 절연막(31), 상기 제1의 연장방향과 다른 제2의 연장방향으로 연장하고, 상기 제2의 절연막위에 배열되고, 제1의 접속구멍(TH1)을 통하여 상기 제1의 전원배선과 전기적으로 접속되는 제2의 전원배선(22), 상기 제2의 절연막위에 배열되고, 제2의 접속구멍을 통하여 상기 제1의 신호배선과 전기적으로 접속되는 제2의 신호배선(12), 상기 제2의 전원배선과 상기 제2의 신호배선을 커버하기 위하여 형성된 제3의 절연막(32), 상기 제3의 절연막위에 배열되고, 상기 제1의 연장방향으로 연장하고, 제3의 접속구멍을 통하여 제2의 전원배선과 전기적으로 접속되는 제3의 전원배선(23), 상기 제3의 절연막위에 배열되고, 제4의 접속구멍을 통하여 상기 제2의 신호배선과 전기적으로 접속되는 제3의 신호배선(13)을 포함하며, 상기 제2의 접속구멍의 열린구멍 크기와 상기 제1의 접속구멍의 열린구멍의 크기가 동일하고, 상기 제4의 접속구멍의 열린구멍의 크기와 상기 제3의 접속구멍의 열린구멍의 크기가 동일하고, 상기 제1의 전원배선, 제2의 전원배선 및 제3의 전원배선이 교차하는 영역에서 상기 제3의 접속구멍이 상기 제1의 접속구멍의 주위에 배치되는 반도체 집적회로 장치.
  22. 특허청구의 범위 제21항에 있어서, 상기 제3의 전원배선의 배선폭은 상기 제2의 전원배선의 배선폭보다 크게 구성되고, 상기 제2의 전원배선의 배선폭은 상기 제1의 전원배선의 배선폭보다 크게 구성되어 있는 반도체 집적회로 장치.
  23. 특허청구의 범위 제22항에 있어서, 상기 제3의 접속구멍의 총면적은 상기 제1의 접속구멍의 총면적보다 크게 구성되어 있는 반도체 집적회로 장치.
  24. 특허청구의 범위 제21항에 있어서, 상기 교차한 영역내에서 상기 제1의 접속구멍에서 상기 제2의 전원배선이 연장하는 방향에 있는 영역이외의 영역에 상기 제3의 접속구멍이 배치되어 있는 반도체 집적회로 장치.
  25. 특허청구의 범위 제24항에 있어서, 상기 제3의 접속구멍의 열린구멍의 크기는 상기 제1의 접속구멍의 크기와 같은 반도체 집적회로 장치.
  26. 특허청구의 범위 제25항에 있어서, 상기 기본셀은 상보형 MISFET로 구성되어 있는 반도체 집적회로 장치.
  27. 특허청구의 범위 제26항에 있어서, 상기 기본셀은 씨오브 게이트 방식으로 구성되어 있는 반도체 집적회로 장치.
  28. 특허청구의 범위 제21항에 있어서, 상기 제1, 제2, 제3의 전원배선은 전원전압 배선으로 구성되어 있는 반도체 집적회로 장치.
  29. 특허청구의 범위 제21항에 있어서, 상기 제1, 제2, 제3의 전원배선은 기준전압 배선으로 구성되어 있는 반도체 집적회로 장치.
  30. 특허청구의 범위 제21항에 있어서, 상기 전원배선은 금속으로 형성되어 있는 반도체 집적회로 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890019013A 1988-12-27 1989-12-20 반도체 집적회로 장치 및 그 제조방법 KR0142570B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63-334849 1988-12-27
JP63334849A JP2580301B2 (ja) 1988-12-27 1988-12-27 半導体集積回路装置

Publications (2)

Publication Number Publication Date
KR900010968A true KR900010968A (ko) 1990-07-11
KR0142570B1 KR0142570B1 (ko) 1998-08-17

Family

ID=18281908

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890019013A KR0142570B1 (ko) 1988-12-27 1989-12-20 반도체 집적회로 장치 및 그 제조방법

Country Status (3)

Country Link
US (1) US5075753A (ko)
JP (1) JP2580301B2 (ko)
KR (1) KR0142570B1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02187050A (ja) * 1989-01-13 1990-07-23 Hitachi Ltd 半導体集積回路装置
JPH02192146A (ja) * 1989-01-20 1990-07-27 Toshiba Corp 半導体装置
JPH05211239A (ja) * 1991-09-12 1993-08-20 Texas Instr Inc <Ti> 集積回路相互接続構造とそれを形成する方法
JPH05283467A (ja) * 1992-03-30 1993-10-29 Nec Corp 半導体集積回路装置
JP2822781B2 (ja) * 1992-06-11 1998-11-11 三菱電機株式会社 マスタスライス方式半導体集積回路装置
US5618744A (en) * 1992-09-22 1997-04-08 Fujitsu Ltd. Manufacturing method and apparatus of a semiconductor integrated circuit device
JP3185540B2 (ja) * 1994-06-10 2001-07-11 松下電器産業株式会社 半導体集積回路
JPH08330434A (ja) * 1994-12-09 1996-12-13 Mitsubishi Electric Corp 半導体集積回路装置およびその配置配線方法並びにレイアウト方法
US5557534A (en) * 1995-01-03 1996-09-17 Xerox Corporation Forming array with metal scan lines to control semiconductor gate lines
JP4041873B2 (ja) * 1995-11-13 2008-02-06 マイクロン テクノロジー，インコーポレイテッド 静電気放電保護回路及び静電気放電保護回路を形成する方法
WO1997032399A1 (fr) * 1996-02-29 1997-09-04 Seiko Epson Corporation Dispositif de circuit integre a semi-conducteur
JP3989038B2 (ja) * 1996-04-17 2007-10-10 株式会社ルネサステクノロジ 半導体集積回路装置
JP2930025B2 (ja) * 1996-08-29 1999-08-03 日本電気株式会社 半導体装置及びその製造方法
WO2000005764A1 (fr) * 1998-07-23 2000-02-03 Seiko Epson Corporation Circuit integre a semiconducteur avec integration sur la plaquette et procede de conception correspondant
JP3971033B2 (ja) * 1998-07-28 2007-09-05 富士通株式会社 レイアウトデータ作成方法、レイアウトデータ作成装置、及び、記録媒体
US6242814B1 (en) * 1998-07-31 2001-06-05 Lsi Logic Corporation Universal I/O pad structure for in-line or staggered wire bonding or arrayed flip-chip assembly
US6734472B2 (en) * 2002-04-25 2004-05-11 Synplicity, Inc. Power and ground shield mesh to remove both capacitive and inductive signal coupling effects of routing in integrated circuit device
US7739624B2 (en) * 2002-07-29 2010-06-15 Synopsys, Inc. Methods and apparatuses to generate a shielding mesh for integrated circuit devices
US7943436B2 (en) * 2002-07-29 2011-05-17 Synopsys, Inc. Integrated circuit devices and methods and apparatuses for designing integrated circuit devices
US6969952B2 (en) * 2003-08-01 2005-11-29 Hewlett-Packard Development Company, L.P. System and method for automatically routing power for an integrated circuit
US7448012B1 (en) 2004-04-21 2008-11-04 Qi-De Qian Methods and system for improving integrated circuit layout
JP4801333B2 (ja) * 2004-07-23 2011-10-26 パナソニック株式会社 電源配線構造および該電源配線構造を備えた半導体集積回路
JP5177951B2 (ja) * 2005-11-30 2013-04-10 株式会社東芝 半導体集積回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4746966A (en) * 1985-10-21 1988-05-24 International Business Machines Corporation Logic-circuit layout for large-scale integrated circuits
JPS63152163A (ja) * 1986-12-17 1988-06-24 Hitachi Ltd 半導体集積回路装置
JPH01225137A (ja) * 1988-03-04 1989-09-08 Toshiba Corp 半導体集積回路装置
JPH021928A (ja) * 1988-06-10 1990-01-08 Toshiba Corp 半導体集積回路

Also Published As

Publication number Publication date
JP2580301B2 (ja) 1997-02-12
US5075753A (en) 1991-12-24
KR0142570B1 (ko) 1998-08-17
JPH02177345A (ja) 1990-07-10

Similar Documents

Publication Publication Date Title
KR900010968A (ko) 반도체 집적회로 장치
KR900017162A (ko) 반도체 집적회로 장치
KR840005920A (ko) 반도체 집적회로 장치
KR880001180A (ko) 인쇄회로장치
KR970077228A (ko) 반도체 장치 및 반도체 장치를 포함하는 구조물
KR890001179A (ko) 다층 전원 배선들을 갖는 반도체 집적 회로
KR920007199A (ko) 반도체기억장치
KR870006578A (ko) 고정정보 기억용 판독전용 기억장치를 내장하는 반도체 메모리 장치
KR900005443A (ko) 전원선들의 향상된 배열을 갖는 반도체 집적회로 장치
KR880011910A (ko) 수지봉합형 집적회로장치
ATE47505T1 (de) Monolithisch integrierte halbleiterschaltung.
KR970063679A (ko) 집적회로내에 금속 상호 접속선을 배선하는 방법 및 이에 의해 제조된 집적회로
KR910001945A (ko) 반도체장치
KR920010872A (ko) 멀티칩 모듈
KR950002046A (ko) 반도체 집적회로 장치
KR980006220A (ko) 정전기 보호회로를 구비한 반도체장치
KR920005297A (ko) 반도체집적회로 장치
KR920005341A (ko) 반도체 기억장치
KR880011927A (ko) 반도체 기억장치
KR920001697A (ko) 수직형 반도체 상호 접촉 방법 및 그 구조
KR930018718A (ko) Cmos 집적회로
KR930003235A (ko) 마스터 슬라이스형 반도체 집적회로 장치의 기본셀 형성을 위한 트랜지스터 배치와 마스터 슬라이스형 반도체 집적회로 장치
KR970004014A (ko) 반도체장치
KR910013524A (ko) 반도체집적회로장치
KR900005463A (ko) 반도체 기억장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030401

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee