KR940027181A - 반도체집합기판 및 반도체장치 - Google Patents
반도체집합기판 및 반도체장치 Download PDFInfo
- Publication number
- KR940027181A KR940027181A KR1019940010053A KR19940010053A KR940027181A KR 940027181 A KR940027181 A KR 940027181A KR 1019940010053 A KR1019940010053 A KR 1019940010053A KR 19940010053 A KR19940010053 A KR 19940010053A KR 940027181 A KR940027181 A KR 940027181A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- open structure
- active matrix
- dividing line
- disposed
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/62—Protection against overvoltage, e.g. fuses, shunts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
반도체집합기판을 사용하여 개개의 반도체장치를 작성하는 경우 그 정전(靜電) 파괴를 방지한다.
반도체집합기판은 대형의 웨이퍼(11)를 구성재료로 한다. 웨이퍼(11)의 표면에는 분할선(12)에 의해 구획된 복수의 구획(13)이 배설되어 있다. 각 구획(13)내에는 통상의 IC제조프로세스에 의해 표시용 액티브매트릭스회로(2)가 집적(集積) 형성된다. 개개의 표시용 액티브매트릭스회로(2)를 에워싸도록 거들링 패턴(10)이 배설되어 있다. 또한, 분할선(12)을 두고 인접하는 거들링 패턴(14)은 분할선(12) 의 양측에 각각 외부 과대전류에 대한 오픈구조(15)를 구비하고 있다. 이 오픈구조(15)는 예를들면 퓨즈 패턴으로 이루어진다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 관한 반도체집합기판의 실시예를 나타낸 모식적인 부분평면도, 제2도는 제1도에 나타낸 반도체집합기판에 배설되는 오픈구조의 구체예를 나타낸 패턴도, 제3도는 역시 오픈구조의 다른 구체예를 나타낸 회로도.
Claims (6)
- 예정된 분할선에 의해 구획된 복수의 구획을 가진 웨이퍼와, 각 구획내에 배설된 표시용 액티브매트릭스회로와, 개개의 표시용 액티브매트릭스회로를 에워싸도록 배설된 거들링 패턴과, 분할선을 두고 인접하는 거들링 패턴을 서로 공통접속하는 결선용 패턴을 포함하는 반도체집합기판으로서, 상기 결선용 패턴은 분할선의 양측에 각각 외부 과대전류에 대한 오픈구조를 구비하고 있는 반도체집합기판.
- 제1 항에 있어서, 상기 오픈구조는 퓨즈 패턴으로 이루어지는 반도체집합기판.
- 제1 항에 있어서, 상기 오픈구조는 축소화된 게이트폭을 가진 다이오드로 이루어지는 반도체집합기판.
- 웨이퍼로부터 잘라낸 주단면(周端面)을 가진 기판과, 이 기판상에 형성된 표시용 액티브매트릭스회로와, 이 표시용 액티브매트릭스회로를 에워싸도록 배설된 거들링 패턴과, 이 거들링 패턴과 이 주단면의 사이에 잔류한 결성용 패턴과, 이 결선용 패턴에 배설된 외부 과대전류에 대한 오픈구조를 포함하는 반도체장치.
- 제4 항에 있어서, 상기 오픈구조는 퓨즈 패턴으로 이루어지는 반도체장치.
- 제4 항에 있어서, 상기 오픈구조는 축소화된 게이트폭을 가진 다이오드로 이루어지는 반도체장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13958193A JPH06332011A (ja) | 1993-05-18 | 1993-05-18 | 半導体集合基板及び半導体装置 |
JP93-139,581 | 1993-05-18 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR940027181A true KR940027181A (ko) | 1994-12-10 |
Family
ID=15248598
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940010053A KR940027181A (ko) | 1993-05-18 | 1994-05-09 | 반도체집합기판 및 반도체장치 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6157066A (ko) |
JP (1) | JPH06332011A (ko) |
KR (1) | KR940027181A (ko) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0139373B1 (ko) * | 1994-10-06 | 1998-06-15 | 김광호 | 액정표시소자의 정전기 방지 회로 |
JP3353523B2 (ja) * | 1995-03-15 | 2002-12-03 | ソニー株式会社 | 液晶表示装置の基板およびその基板の分割方法 |
TW297138B (ko) * | 1995-05-31 | 1997-02-01 | Handotai Energy Kenkyusho Kk | |
JPH1168110A (ja) * | 1997-08-13 | 1999-03-09 | Semiconductor Energy Lab Co Ltd | 表示装置の作製方法 |
JP4057127B2 (ja) | 1998-02-19 | 2008-03-05 | セイコーエプソン株式会社 | アクティブマトリックス基板及びアクティブマトリックス基板の製造方法並びに液晶装置 |
US6323490B1 (en) * | 1998-03-20 | 2001-11-27 | Kabushiki Kaisha Toshiba | X-ray semiconductor detector |
US6396075B1 (en) * | 1998-05-27 | 2002-05-28 | Texas Instruments Incorporated | Transient fuse for change-induced damage detection |
US6678017B1 (en) * | 1998-06-08 | 2004-01-13 | Casio Computer Co., Ltd. | Display panel and method of fabricating the same |
US6653216B1 (en) | 1998-06-08 | 2003-11-25 | Casio Computer Co., Ltd. | Transparent electrode forming apparatus and method of fabricating active matrix substrate |
US6680487B1 (en) | 1999-05-14 | 2004-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same |
JP3816270B2 (ja) * | 1999-07-07 | 2006-08-30 | 株式会社日立製作所 | 液晶表示装置 |
US7350160B2 (en) * | 2003-06-24 | 2008-03-25 | International Business Machines Corporation | Method of displaying a guard ring within an integrated circuit |
US20070075396A1 (en) * | 2005-09-30 | 2007-04-05 | Elpida Memory, Inc. | Semiconductor device and manufacturing method thereof |
US7547572B2 (en) * | 2005-11-16 | 2009-06-16 | Emcore Corporation | Method of protecting semiconductor chips from mechanical and ESD damage during handling |
US7667231B2 (en) * | 2006-01-20 | 2010-02-23 | Impinj, Inc. | Automatic on-die defect isolation |
US8736039B2 (en) * | 2006-10-06 | 2014-05-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Stacked structures and methods of forming stacked structures |
KR101421415B1 (ko) * | 2007-02-12 | 2014-07-22 | 코닌클리케 필립스 엔.브이. | 대면적 발광 다이오드 광원 |
JP4752818B2 (ja) * | 2007-07-06 | 2011-08-17 | ソニー株式会社 | 有機el表示装置、電子機器、有機el表示装置用の基板および有機el表示装置の製造方法 |
JP2008122959A (ja) * | 2007-11-06 | 2008-05-29 | Seiko Epson Corp | アクティブマトリックス基板とその製造方法及び液晶装置 |
CN101546080B (zh) * | 2008-03-28 | 2011-03-23 | 富士迈半导体精密工业(上海)有限公司 | 液晶面板 |
FR2940872B1 (fr) * | 2009-01-07 | 2012-05-18 | Commissariat Energie Atomique | Ecran plat avec antenne integree |
WO2011142146A1 (ja) * | 2010-05-14 | 2011-11-17 | シャープ株式会社 | 配線構造、表示パネルおよび表示装置 |
KR20120017258A (ko) * | 2010-08-18 | 2012-02-28 | 삼성모바일디스플레이주식회사 | 박막 대전 센서 |
KR101917753B1 (ko) * | 2011-06-24 | 2018-11-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
US8673426B2 (en) * | 2011-06-29 | 2014-03-18 | Semiconductor Energy Laboratory Co., Ltd. | Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit |
KR102352316B1 (ko) | 2015-08-11 | 2022-01-18 | 삼성전자주식회사 | 인쇄 회로 기판 |
US11631703B2 (en) * | 2020-06-18 | 2023-04-18 | Barco Nv | System and method for display panel |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4599639A (en) * | 1982-04-19 | 1986-07-08 | Texas Instruments Incorporated | Process protection for individual device gates on large area MIS devices |
JPS599959A (ja) * | 1982-07-07 | 1984-01-19 | Seiko Epson Corp | マトリツクスアレ−基板 |
JPH0830823B2 (ja) * | 1986-07-02 | 1996-03-27 | 株式会社日立製作所 | 液晶表示装置 |
JPH02198424A (ja) * | 1989-01-27 | 1990-08-06 | Seiko Epson Corp | アクティブマトリクス基板 |
JP2764139B2 (ja) * | 1989-10-20 | 1998-06-11 | ホシデン・フィリップス・ディスプレイ株式会社 | アクティブマトリックス液晶表示素子 |
JPH05121670A (ja) * | 1991-10-25 | 1993-05-18 | Nec Corp | 半導体入力保護装置 |
US5648661A (en) * | 1992-07-02 | 1997-07-15 | Lsi Logic Corporation | Integrated circuit wafer comprising unsingulated dies, and decoder arrangement for individually testing the dies |
-
1993
- 1993-05-18 JP JP13958193A patent/JPH06332011A/ja active Pending
-
1994
- 1994-05-09 KR KR1019940010053A patent/KR940027181A/ko not_active Application Discontinuation
- 1994-05-17 US US08/243,839 patent/US6157066A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6157066A (en) | 2000-12-05 |
JPH06332011A (ja) | 1994-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940027181A (ko) | 반도체집합기판 및 반도체장치 | |
KR900017162A (ko) | 반도체 집적회로 장치 | |
KR910001975A (ko) | 반도체장치 및 그 번인방법 | |
GB1236402A (en) | Improvements relating to a semiconductor integrated circuit | |
KR970063679A (ko) | 집적회로내에 금속 상호 접속선을 배선하는 방법 및 이에 의해 제조된 집적회로 | |
KR940012634A (ko) | 반도체 메모리 장치 | |
KR910019209A (ko) | 반도체 집적회로 장치 | |
KR950004532A (ko) | 고집적 반도체 배선구조 및 그 제조방법 | |
KR860007750A (ko) | 반도체 장치 | |
KR890008973A (ko) | 반도체 집적회로장치 및 그 배선방법 | |
KR920022431A (ko) | 반도체 장치용 패키지 | |
KR920005341A (ko) | 반도체 기억장치 | |
KR900005452A (ko) | 반도체 메모리 | |
KR920007178A (ko) | 반도체 집적회로 | |
KR900017165A (ko) | 스탠다드셀방식의 반도체집적회로 | |
KR0145650B1 (ko) | Bi-CMOS 게이트 어레이 반도체 집적 회로 및 그에 포함된 내부셀 구조 | |
KR920004225B1 (ko) | 마스터 슬라이스(Master slice)방법을 사용하여 반도체 집적회로를 형성하는 방법 | |
KR950020965A (ko) | 반도체 장치 | |
US6081012A (en) | Semiconductor integrated circuit device | |
JPS5538015A (en) | Semiconductor integrated circuit | |
KR970008173A (ko) | 수율개선을 위하여 배치된 워드라인을 갖는 반도체 기억장치 | |
KR900001020A (ko) | 반도체 집적회로 장치 | |
JP2563783B2 (ja) | 静電気保護回路 | |
KR950012613A (ko) | 반도체 장치 및 그 제조 방법 | |
KR890002888A (ko) | 반도체 집적회로장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |