JP3353523B2 - 液晶表示装置の基板およびその基板の分割方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置の基板お
よびその基板の分割方法に関するものである。

【０００２】

【従来の技術】液晶表示装置の組立工程における静電気
対策としては、何らかの方法で端子同士を短絡してい
た。その方法としては、端子同士を直接短絡する、
端子間をトランジスタまたは非線型抵抗素子で接続す
る、端子間を導電性テープで接続する、端子間を非
晶質シリコンからなるパターンで接続し、その部分に紫
外線を照射して帯電を防止する、端子間を容量を介し
て接続する、等であった。例えば上記の非晶質シリコ
ンのパターンでは、ゲート電極と信号線とを短絡してい
た。このように端子と端子とを直接短絡しているため、
液晶表示装置が形成される基板を分割してから電気的検
査を行っていた。

【０００３】

【発明が解決しようとする課題】上記のように導電性パ
ターンで端子同士を短絡したものでは、基板を分割して
からでないと電気的検査が行えなかった。また導電性テ
ープで端子同士を短絡したものでは、導電性テープを貼
る工程が増え、しかも導電性テープを剥がす際の静電気
によって素子が破壊されるという課題があった。

【０００４】本発明は、静電気耐性に優れた液晶表示装
置の基板およびその基板の分割方法を提供することを目
的とする。

【０００５】

【課題を解決するための手段】本発明は、上記目的を達
成するためになされた液晶表示装置の基板およびその基
板の分割方法である。

【０００７】液晶表示装置の基板は、１枚の基板に複数
の液晶表示装置が形成されるものであって、基板に形成
される各液晶表示装置の入力端子部の各端子間を接続す
る抵抗を備えたもので、その抵抗は０．５ＭΩ〜５ＭΩ
の範囲内の抵抗値を有し、基板に形成する一液晶表示装
置の入力端子部の延長された各端子と該一液晶表示装置
とは別の液晶表示装置の周辺電極部とが接続されている
ものである。

【０００８】液晶表示装置の基板は、１枚の基板に複数
の液晶表示装置が形成されるものであって、液晶表示装
置の周辺電極部とこの液晶表示装置とは別の液晶表示装
置の周辺電極部とを接続する導電性パターンを設け前記
一液晶表示装置の入力端子部の延長された各端子と該一
液晶表示装置とは別の液晶表示装置の周辺電極部とが接
続されているものである。

【０００９】基板の分割方法は、１枚の基板に複数の液
晶表示装置が形成される液晶表示装置の基板の分割方法
であって、ラビング処理後、一液晶表示装置の周辺電極
部とこの液晶表示装置とは別の液晶表示装置の周辺電極
部とを接続する導電性パターンを切断するとともに各液
晶表示装置の入力端子部の延長された各端子と該入力端
子部を有する液晶表示装置とは別の液晶表示装置の周辺
電極部とを接続する部分またはその近傍の各端子を切断
し、その後各液晶表示装置の電気的検査を行ってから基
板を分割する。

【００１０】

【作用】上記液晶表示装置の基板では、各液晶表示装置
の入力端子部の各端子間を０．５ＭΩ〜５ＭΩの範囲内
の抵抗値を有する抵抗で接続したことから、各端子に発
生する静電気から液晶表示装置の素子が保護される。ま
た上記抵抗の抵抗値が０．５ＭΩ〜５ＭΩと高いため、
各端子に電位差を与えてもほとんどオープン的状態にな
る。したがって、基板に形成した状態で液晶表示装置の
電気的検査が可能になる。

【００１１】また上記抵抗の抵抗値を０．５ＭΩより低
く設定した場合には、一端子に電位差を与えて検査を行
う際に検査をする以外の端子の影響を受けることにな
る。一方、抵抗値を５ＭΩより高く設定した場合には、
端子間を全く接続しない状態とほぼ同等になるため、静
電気に対する保護効果はない。したがって、抵抗の抵抗
値は上記のように０．５ＭΩ〜５ＭΩの範囲内に設定さ
れる。

【００１２】上記液晶表示装置の基板では、１枚の基板
に複数の液晶表示装置が形成され、一液晶表示装置の周
辺電極部とこの液晶表示装置とは別の液晶表示装置の周
辺電極部とを接続する導電性パターンを設けたことか
ら、一液晶表示装置の周辺電極部が他の液晶表示装置の
周辺電極部と共用されることになる。そのため、一液晶
表示装置の周辺電極部の容量が実質的に大きくなるので
その静電気耐性は高くなる。

【００１３】上記液晶表示装置の基板の分割方法では、
ラビング処理後に、基板に形成された液晶表示装置の周
辺電極部とこの液晶表示装置とは別の液晶表示装置の周
辺電極部とを接続した導電性パターンを切断することか
ら、ラビング処理時には周辺電極部が他の周辺電極部に
接続されているため、周辺電極部の容量が大きくなる。
そのため、ラビング処理時における静電気耐性が高くな
る。

【００１４】さらに導電性パターンを切断するととも
に、基板に形成された各液晶表示装置の入力端子部の各
端子とこの入力端子部を有する液晶表示装置とは別の液
晶表示装置の周辺電極部とを接続する部分またはその近
傍の各端子を切断することから、ラビング処理時には各
端子が同電位に保たれる。このことからも、ラビング処
理時における静電気耐性が高くなる。次いで導電性パタ
ーンを切断するとともに、上記接続する部分またはその
近傍の各端子を切断してから各液晶表示装置の電気的検
査を行うことから、周辺電極部と他の周辺電極部とを接
続した影響を受けることなく、また各端子と周辺電極部
とを接続した影響を受けることなく電気的検査が行え
る。

【００１５】

【実施例】まず、本発明の液晶表示装置の基板に搭載さ
れる液晶表示装置の一例を、図１の要部構成図によって
説明する。

【００１６】図１に示すように、液晶表示装置１には、
その入力端子部１１が複数（例えばｎ個）の端子１２に
よって構成されている。上記各端子１２間には０．５Ｍ
Ω〜５ＭΩの範囲内の抵抗値を有する抵抗１３が接続さ
れている。この抵抗１３は、例えば多結晶シリコンから
なる。また各端子１２には上記抵抗１３を介して配線電
極１４が接続されている。なお図面では上記液晶表示装
置１の側周部に設けられている周辺電極部１５も示し
た。

【００１７】上記液晶表示装置１では、入力端子部１１
の各端子１２間を０．５ＭΩ〜５ＭΩの範囲内の抵抗値
を有する抵抗１３で接続したことから、各端子１２に発
生する静電気から薄膜トランジスタ（以下、ＴＦＴとい
う、ＴＦＴはThin Film Transistorの略である）等の素
子（図示省略）を保護する。また上記抵抗１３の抵抗値
が０．５ＭΩ〜５ＭΩと高いため、各端子１２に電位差
を与えてもほとんどオープン的状態になる。したがっ
て、液晶表示パネルとなった状態でも静電気耐性を保っ
たままで駆動が可能である。

【００１８】また上記抵抗１３の抵抗値を０．５ＭΩよ
り低く設定した場合には、一端子１２（例えば１２ａ）
に電位差を与えて検査を行う際にその一端子１２ａ以外
の端子１２（例えば１２ｂ，１２ｃ，・・・，１２ｎ）
の影響を受けることになる。一方、抵抗値を５ＭΩより
高く設定した場合には、端子１２間を全く接続しない状
態とほぼ同等になるため、静電気に対する保護効果はな
い。したがって、抵抗１３の抵抗値は上記のように０．
５ＭΩ〜５ＭΩの範囲内に設定される。

【００１９】次に１枚の基板に複数の液晶表示装置が形
成される液晶表示装置の基板を、図２の要部構成図によ
って説明する。図では、液晶表示装置１（１Ａ，１Ｂ，
１Ｃ，１Ｄ）が形成されている液晶表示装置の基板（以
下、基板という）２を示す。また上記図１に示したのと
同様に構成部品には同一の符号を付す。

【００２０】図２に示すように、基板２に形成されてい
る各液晶表示装置１（１Ａ，１Ｂ，１Ｃ，１Ｄ）の各入
力端子部１１の各端子１２間には、０．５ＭΩ〜５ＭΩ
の範囲内の抵抗値を有する抵抗１３が設けられている。
図では代表して液晶表示装置１Ａで示した。したがっ
て、液晶表示装置１Ｂ〜１Ｄに関しても液晶表示装置１
Ａと同様の構成になっている。また上記各液晶表示装置
１の側周部の上記基板２上には周辺電極部１５が形成さ
れている。なお、上記図２では、一例として４個の液晶
表示装置１を形成した基板２を示したが、液晶表示装置
１の個数は４個に限定されることはない。

【００２１】次に１枚の基板に複数の液晶表示装置が形
成される液晶表示装置の基板を、図３の要部構成図によ
って説明する。図では、液晶表示装置１（１Ａ，１Ｂ，
１Ｃ，１Ｄ）が形成されている液晶表示装置の基板（以
下、基板という）２を示す。また上記図２に示したのと
同様に構成部品には同一の符号を付す。

【００２２】図３に示すように、基板２には、液晶表示
装置１Ａ〜１Ｄが形成されている。そして液晶表示装置
１Ｃの入力端子部１１（１１Ｃ）の各端子１２（１２
Ｃ）と、この液晶表示装置１Ｃとは別の液晶表示装置１
Ａの周辺電極部１５（１５Ａ）とが接続されている。ま
た、液晶表示装置１Ｄの入力端子部１１（１１Ｄ）の各
端子１２（１２Ｄ）と、この液晶表示装置１Ｄとは別の
液晶表示装置１Ｂの周辺電極部１５（１５Ｂ）とが接続
されている。このように、各液晶表示装置１の入力端子
部１１の各端子１２と、これとは別の液晶表示装置１の
周辺電極部１５とが接続されているものである。なお、
上記図４では、４個の液晶表示装置１を形成した基板２
を示したが、液晶表示装置１の個数は４個に限定される
ことはない。

【００２３】上記図３によって説明した基板２では、１
枚の基板２に複数の液晶表示装置１が形成され、一液晶
表示装置１（例えば液晶表示装置１Ｃ）の各端子１２
と、これとは別の液晶表示装置１（例えば液晶表示装置
１Ａ）の周辺電極部１５とを接続したことから、各液晶
表示装置１をパネルに切断する前まで各液晶表示装置１
の各端子１２は同電位に保たれる。そのため、静電気耐
性が高くなる。

【００２４】さらに、上記図２および図３によって説明
した構造を組み合わせて構成することも可能である。す
なわち、図４に示すように、基板２に形成されている各
液晶表示装置１の各入力端子部１１の各端子１２間に
０．５ＭΩ〜５ＭΩの範囲内の抵抗値を有する抵抗１３
を設ける。また液晶表示装置１の各端子１２とこれとは
別の液晶表示装置１の周辺電極部１５とを接続する。

【００２５】上記図４によって説明した基板２では、一
液晶表示装置１の各端子１２間を０．５ＭΩ〜５ＭΩの
範囲内の抵抗値を有する抵抗１３で接続したことから、
各端子１２に発生する静電気から素子が保護される。ま
た各端子１２に電位差を与えてもほとんどオープン的状
態になる。したがって、基板２に形成した状態で液晶表
示装置１の電気的検査が可能になる。また上記抵抗１３
の抵抗値は、図１によって説明した液晶表示装置１の場
合と同様の理由によって、０．５ＭΩ〜５ＭΩの範囲内
に設定される。

【００２６】次に１枚の基板に複数の液晶表示装置が形
成される本発明の液晶表示装置の基板を、図５の要部構
成図によって説明する。図では、液晶表示装置１（１
Ａ，１Ｂ，１Ｃ，１Ｄ）が形成されている液晶表示装置
の基板（以下、基板という）２を示す。また上記図２に
示したのと同様に構成部品には同一の符号を付す。

【００２７】図５に示すように、基板２に形成されてい
る各液晶表示装置１（１Ａ）の周辺電極部１５（１５
Ａ）とこの液晶表示装置１Ａとは別の液晶表示装置１
（１Ｂ）の周辺電極部１５（１５Ｂ）とは導電性パター
ン１６（１６Ａ）で接続されている。

【００２８】同様に、各周辺電極部１５は、その周辺に
配置されている周辺電極部１５と導電性パターン１６に
よって接続されている。すなわち、周辺電極部１５（１
５Ｃ）と周辺電極部１５（１５Ｄ）とは導電性パターン
１６（１６Ｂ）で接続され、導電性パターン１６Ａと導
電性パターン１６Ｂとは導電性パターン１６Ｃで接続さ
れている。したがって、各周辺電極部１５は導電性パタ
ーン１６（１６Ａ，１６Ｂ，１６Ｃ）によって互いに接
続される。同様に、各液晶表示装置１の周辺電極部１５
の近傍に形成されている別の液晶表示装置の周辺電極部
（図示省略）とも導電性パターン１６によって接続され
ている。なお、上記図５では、４個の液晶表示装置１を
形成した基板２を示したが、液晶表示装置１の個数は４
個に限定されることはない。

【００２９】上記図５によって説明した基板２では、１
枚の基板２に複数の液晶表示装置１Ａ〜１Ｄが形成さ
れ、一液晶表示装置１Ａの周辺電極部１５Ａとこの液晶
表示装置１Ａとは別の液晶表示装置１Ｂ〜１Ｄの周辺電
極部１５Ｂ〜１５Ｄとを接続する導電性パターン１６Ａ
〜１６Ｃを設けたことから、例えば一液晶表示装置１Ａ
の周辺電極部１５Ａが他の液晶表示装置１Ｂ〜１Ｄの周
辺電極部１５Ｂ〜１５Ｄと共用されることになる。その
ため、一液晶表示装置１Ａの周辺電極部１５Ａの容量が
実質的に大きくなるので静電気耐性が高くなる。特に液
晶表示装置の製造プロセスにおけるラビング処理時の静
電気耐性が高くなる。

【００３０】またさらに、上記図２，図３および図５に
よって説明した構造を組み合わせて構成することも可能
である。すなわち、図６に示すように、基板２に形成さ
れている各液晶表示装置１の各入力端子部１１の各端子
１２間に０．５ＭΩ〜５ＭΩの範囲内の抵抗値を有する
抵抗１３を設ける。また上記各液晶表示装置１の側周部
に設けられている周辺電極部１５同士を導電性パターン
１６で接続する。さらに各液晶表示装置１の入力端子部
１１の各端子１２と、この液晶表示装置１とは別の液晶
表示装置１の周辺電極部１５とを接続する。

【００３１】さらにまた、上記図３および図５によって
説明した構造を組み合わせて構成することも可能であ
る。すなわち、図７に示すように、基板２に形成されて
いる各液晶表示装置１の側周部に設けられている周辺電
極部１５同士を導電性パターン１６で接続する。さらに
各液晶表示装置１の入力端子部１１の各端子１２と、こ
の液晶表示装置１とは別の液晶表示装置１の周辺電極部
１５とを接続する。

【００３２】次に上記説明した端子１２および抵抗１３
の形成方法を、図８のＴＦＴ基板のフローチャートおよ
び図９のＴＦＴ基板の製造工程図によって説明する。以
下の説明では、図８および図９を合わせて参照していた
だきたい。なお、ここでは一例として、ＴＦＴの製造プ
ロセスを利用して形成する場合を説明する。

【００３３】まず「チャネル層形成」を行う。すなわち
図９の（１）に示すように、成膜技術のうち、例えば化
学的気相成長〔以下、ＣＶＤという。ＣＶＤはChemical
Vapour Depositionの略である〕法によって、基板（こ
こでは例えば石英基板を用いる）２上にチャネル層を形
成するための多結晶シリコン層３１を堆積する。その
後、ドーピング技術として例えばイオン注入法によっ
て、上記多結晶シリコン層３１に導電性を与える不純物
を注入する。さらに、アニーリング工程を行って、上記
多結晶シリコン層３１に注入した不純物を活性化する。

【００３４】その後図９の（２）に示すように、リソグ
ラフィー技術（以下、リソグラフィー技術はレジスト塗
布、露光、現像、ベーキング等によりレジストマスクを
形成する工程をいう）およびエッチング技術によって、
上記多結晶シリコン層（３１）をパターニングして、チ
ャネル領域３２を形成する。また、上記多結晶シリコン
層（３１）で各端子と各配線電極とを接続することにな
る抵抗１３を上記パターニングによって同時に形成す
る。それとともに補助容量を構成する一方の電極（図示
省略）も上記パターニングによって同時に形成する。上
記抵抗１３は、後のイオン注入工程を経てｎ⁺ 層とする
ことによって、抵抗値を０．５ＭΩ〜５ＭΩの範囲内
（例えば１ＭΩ程度）に制御する。

【００３５】その後、上記リソグラフィー技術によって
形成したレジストマスク（図示省略）を、例えばアッシ
ングまたは剥離液によるウェット処理によって除去す
る。以下の工程においては、リソグラフィー技術で形成
したレジストマスクは熱処理工程（例えば拡散工程，ア
ニーリング等）や成膜工程の前に除去されるものとす
る。

【００３６】次に「ゲート絶縁膜形成」を行う。図９の
（３）に示すように、例えば熱酸化法またはＣＶＤ法に
よって、ゲート絶縁膜３３（２点鎖線で示す部分）を形
成する。ゲート絶縁膜３３には酸化シリコンおよび窒化
シリコンのいずれか一方または両方を用いる。続けて
「ゲート電極形成」を行う。例えばＣＶＤ法によって多
結晶シリコン層を堆積し、リソグラフィー技術とエッチ
ング技術とによってこの多結晶シリコン層をパターニン
グしてゲート電極３４を形成する。このとき、補助容量
（図示省略）を構成する他方の電極（図示省略）も同時
にパターニングされる。

【００３７】続けてリソグラフィー技術とエッチング技
術とによって、ゲート絶縁膜３３をパターニングする。
そしてイオン注入法によって、画素トランジスタとなる
領域に不純物を注入してソース・ドレイン領域（図示省
略）を形成する。また、ｎチャネルトランジスタおよび
ｐチャネルトランジスタとなる領域（図示省略）にも、
イオン注入法によってそれぞれに不純物を注入して、ソ
ース・ドレイン領域（図示省略）を形成する。

【００３８】その後「層間絶縁膜形成」を行う。この工
程では、図９の（４）に示すように、ＣＶＤ法によって
層間絶縁膜３５を堆積する。その後アニーリングによっ
て先に注入した不純物を拡散させる。続いて「コンタク
トホール形成」を行う。この工程では、リソグラフィー
技術とエッチング技術とによって、層間絶縁膜３５にコ
ンタクトホールを形成する。これはソース電極、ドレイ
ン、信号線電極、入力端子部の各端子（以下、入力端子
電極という）、配線電極等を接続するためのもので、図
面ではチャネル領域３２に接続する信号線用のコンタク
トホール３６、抵抗１３に接続する入力端子電極用のコ
ンタクトホール３７および抵抗１３に接続する配線電極
用のコンタクトホール３８を示した。

【００３９】次に「配線電極形成」を行う。例えばスパ
ッタリングによって配線層を堆積する。この配線層とし
ては、例えばアルミニウム，アルミニウム系金属，高融
点金属等の通常の配線に用いる材料で形成する。その
後、リソグラフィー技術とエッチング技術とによって、
上記配線層でソース電極（図示省略），ドレイン電極
（図示省略），信号線電極３９，入力端子電極４０（前
記端子１２に相当），配線電極１４等を形成する。この
とき、周辺電極部（図示省略）も形成されるので、同時
に各周辺電極部（図示省略）同士が短絡されるように導
電性パターン（図示省略）のパターニングも行う。ま
た、上記抵抗１３は各入力端子電極４０間を接続する状
態にも形成される。

【００４０】さらに「層間絶縁膜形成」を行う。この工
程では、ＣＶＤ法によって、層間絶縁膜４１を堆積す
る。続いて「コンタクトホール形成」を行う。この工程
では、リソグラフィー技術とエッチング技術とによっ
て、層間絶縁膜４１および層間絶縁膜３５にコンタクト
ホール４２を形成する。これは信号線電極３９と画素電
極４３とを画素トランジスタのチャネル領域３２を介し
て接続するためのものである。

【００４１】最後に「画素電極形成」を行う。この工程
では、例えばスパッタリングによって、画素電極形成を
行う。すなわち、インジウムスズ酸化物（以下、ＩＴＯ
という。ＩＴＯはIndium Tin Oxideの略である）を堆積
した後、リソグラフィー技術とエッチング技術とによっ
て、画素電極４３を形成する。次いでアニーリングを行
ってＴＦＴ４４を形成した基板（ＴＦＴ基板）２が完成
する。その後、液晶セル製造工程に進む。

【００４２】次に液晶セルの製造方法を図１０のフロー
チャートによって説明する。なお、主要構成部品には上
記各図で用いた符号を付して説明する。

【００４３】初めに「基板洗浄」を行い、続いて「配向
膜塗布」を行う。この工程では、所望のパターンに配向
膜を塗布する。続いて「ラビング処理」を行い、基板２
の配向処理を行う。特にこのラビング時に発生する静電
気は大きく、本発明の構造によって静電破壊を防止す
る。

【００４４】その後「ウエハ検査」を行う。このウエハ
検査では、まず、後述の図１１で説明するように、接続
部分の切断を行う。そして上記図８，図９によって形成
した基板２内の各チップ（例えばＴＦＴ等）の電気的特
性を検査する。次に洗浄によって基板２上の塵埃を取り
除き、シール材の塗布、スペーサの配置等を行ってから
「重ね合わせ」を行う。この工程では、上下の基板を上
記スペーサを介して重ね合わせる。

【００４５】次に「分割」を行う。この工程では、スク
ライビング、ブレーク等で上記基板を分割する。その
後、通常の「液晶の注入・封止」および「熱処理」の各
工程を行い、液晶表示装置のパネルを完成させる。

【００４６】次に、液晶表示装置の基板を分割するまで
の方法を図１１の分割方法の工程図によって説明する。
ここでは、例えば上記図５で説明したような、各液晶表
示装置１の周辺電極部１５同士が導電性パターン１６に
よって接続されている構成例で説明する。したがって、
図５で用いた符号を各構成部品に付して説明する。

【００４７】図１１の（１）に示すように、ラビング処
理後、液晶表示装置１の周辺電極部１５同士を接続して
いる導電性パターン１６を切断する。切断方法は、基板
２をステージ（図示省略）上に例えば吸着させて固定
し、ダイシングによって上記導電性パターン１６を切断
する。次いで上記各液晶表示装置の電気的検査を行う。
その後、上記液晶表示装置の基板２をテープ５１に貼り
付けてフルカットを行い、基板２を分割する。このよう
にして液晶表示パネルを形成する。

【００４８】または図１１の（２）に示すように、ラビ
ング処理後、上記導電性パターン１６を切断する前に、
基板２をテープ５２に貼り付ける。その後導電性パター
ン１６をダイシングによって切断する。次いで上記テー
プ５２から基板２を外した後、上記（１）で説明したの
と同様に電気的検査以降の工程を行う。

【００４９】または図１１の（３）に示すように、上記
（２）で示したように導電性パターン１６を切断した
後、テープ５２を付けた状態で電気的検査を行い、続い
てテープ５２を付けた状態でフルカットを行って基板２
を分割する。このようにして液晶表示パネルを形成す
る。

【００５０】上記説明では導電性パターン１６をダイシ
ングによって切断したが、例えばスクライビングによっ
て切断することも可能である。

【００５１】上記基板の分割方法では、ラビング処理後
に、基板２に形成された液晶表示装置１の周辺電極部１
５同士を接続している導電性パターン１６を切断するこ
とから、ラビング処理時には周辺電極部１５同士が接続
されている。このため、各周辺電極部１５の容量は大き
くなるので、ラビング処理時における静電気耐性が高く
なる。次いで導電性パターン１６を切断した後各液晶表
示装置１の電気的検査を行うことから、周辺電極部１５
同士を接続した影響を受けることなく電気的検査が行え
る。

【００５２】また上記図３で説明したような、液晶表示
装置の入力端子部の各端子１２と別の液晶表示装置の周
辺電極部１５とが接続されている構成例で基板２の分割
方法を説明する。なお、以下の説明では図３で用いた符
号を各構成部品に付した。

【００５３】この構成では、上記図１１に示した周辺電
極部１５の一方を端子に置き換えればよい。まずラビン
グ処理後、端子１２と周辺電極部１５とが接続されてい
る部分またはその近傍の端子１２をダイシングまたはス
クライビングによって切断する。その後各液晶表示装置
の電気的検査を行い、液晶表示装置の基板のフルカット
を行って、各液晶表示パネルに分割する。

【００５４】またこの基板の分割方法では、ラビング処
理後に、端子１２と周辺電極部１５とが接続されている
部分またはその近傍の端子１２を切断することから、ラ
ビング処理時には端子１２が周辺電極部１５によって同
電位に保たれる。そのため、ラビング処理時における静
電気耐性が高くなる。次いで上記接続する部分またはそ
の近傍の端子１２を切断してから各液晶表示装置の電気
的検査を行うことから、端子１２と周辺電極部１５とを
接続した影響を受けることなく電気的検査が行える。

【００５５】次に上記図７で説明したような、各液晶表
示装置の周辺電極部１５同士が導電性パターン１６で接
続されているとともに各液晶表示装置の入力端子部の各
端子１２と別の液晶表示装置の周辺電極部１５とが接続
されている構成例で説明する。なお、以下の説明では図
７で用いた符号を各構成部品に付した。

【００５６】この構成例では、上記説明したのと同様に
して、ラビング処理後、周辺電極部１５同士を接続した
導電性パターン１６を切断するとともに各端子１２と周
辺電極部１５とが接続されている部分またはその近傍の
各端子１２を切断する。その後各液晶表示装置の電気的
検査を行い、液晶表示装置の基板のフルカットを行っ
て、各液晶表示パネルに分割する。

【００５７】この分割方法では、上記同様に、ラビング
処理時には周辺電極部１５同士が接続されているため、
周辺電極部１５の容量が大きくなる。またラビング処理
時には各端子１２が周辺電極部１５によって同電位に保
たれる。そのため、ラビング処理時における静電気耐性
が高くなる。次いで導電性パターン１６を切断するとと
もに上記接続されている部分またはその近傍の各端子１
２を切断してから後各液晶表示装置の電気的検査を行う
ことから、周辺電極部１５同士を接続した影響を受ける
ことなく、また各端子１２と周辺電極部１５とを接続し
た影響を受けることなく電気的検査が行える。

【００５８】

【発明の効果】以上、説明したように、各液晶表示装置
の入力端子部の各端子間を０．５ＭΩ〜５ＭΩの範囲内
の抵抗値を有する抵抗で接続した本発明の液晶表示装置
の基板によれば、各端子に発生する静電気から素子を保
護できる。また各端子に電位差を与えてもほとんどオー
プン的状態になるので、基板に形成した状態で液晶表示
装置の電気的検査が可能になる。

【００５９】液晶表示装置の周辺電極部同士を接続する
導電性パターンを設けた本発明の液晶表示装置の基板に
よれば、周辺電極部の容量が実質的に大きくなる。この
ため、静電気耐性を高めることができる。

【００６０】液晶表示装置の入力端子部の各端子と別の
液晶表示装置の周辺電極部とを接続した本発明の液晶表
示装置の基板によれば、各液晶表示装置の電極接続部を
切断する前まで各液晶表示装置の各端子は同電位に保つ
ことができる。そのため、各液晶表示装置の静電気耐性
を高めることができる。

【００６１】本発明の基板の分割方法によれば、ラビン
グ処理後に、周辺電極部同士を接続している導電性パタ
ーンを切断することから、ラビング処理時には周辺電極
部が他の周辺電極部に接続されているため、周辺電極部
の容量が大きくなるので、ラビング処理時における静電
気耐性を高めることができる。さらに導電性パターンを
切断するとともに、各端子と周辺電極部とを接続する部
分またはその近傍の各端子を切断することから、ラビン
グ処理時には各端子を同電位に保つことができる。この
ことからも、ラビング処理時における静電気耐性を高め
ることができる。次いで導電性パターンを切断するとと
もに、上記接続する部分またはその近傍の各端子を切断
してから各液晶表示装置の電気的検査を行うことから、
周辺電極部と他の周辺電極部とを接続した影響を受ける
ことなく、また各端子と周辺電極部とを接続した影響を
受けることなく電気的検査が行える。

【図面の簡単な説明】

【図１】液晶表示装置の一例の要部構成図である。

【図２】液晶表示装置の基板に係わる一例の要部構成図
である。

【図３】本発明の液晶表示装置の基板に係わる実施例の
要部構成図である。

【図４】本発明の液晶表示装置の基板に係わる実施例の
要部構成図である。

【図５】本発明の液晶表示装置の基板に係わる実施例の
要部構成図である。

【図６】本発明の液晶表示装置の基板に係わる実施例の
要部構成図である。

【図７】本発明の液晶表示装置の基板に係わる実施例の
要部構成図である。

【図８】ＴＦＴ基板の形成方法のフローチャートであ
る。

【図９】ＴＦＴ基板の製造工程図である。

【図１０】液晶セルの製造方法のフローチャートであ
る。

【図１１】本発明の基板の分割方法の工程図である。

【符号の説明】

１…液晶表示装置、２…基板、１１…入力端子部、１２
…端子、１３…抵抗、１５…周辺電極部、１６…導電性
パターン

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−202150（ＪＰ，Ａ) 特開 平６−250209（ＪＰ，Ａ) 特開 平６−332011（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02F 1/1345 G02F 1/13 101 G02F 1/1333 500

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 １枚の基板に複数の液晶表示装置が形成
   される液晶表示装置の基板において、 基板に形成される各液晶表示装置の入力端子部の各端子
   間を接続するもので０．５ＭΩ〜５ＭΩの範囲内の抵抗
   値を有する抵抗を設け、 基板に形成する一液晶表示装置の入力端子部の延長され
   た各端子と該一液晶表示装置とは別の液晶表示装置の周
   辺電極部とが接続されていることを特徴とする液晶表示
   装置の基板。
2. 【請求項２】 １枚の基板に複数の液晶表示装置が形成
   される液晶表示装置の基板において、 基板に形成する一液晶表示装置の周辺電極部と該一液晶
   表示装置とは別の液晶表示装置の周辺電極部とを接続す
   る導電性パターンを設け前記一液晶表示装置の入力端子
   部の延長された各端子と該一液晶表示装置とは別の液晶
   表示装置の周辺電極部とが接続されていることを特徴と
   する液晶表示装置の基板。
3. 【請求項３】 請求項１記載の液晶表示装置の基板にお
   いて、 前記一液晶表示装置の周辺電極部と該一液晶表示装置と
   は別の液晶表示装置の周辺電極部とを接続する導電性パ
   ターンを設けたことを特徴とする液晶表示装置の基板。
4. 【請求項４】 １枚の基板に複数の液晶表示装置が形成
   される液晶表示装置の基板の分割方法において、 ラビング処理後、一液晶表示装置の周辺電極部と該一液
   晶表示装置とは別の液晶表示装置の周辺電極部とを接続
   する導電性パターンを切断するとともに各液晶表示装置
   の入力端子部の延長された各端子と該入力端子部を有す
   る液晶表示装置とは別の液晶表示装置の周辺電極部とを
   接続する部分またはその近傍の各端子を切断し、その後
   各液晶表示装置の電気的検査を行ってから基板を分割す
   ることを特徴とする液晶表示装置の基板の分割方法。