JPH07318879A - 液晶表示デバイスの製造方法 - Google Patents
液晶表示デバイスの製造方法Info
- Publication number
- JPH07318879A JPH07318879A JP12982694A JP12982694A JPH07318879A JP H07318879 A JPH07318879 A JP H07318879A JP 12982694 A JP12982694 A JP 12982694A JP 12982694 A JP12982694 A JP 12982694A JP H07318879 A JPH07318879 A JP H07318879A
- Authority
- JP
- Japan
- Prior art keywords
- segment
- device forming
- common electrode
- common
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 ラビング処理のとき静電破壊が発生するのを
防止する。 【構成】 下側ベース基板１は、単体の下側基板（セグ
メント基板）を形成するための長方形状のデバイス形成
領域２の周囲に非デバイス形成領域３が設けられた構造
となっている。デバイス形成領域２にはセグメント電極
４、セグメント端子５、コモン端子６、引き回し線７が
形成され、その上面の所定の個所には配向膜９が形成さ
れている。非デバイス形成領域３には、セグメント端子
５およびコモン端子６と接続された共通電極８が形成さ
れている。そして、ラビング処理のとき、配向膜９の表
面に静電気が発生し、セグメント電極４ごとに帯電する
電荷量が異なっても、共通電極８を介して電荷が速やか
に移動することにより、すべてのセグメント電極４が同
電位に保たれることになる。この結果、隣接するセグメ
ント電極４間で放電が生じないようにすることができ
る。
防止する。 【構成】 下側ベース基板１は、単体の下側基板（セグ
メント基板）を形成するための長方形状のデバイス形成
領域２の周囲に非デバイス形成領域３が設けられた構造
となっている。デバイス形成領域２にはセグメント電極
４、セグメント端子５、コモン端子６、引き回し線７が
形成され、その上面の所定の個所には配向膜９が形成さ
れている。非デバイス形成領域３には、セグメント端子
５およびコモン端子６と接続された共通電極８が形成さ
れている。そして、ラビング処理のとき、配向膜９の表
面に静電気が発生し、セグメント電極４ごとに帯電する
電荷量が異なっても、共通電極８を介して電荷が速やか
に移動することにより、すべてのセグメント電極４が同
電位に保たれることになる。この結果、隣接するセグメ
ント電極４間で放電が生じないようにすることができ
る。
Description
【０００１】
【産業上の利用分野】この発明は液晶表示デバイスの製
造方法に関する。
造方法に関する。
【０００２】
【従来の技術】液晶表示デバイスは、一般に、相対向す
る面にそれぞれ透明電極および配向膜が形成された樹脂
やガラス等からなる２枚の基板をシール材を介して貼り
合わせ、シール材の内側における両基板間に液晶を封入
した構造となっている。
る面にそれぞれ透明電極および配向膜が形成された樹脂
やガラス等からなる２枚の基板をシール材を介して貼り
合わせ、シール材の内側における両基板間に液晶を封入
した構造となっている。
【０００３】ところで、従来のこのような液晶表示デバ
イスを製造する場合、例えば下側基板の上面に透明電極
を含む所定の配線パターンをＩＴＯによって形成し、次
いで液晶封入領域に対応する部分の上面にポリイミド樹
脂等からなる配向膜を形成し、次いで下側基板をラビン
グステージ上に載置し、次いで配向膜の表面を織布やフ
ェルト等からなるラビング布で一定方向に擦ってラビン
グ処理している。
イスを製造する場合、例えば下側基板の上面に透明電極
を含む所定の配線パターンをＩＴＯによって形成し、次
いで液晶封入領域に対応する部分の上面にポリイミド樹
脂等からなる配向膜を形成し、次いで下側基板をラビン
グステージ上に載置し、次いで配向膜の表面を織布やフ
ェルト等からなるラビング布で一定方向に擦ってラビン
グ処理している。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
このような液晶表示デバイスの製造方法では、ラビング
処理のとき、配向膜の表面に摩擦による静電気が発生す
ることが多く、またラビング処理後に下側基板をラビン
グステージ上から引き剥がすとき、下側基板の下面に接
触による静電気が発生することが多い。このような場合
には、透明電極（配線パターン）ごとに帯電する電荷量
が異なると、透明電極間で電位差が発生し、この結果隣
接する透明電極間で放電が生じ、透明電極に断線が生じ
たり、その部分の配向膜が破壊されたりすることがある
という問題があった。この発明の目的は、ラビング工程
等においてこのような静電破壊が発生するのを防止する
ことのできる液晶表示デバイスの製造方法を提供するこ
とにある。
このような液晶表示デバイスの製造方法では、ラビング
処理のとき、配向膜の表面に摩擦による静電気が発生す
ることが多く、またラビング処理後に下側基板をラビン
グステージ上から引き剥がすとき、下側基板の下面に接
触による静電気が発生することが多い。このような場合
には、透明電極（配線パターン）ごとに帯電する電荷量
が異なると、透明電極間で電位差が発生し、この結果隣
接する透明電極間で放電が生じ、透明電極に断線が生じ
たり、その部分の配向膜が破壊されたりすることがある
という問題があった。この発明の目的は、ラビング工程
等においてこのような静電破壊が発生するのを防止する
ことのできる液晶表示デバイスの製造方法を提供するこ
とにある。
【０００５】
【課題を解決するための手段】請求項１記載の発明は、
デバイス形成領域と非デバイス形成領域とを備えた基板
の前記デバイス形成領域に所定の配線パターンを形成す
るとともに前記非デバイス形成領域に前記配線パターン
に接続された共通電極を形成し、前記デバイス形成領域
の所定の個所に配向膜を形成した後該配向膜の表面をラ
ビング処理するラビング工程を少なくとも経た後に、前
記基板を前記デバイス形成領域と前記非デバイス形成領
域との境界で切断することにより、前記配線パターンと
前記共通電極との間を切断するようにしたものである。
請求項２記載の発明は、前記ラビング工程を前記共通電
極を接地した状態で行うようにしたものである。
デバイス形成領域と非デバイス形成領域とを備えた基板
の前記デバイス形成領域に所定の配線パターンを形成す
るとともに前記非デバイス形成領域に前記配線パターン
に接続された共通電極を形成し、前記デバイス形成領域
の所定の個所に配向膜を形成した後該配向膜の表面をラ
ビング処理するラビング工程を少なくとも経た後に、前
記基板を前記デバイス形成領域と前記非デバイス形成領
域との境界で切断することにより、前記配線パターンと
前記共通電極との間を切断するようにしたものである。
請求項２記載の発明は、前記ラビング工程を前記共通電
極を接地した状態で行うようにしたものである。
【０００６】
【作用】請求項１記載の発明によれば、例えばラビング
処理のとき、配向膜の表面に摩擦による静電気が発生
し、配線パターンごとに帯電する電荷量が異なっても、
共通電極を介して電荷が速やかに移動することにより、
すべての配線パターンが同電位に保たれることになる。
また、請求項２記載の発明によれば、共通電極を接地し
ているので、発生した電荷が速やかに流れ去り、効果的
に除電することができる。したがって、ラビング工程等
において静電破壊が発生するのを防止することができ
る。
処理のとき、配向膜の表面に摩擦による静電気が発生
し、配線パターンごとに帯電する電荷量が異なっても、
共通電極を介して電荷が速やかに移動することにより、
すべての配線パターンが同電位に保たれることになる。
また、請求項２記載の発明によれば、共通電極を接地し
ているので、発生した電荷が速やかに流れ去り、効果的
に除電することができる。したがって、ラビング工程等
において静電破壊が発生するのを防止することができ
る。
【０００７】
【実施例】図１〜図６はそれぞれこの発明の一実施例に
おける液晶表示デバイスの各製造工程を示したものであ
る。そこで、これらの図を順に参照しながら、この実施
例の液晶表示デバイスの製造方法について説明する。
おける液晶表示デバイスの各製造工程を示したものであ
る。そこで、これらの図を順に参照しながら、この実施
例の液晶表示デバイスの製造方法について説明する。
【０００８】まず、図１に示すように、下側基板（セグ
メント基板）を複数枚形成するための下側ベース基板１
を用意する。この下側ベース基板１はポリエチレンテレ
フタレート（ＰＥＴ）やポリエーテルサルフォン（ＰＥ
Ｓ）等の樹脂からなる薄いフィルムによって長尺状また
は比較的大きいシート状に形成されている。そして、後
で説明するように、図１において二点鎖線で示すライン
に沿って切断すると、単体の下側基板が複数枚得られる
ようになっている。この場合、単体の下側基板を形成す
るための長方形状のデバイス形成領域２の周囲には非デ
バイス形成領域３が設けられている。すなわち、格子状
の非デバイス形成領域３によってそれぞれ囲まれた領域
がデバイス形成領域２となっている。
メント基板）を複数枚形成するための下側ベース基板１
を用意する。この下側ベース基板１はポリエチレンテレ
フタレート（ＰＥＴ）やポリエーテルサルフォン（ＰＥ
Ｓ）等の樹脂からなる薄いフィルムによって長尺状また
は比較的大きいシート状に形成されている。そして、後
で説明するように、図１において二点鎖線で示すライン
に沿って切断すると、単体の下側基板が複数枚得られる
ようになっている。この場合、単体の下側基板を形成す
るための長方形状のデバイス形成領域２の周囲には非デ
バイス形成領域３が設けられている。すなわち、格子状
の非デバイス形成領域３によってそれぞれ囲まれた領域
がデバイス形成領域２となっている。
【０００９】次に、下側ベース基板１の上面にＩＴＯか
らなる所定の配線パターン（ここでいう配線パターンは
共通電極を含む）を形成する。すなわち、デバイス形成
領域２の中央部に複数本のセグメント電極４を形成し、
デバイス形成領域２の所定の一端部にセグメント電極４
と同数のセグメント端子５と３本のコモン端子６を形成
し、セグメント電極４とセグメント端子５との間に引き
回し線７を形成する。また、格子状の非デバイス形成領
域３の幅方向中央部にこれと同じ形状のつまり格子状の
共通電極８を形成する。なお、セグメント端子５および
コモン端子６は、その近傍の共通電極８にすべて接続さ
れている。
らなる所定の配線パターン（ここでいう配線パターンは
共通電極を含む）を形成する。すなわち、デバイス形成
領域２の中央部に複数本のセグメント電極４を形成し、
デバイス形成領域２の所定の一端部にセグメント電極４
と同数のセグメント端子５と３本のコモン端子６を形成
し、セグメント電極４とセグメント端子５との間に引き
回し線７を形成する。また、格子状の非デバイス形成領
域３の幅方向中央部にこれと同じ形状のつまり格子状の
共通電極８を形成する。なお、セグメント端子５および
コモン端子６は、その近傍の共通電極８にすべて接続さ
れている。
【００１０】次に、図２に示すように、デバイス形成領
域２内の表示領域に対応した所定の個所にポリイミド樹
脂等からなる配向膜９を形成する。次に、図示していな
いが、下側ベース基板１をラビングステージ上に載置
し、次いで配向膜９の表面を織布やフェルト等からなる
ラビング布で一定方向に擦ってラビング処理する。この
場合、配向膜９の表面に摩擦による静電気が発生し、セ
グメント電極４ごとに帯電する電荷量が異なっても、す
べてのセグメント電極４が引き回し線７およびセグメン
ト端子５を介して共通電極８に接続されているので、共
通電極８を介して電荷が速やかに移動することにより、
すべてのセグメント電極４が同電位に保たれることにな
る。この結果、隣接するセグメント電極４間で放電が生
じることがなく、セグメント電極４に断線が生じたり、
その部分の配向膜９が破壊されたりするのを防止するこ
とができる。また、ラビング処理後に下側ベース基板１
をラビングステージ上から引き剥がすとき、下側ベース
基板１の下面に接触による静電気が発生しても、上記と
同様にして、静電破壊の発生を防止することができる。
なお、共通電極８を接地しておけば、発生した電荷は速
やかに流れ去るので効果的に除電することができ、静電
破壊の発生をより一層防止することができる。
域２内の表示領域に対応した所定の個所にポリイミド樹
脂等からなる配向膜９を形成する。次に、図示していな
いが、下側ベース基板１をラビングステージ上に載置
し、次いで配向膜９の表面を織布やフェルト等からなる
ラビング布で一定方向に擦ってラビング処理する。この
場合、配向膜９の表面に摩擦による静電気が発生し、セ
グメント電極４ごとに帯電する電荷量が異なっても、す
べてのセグメント電極４が引き回し線７およびセグメン
ト端子５を介して共通電極８に接続されているので、共
通電極８を介して電荷が速やかに移動することにより、
すべてのセグメント電極４が同電位に保たれることにな
る。この結果、隣接するセグメント電極４間で放電が生
じることがなく、セグメント電極４に断線が生じたり、
その部分の配向膜９が破壊されたりするのを防止するこ
とができる。また、ラビング処理後に下側ベース基板１
をラビングステージ上から引き剥がすとき、下側ベース
基板１の下面に接触による静電気が発生しても、上記と
同様にして、静電破壊の発生を防止することができる。
なお、共通電極８を接地しておけば、発生した電荷は速
やかに流れ去るので効果的に除電することができ、静電
破壊の発生をより一層防止することができる。
【００１１】次に、図３に示すように、下側ベース基板
１上の配向膜９の周囲にエポキシ樹脂等からなるシール
材１１をスクリーン印刷により形成する。この場合、各
シール材１１の図３における右側には液晶注入口１２が
形成されている。次に、図示していないが、シール材１
１の内側における配向膜９の上面にスペーサを散布す
る。次に、図４に示すように、シール材１１の上面に上
側ベース基板１３を重ね合わせる。上側ベース基板１３
は下側ベース基板１と同じ材料からなり、その下面に
は、図示していないが、ＩＴＯからなる複数本のコモン
電極およびこれらコモン電極に引き回し線を介して接続
された３個の上下導通パッドが予め形成され、またその
下面にはポリイミド等からなる配向膜が予め形成されて
いる。この場合、３個の上下導通パッドは、３本のコモ
ン端子６の各先端部と対応する箇所に設けられ、各上下
導通パッドの下面に予め設けられた銀ペースト等からな
る上下導通材を介してそれぞれ対応するコモン端子６と
導電接続されるようになっている。また、セグメント端
子５、コモン端子６およびこれら端子に接続された共通
電極８に対応する部分における上側ベース基板１３の所
定の個所にはスリット１４が予め形成されている。
１上の配向膜９の周囲にエポキシ樹脂等からなるシール
材１１をスクリーン印刷により形成する。この場合、各
シール材１１の図３における右側には液晶注入口１２が
形成されている。次に、図示していないが、シール材１
１の内側における配向膜９の上面にスペーサを散布す
る。次に、図４に示すように、シール材１１の上面に上
側ベース基板１３を重ね合わせる。上側ベース基板１３
は下側ベース基板１と同じ材料からなり、その下面に
は、図示していないが、ＩＴＯからなる複数本のコモン
電極およびこれらコモン電極に引き回し線を介して接続
された３個の上下導通パッドが予め形成され、またその
下面にはポリイミド等からなる配向膜が予め形成されて
いる。この場合、３個の上下導通パッドは、３本のコモ
ン端子６の各先端部と対応する箇所に設けられ、各上下
導通パッドの下面に予め設けられた銀ペースト等からな
る上下導通材を介してそれぞれ対応するコモン端子６と
導電接続されるようになっている。また、セグメント端
子５、コモン端子６およびこれら端子に接続された共通
電極８に対応する部分における上側ベース基板１３の所
定の個所にはスリット１４が予め形成されている。
【００１２】次に、両ベース基板１、１３の上下から熱
圧着すると、シール材１１が硬化し、この硬化したシー
ル材１１を介して両ベース基板１、１３が貼り合わされ
る。次に、貼り合わされた両ベース基板１、１３を図示
しないカッタ等によって、図１において示す二点鎖線の
うち縦方向の二点鎖線に沿って切断する。すると、図５
に示すように、複数の液晶表示デバイスを成形するため
の短冊状の液晶表示デバイス形成体１５が得られる。次
に、この状態において、液晶注入口１２を介して液晶
（図示せず）をシール材１１の内側における両ベース基
板１、１３間に注入し、次いで液晶注入口１２を封止材
（図示せず）で封止する。次に、図１において示す二点
鎖線のうち横方向の二点鎖線に沿って切断すると、図６
に示すような単体の液晶表示デバイス１６が複数個得ら
れる。かくして、この実施例の液晶表示デバイスの製造
が終了する。
圧着すると、シール材１１が硬化し、この硬化したシー
ル材１１を介して両ベース基板１、１３が貼り合わされ
る。次に、貼り合わされた両ベース基板１、１３を図示
しないカッタ等によって、図１において示す二点鎖線の
うち縦方向の二点鎖線に沿って切断する。すると、図５
に示すように、複数の液晶表示デバイスを成形するため
の短冊状の液晶表示デバイス形成体１５が得られる。次
に、この状態において、液晶注入口１２を介して液晶
（図示せず）をシール材１１の内側における両ベース基
板１、１３間に注入し、次いで液晶注入口１２を封止材
（図示せず）で封止する。次に、図１において示す二点
鎖線のうち横方向の二点鎖線に沿って切断すると、図６
に示すような単体の液晶表示デバイス１６が複数個得ら
れる。かくして、この実施例の液晶表示デバイスの製造
が終了する。
【００１３】このようにして得られた液晶表示デバイス
１６では、図１において二点鎖線で示すラインに沿って
切断することにより、両ベース基板１、１３をデバイス
形成領域２と非デバイス形成領域３との境界で切断する
とともに、セグメント端子５およびコモン端子６と共通
電極８との間を切断しているので、図６に示すような単
体の状態で何ら不都合が生じることはない。
１６では、図１において二点鎖線で示すラインに沿って
切断することにより、両ベース基板１、１３をデバイス
形成領域２と非デバイス形成領域３との境界で切断する
とともに、セグメント端子５およびコモン端子６と共通
電極８との間を切断しているので、図６に示すような単
体の状態で何ら不都合が生じることはない。
【００１４】なお、上記実施例では、下側ベース基板１
に静電破壊が発生するのを防止する場合について説明し
たが、上側ベース基板１３に静電破壊が発生するのを防
止するようにすることもできる。この場合には、スリッ
ト１４を形成する前の状態における上側ベース基板１３
のスリット形成領域等に共通電極を形成するとともに、
この共通電極に３つの上下導通パッドを接続させ、そし
て配向膜を形成してその表面をラビング処理し、この後
にスリット１４を形成するようにすればよい。
に静電破壊が発生するのを防止する場合について説明し
たが、上側ベース基板１３に静電破壊が発生するのを防
止するようにすることもできる。この場合には、スリッ
ト１４を形成する前の状態における上側ベース基板１３
のスリット形成領域等に共通電極を形成するとともに、
この共通電極に３つの上下導通パッドを接続させ、そし
て配向膜を形成してその表面をラビング処理し、この後
にスリット１４を形成するようにすればよい。
【００１５】また、上記実施例では、例えば図１に示す
ように、セグメント端子５とコモン端子６を同一の共通
電極８に接続させているが、例えば図７に示すように、
セグメント端子５に接続された共通電極８ａとコモン端
子６に接続された共通電極８ｂとに共通電極を分割する
ようにしてもよい。このようにした場合には、図８に示
すように、複数の液晶表示デバイスを形成するための短
冊状の液晶表示デバイス形成体１５を得た後、液晶を注
入して封止し、そしてこの状態において所定の検査、例
えばすべての画素を同時に点灯させる全点灯検査を容易
に行うことが可能となる。すなわち、図８に示す状態で
は、セグメント端子５に接続された共通電極８ａとコモ
ン端子６に接続された共通電極８ｂとが共にスリット１
４を介して露出されているので、各１本のプローブを各
共通電極８ａ、８ｂにそれぞれ接触させると、すべての
画素が同時に点灯するモードとなり、そして断線や配向
不良等が発生している場合には、断線や配向不良等が発
生している部分に対応する画素に表示不良が生じること
になる。このように、各１本のプローブを各共通電極８
ａ、８ｂにそれぞれ接触させるだけでよいので、全点灯
検査を容易に行うことができる。
ように、セグメント端子５とコモン端子６を同一の共通
電極８に接続させているが、例えば図７に示すように、
セグメント端子５に接続された共通電極８ａとコモン端
子６に接続された共通電極８ｂとに共通電極を分割する
ようにしてもよい。このようにした場合には、図８に示
すように、複数の液晶表示デバイスを形成するための短
冊状の液晶表示デバイス形成体１５を得た後、液晶を注
入して封止し、そしてこの状態において所定の検査、例
えばすべての画素を同時に点灯させる全点灯検査を容易
に行うことが可能となる。すなわち、図８に示す状態で
は、セグメント端子５に接続された共通電極８ａとコモ
ン端子６に接続された共通電極８ｂとが共にスリット１
４を介して露出されているので、各１本のプローブを各
共通電極８ａ、８ｂにそれぞれ接触させると、すべての
画素が同時に点灯するモードとなり、そして断線や配向
不良等が発生している場合には、断線や配向不良等が発
生している部分に対応する画素に表示不良が生じること
になる。このように、各１本のプローブを各共通電極８
ａ、８ｂにそれぞれ接触させるだけでよいので、全点灯
検査を容易に行うことができる。
【００１６】
【発明の効果】以上説明したように、請求項１記載の発
明によれば、例えばラビング処理のとき、配向膜の表面
に摩擦による静電気が発生し、配線パターンごとに帯電
する電荷量が異なっても、共通電極を介して電荷が速や
かに移動することにより、すべての配線パターンが同電
位に保たれることになる。また、請求項２記載の発明に
よれば、共通電極を接地しているので、発生した電荷が
速やかに流れ去り、効果的に除電することができる。し
たがって、ラビング工程等において静電破壊が発生する
のを防止することができる。
明によれば、例えばラビング処理のとき、配向膜の表面
に摩擦による静電気が発生し、配線パターンごとに帯電
する電荷量が異なっても、共通電極を介して電荷が速や
かに移動することにより、すべての配線パターンが同電
位に保たれることになる。また、請求項２記載の発明に
よれば、共通電極を接地しているので、発生した電荷が
速やかに流れ去り、効果的に除電することができる。し
たがって、ラビング工程等において静電破壊が発生する
のを防止することができる。
【図１】この発明の一実施例における液晶表示デバイス
の製造に際し、下側ベース基板の上面に所定の配線パタ
ーンおよびこの配線パターンに接続された共通電極を形
成した状態の平面図。
の製造に際し、下側ベース基板の上面に所定の配線パタ
ーンおよびこの配線パターンに接続された共通電極を形
成した状態の平面図。
【図２】同製造に際し、配向膜を形成した状態の平面
図。
図。
【図３】同製造に際し、シール材を形成した状態の平面
図。
図。
【図４】同製造に際し、上側ベース基板を貼り合わせた
状態の平面図。
状態の平面図。
【図５】同製造に際し、縦方向に切断して短冊状の液晶
表示デバイス形成体を得た状態の平面図。
表示デバイス形成体を得た状態の平面図。
【図６】同製造に際し、横方向に切断して単体の液晶表
示デバイスを得た状態の平面図。
示デバイスを得た状態の平面図。
【図７】この発明の他の実施例を説明するために示す図
１同様の平面図。
１同様の平面図。
【図８】同他の実施例を説明するために示す図５同様の
平面図。
平面図。
１ 下側ベース基板 ２ デバイス形成領域 ３ 非デバイス形成領域 ４ セグメント電極 ５ セグメント端子 ６ コモン端子 ７ 引き回し線 ８ 共通電極 ９ 配向膜
Claims (3)
- 【請求項１】 デバイス形成領域と非デバイス形成領域
とを備えた基板の前記デバイス形成領域に所定の配線パ
ターンを形成するとともに前記非デバイス形成領域に前
記配線パターンに接続された共通電極を形成し、 前記デバイス形成領域の所定の個所に配向膜を形成した
後該配向膜の表面をラビング処理するラビング工程を少
なくとも経た後に、前記基板を前記デバイス形成領域と
前記非デバイス形成領域との境界で切断することによ
り、前記配線パターンと前記共通電極との間を切断す
る、 ことを特徴とする液晶表示デバイスの製造方法。 - 【請求項２】 前記ラビング工程は前記共通電極を接地
した状態で行うことを特徴とする請求項１記載の液晶表
示デバイスの製造方法。 - 【請求項３】 前記配線パターンはセグメント端子とコ
モン端子を備え、前記共通電極は前記セグメント端子に
接続された共通電極と前記コモン端子に接続された共通
電極とに分割されていることを特徴とする請求項１記載
の液晶表示デバイスの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12982694A JPH07318879A (ja) | 1994-05-20 | 1994-05-20 | 液晶表示デバイスの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12982694A JPH07318879A (ja) | 1994-05-20 | 1994-05-20 | 液晶表示デバイスの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07318879A true JPH07318879A (ja) | 1995-12-08 |
Family
ID=15019184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12982694A Pending JPH07318879A (ja) | 1994-05-20 | 1994-05-20 | 液晶表示デバイスの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07318879A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08248430A (ja) * | 1995-03-15 | 1996-09-27 | Sony Corp | 液晶表示装置，液晶表示装置の基板およびその基板の分割方法 |
| WO2003056533A1 (fr) * | 2001-12-27 | 2003-07-10 | Kabushiki Kaisha Toshiba | Procede de production d'unite d'affichage plan |
| JP2007232767A (ja) * | 2006-02-27 | 2007-09-13 | Bridgestone Corp | 情報表示用マザー基板 |
| JP2008180886A (ja) * | 2007-01-24 | 2008-08-07 | Stanley Electric Co Ltd | 液晶表示素子 |
| JP2010008491A (ja) * | 2008-06-24 | 2010-01-14 | Stanley Electric Co Ltd | 液晶表示素子及びその製造方法 |
| US8179509B2 (en) | 2007-01-25 | 2012-05-15 | Stanley Electric Co., Ltd. | Liquid crystal display device and its manufacture method |
| US9685464B2 (en) | 2014-01-27 | 2017-06-20 | Samsung Display Co., Ltd. | Display substrate and method of manufacturing mother substrate for display substrate |
-
1994
- 1994-05-20 JP JP12982694A patent/JPH07318879A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08248430A (ja) * | 1995-03-15 | 1996-09-27 | Sony Corp | 液晶表示装置，液晶表示装置の基板およびその基板の分割方法 |
| WO2003056533A1 (fr) * | 2001-12-27 | 2003-07-10 | Kabushiki Kaisha Toshiba | Procede de production d'unite d'affichage plan |
| US7273403B2 (en) | 2001-12-27 | 2007-09-25 | Kabushiki Kaisha Toshiba | Method of manufacturing flat display panels of different sizes from a common base substrate |
| JP2007232767A (ja) * | 2006-02-27 | 2007-09-13 | Bridgestone Corp | 情報表示用マザー基板 |
| JP2008180886A (ja) * | 2007-01-24 | 2008-08-07 | Stanley Electric Co Ltd | 液晶表示素子 |
| US8164697B2 (en) | 2007-01-24 | 2012-04-24 | Stanley Electric Co., Ltd. | Liquid crystal display device |
| US8179509B2 (en) | 2007-01-25 | 2012-05-15 | Stanley Electric Co., Ltd. | Liquid crystal display device and its manufacture method |
| JP2010008491A (ja) * | 2008-06-24 | 2010-01-14 | Stanley Electric Co Ltd | 液晶表示素子及びその製造方法 |
| US9685464B2 (en) | 2014-01-27 | 2017-06-20 | Samsung Display Co., Ltd. | Display substrate and method of manufacturing mother substrate for display substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6304251B1 (en) | Coordinate input device with flat cable having two divided flat mounting parts composing divided conductor portions | |
| CN207037305U (zh) | 电子设备 | |
| JP2753549B2 (ja) | 液晶表示デバイス | |
| CN109585422B (zh) | 阵列基板及其制造方法 | |
| CN111638616B (zh) | 显示基板及其制作方法、显示面板及其制作方法 | |
| KR970066681A (ko) | 액정패널용 기판, 그 제조방법, 액정장치 및 전자기기 | |
| JPH04355434A (ja) | 液晶表示装置 | |
| JPH07318879A (ja) | 液晶表示デバイスの製造方法 | |
| JP4074695B2 (ja) | 液晶表示装置 | |
| US5877828A (en) | Substrate for liquid crystal display element and method for manufacturing liquid crystal display element using the substrate | |
| KR20170057225A (ko) | 어레이 기판, 제조 방법, 및 대응하는 디스플레이 패널과 전자 디바이스 | |
| JP3648596B2 (ja) | 半導体チップの接合構造およびその構造を備えた表示装置 | |
| TWI400548B (zh) | 電泳顯示裝置及其製作方法 | |
| CN105655293A (zh) | 阵列基板及其制作方法和显示装置 | |
| JP3077404B2 (ja) | 液晶表示装置の製造方法 | |
| JP2004354496A (ja) | 液晶表示装置およびその製造方法 | |
| JP3633178B2 (ja) | 液晶表示装置およびその製造方法 | |
| KR100516067B1 (ko) | 액정 표시 장치용 패널 | |
| JPH11344720A (ja) | フレキシブルコネクタの接続構造 | |
| JP3341733B2 (ja) | 液晶装置及びその製造方法 | |
| JP3807103B2 (ja) | 液晶表示装置 | |
| JP3718325B2 (ja) | 液晶表示素子の製造方法 | |
| JPH08271914A (ja) | 液晶表示素子 | |
| KR101182516B1 (ko) | 액정표시패널 및 그 제조방법 | |
| JPH10232621A (ja) | 液晶表示パネル及び液晶表示モジュール |