JP2753549B2 - 液晶表示デバイス - Google Patents
液晶表示デバイスInfo
- Publication number
- JP2753549B2 JP2753549B2 JP6160772A JP16077294A JP2753549B2 JP 2753549 B2 JP2753549 B2 JP 2753549B2 JP 6160772 A JP6160772 A JP 6160772A JP 16077294 A JP16077294 A JP 16077294A JP 2753549 B2 JP2753549 B2 JP 2753549B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- area
- wiring
- liquid crystal
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
Description
【０００１】
【産業上の利用分野】この発明は液晶表示デバイスに関
する。
する。
【０００２】
【従来の技術】液晶表示デバイスは、一般に、相対向す
る面それぞれの表示部形成領域に透明電極および配向膜
を形成した２枚の透明基板をシール材を介して貼り合わ
せ、この２枚の透明基板とシール材とで囲われた液晶封
入領域内に液晶を封入した構造になっている。このよう
な液晶表示デバイスでは、一方の透明基板の一面に透明
電極および所定の配線をＩＴＯなどの透明な導電材料で
形成し、次いで透明電極が形成された表示部形成領域
（液晶封入領域と対応する）にポリイミド樹脂などから
なる配向膜を形成し、この後、透明基板をラビングステ
ージ上に載置し、この状態で配向膜の表面をフェルトな
どのラビング布で一定方向に擦ることにより、配向膜の
表面にラビング処理を施している。しかし、このような
液晶表示デバイスでは、ラビング処理のときに、配向膜
の表面に摩擦による静電気が発生することが多く、また
ラビング処理後に透明基板をラビングステージ上から引
き剥がすときに、透明基板の下面に接触による静電気が
発生することが多い。このような場合には、透明電極
（配線も含む）ごとに帯電する電荷量が異なると、透明
電極間で電位差が発生し、隣接する透明電極間で放電が
起こり、透明電極に断線が生じたり、その部分の配向膜
が破壊されたりすることがある。
る面それぞれの表示部形成領域に透明電極および配向膜
を形成した２枚の透明基板をシール材を介して貼り合わ
せ、この２枚の透明基板とシール材とで囲われた液晶封
入領域内に液晶を封入した構造になっている。このよう
な液晶表示デバイスでは、一方の透明基板の一面に透明
電極および所定の配線をＩＴＯなどの透明な導電材料で
形成し、次いで透明電極が形成された表示部形成領域
（液晶封入領域と対応する）にポリイミド樹脂などから
なる配向膜を形成し、この後、透明基板をラビングステ
ージ上に載置し、この状態で配向膜の表面をフェルトな
どのラビング布で一定方向に擦ることにより、配向膜の
表面にラビング処理を施している。しかし、このような
液晶表示デバイスでは、ラビング処理のときに、配向膜
の表面に摩擦による静電気が発生することが多く、また
ラビング処理後に透明基板をラビングステージ上から引
き剥がすときに、透明基板の下面に接触による静電気が
発生することが多い。このような場合には、透明電極
（配線も含む）ごとに帯電する電荷量が異なると、透明
電極間で電位差が発生し、隣接する透明電極間で放電が
起こり、透明電極に断線が生じたり、その部分の配向膜
が破壊されたりすることがある。
【０００３】このようなことから、従来では、静電気対
策を図った液晶表示デバイスが検討され、開発されてい
る。図６はその液晶表示デバイスの一例を示したもので
あり、図７はその配線構造の一部を示したものである。
この液晶表示デバイスでは、液晶表示パネル１、２つの
半導体チップ２、３、およびフレキシブル配線基板４な
どを備えている。
策を図った液晶表示デバイスが検討され、開発されてい
る。図６はその液晶表示デバイスの一例を示したもので
あり、図７はその配線構造の一部を示したものである。
この液晶表示デバイスでは、液晶表示パネル１、２つの
半導体チップ２、３、およびフレキシブル配線基板４な
どを備えている。
【０００４】液晶表示パネル１は、一方の透明基板に表
示電極素子としてそれぞれＴＦＴ（薄膜トランジスタ）
が搭載された透明電極を備えたアクティブタイプのもの
であり、相対向する面にそれぞれ図示しない表示電極素
子および配向膜が形成された２枚の透明基板５、６をシ
ール材７を介して貼り合わせ、両基板５、６とシール材
７とによって囲われた液晶封入領域内に図示しない液晶
を封入した構造となっている。この場合、液晶表示パネ
ル１の下側の透明基板６には、表示電極素子が形成され
る表示部形成領域８が設けられているとともに、その下
辺および右辺が上側の透明基板５のそれぞれ対応する下
辺および右辺から突出された突出部９、１０が形成され
ている。この突出部９、１０の上面には、図７に２点鎖
線で示す半導体チップ搭載領域１１、１２が設けられ、
表示部形成領域８の表示電極素子に接続される半導体チ
ップ出力用配線（以下、出力用配線という）１３、１４
が各半導体チップ搭載領域１１、１２から延設されてい
るとともに、半導体チップ入力用配線（以下、入力用配
線という）１５、１６が各半導体チップ搭載領域１１、
１２から表示部形成領域８と反対側の下辺側端部に延設
されている。また、下側の透明基板６の上辺部および左
辺部には、静電気対策用配線１７、１８が表示部形成領
域８の表示電極素子から各端部に亘って延設されてい
る。
示電極素子としてそれぞれＴＦＴ（薄膜トランジスタ）
が搭載された透明電極を備えたアクティブタイプのもの
であり、相対向する面にそれぞれ図示しない表示電極素
子および配向膜が形成された２枚の透明基板５、６をシ
ール材７を介して貼り合わせ、両基板５、６とシール材
７とによって囲われた液晶封入領域内に図示しない液晶
を封入した構造となっている。この場合、液晶表示パネ
ル１の下側の透明基板６には、表示電極素子が形成され
る表示部形成領域８が設けられているとともに、その下
辺および右辺が上側の透明基板５のそれぞれ対応する下
辺および右辺から突出された突出部９、１０が形成され
ている。この突出部９、１０の上面には、図７に２点鎖
線で示す半導体チップ搭載領域１１、１２が設けられ、
表示部形成領域８の表示電極素子に接続される半導体チ
ップ出力用配線（以下、出力用配線という）１３、１４
が各半導体チップ搭載領域１１、１２から延設されてい
るとともに、半導体チップ入力用配線（以下、入力用配
線という）１５、１６が各半導体チップ搭載領域１１、
１２から表示部形成領域８と反対側の下辺側端部に延設
されている。また、下側の透明基板６の上辺部および左
辺部には、静電気対策用配線１７、１８が表示部形成領
域８の表示電極素子から各端部に亘って延設されてい
る。
【０００５】一方、半導体チップ２、３の下面には、駆
動信号を出力する出力用バンプ電極（図示せず）が長手
方向の一辺に沿って配列形成されているとともに、制御
信号や電源などが入力する入力用バンプ電極が長手方向
の他辺に沿って配列形成されている。そして、各半導体
チップ２、３は、それぞれ下側の透明基板６の突出部
９、１０の各半導体チップ搭載領域１１、１２に搭載さ
れている。この場合、各出力用バンプ電極および各入力
用バンプ電極は、異方導電性接着剤などを介して各半導
体チップ搭載領域１１、１２内の各出力用配線１３、１
４および各入力用配線１５、１６と導電接続されてい
る。
動信号を出力する出力用バンプ電極（図示せず）が長手
方向の一辺に沿って配列形成されているとともに、制御
信号や電源などが入力する入力用バンプ電極が長手方向
の他辺に沿って配列形成されている。そして、各半導体
チップ２、３は、それぞれ下側の透明基板６の突出部
９、１０の各半導体チップ搭載領域１１、１２に搭載さ
れている。この場合、各出力用バンプ電極および各入力
用バンプ電極は、異方導電性接着剤などを介して各半導
体チップ搭載領域１１、１２内の各出力用配線１３、１
４および各入力用配線１５、１６と導電接続されてい
る。
【０００６】フレキシブル配線基板４はほぼＬ字形状に
形成されたフィルムであり、その下面には制御信号や電
源などを伝達する接続配線１９がＬ字形状の各端部側か
ら角部に集められた状態で形成されている。そして、フ
レキシブル配線基板４は、各端部が液晶表示パネル１の
下側の透明基板６の突出部９、１０の端部に対応し、か
つ接続配線１９の各先端部が異方導電性接着剤などを介
して突出部９、１０の各入力用配線１５、１６と導電接
続されているとともに、接続配線１９の他端部が図示し
ない制御回路基板に接続されるようになっている。
形成されたフィルムであり、その下面には制御信号や電
源などを伝達する接続配線１９がＬ字形状の各端部側か
ら角部に集められた状態で形成されている。そして、フ
レキシブル配線基板４は、各端部が液晶表示パネル１の
下側の透明基板６の突出部９、１０の端部に対応し、か
つ接続配線１９の各先端部が異方導電性接着剤などを介
して突出部９、１０の各入力用配線１５、１６と導電接
続されているとともに、接続配線１９の他端部が図示し
ない制御回路基板に接続されるようになっている。
【０００７】ところで、このような従来の液晶表示デバ
イスを製造する場合には、一度に複数個の液晶表示パネ
ル１を製造するため、まず、１つの透明なベース基板２
０に複数個のデバイス形成領域（例えば、下側の透明基
板６に相当する領域であり、図７では１つのみを示
す。）２１を設け、このデバイス形成領域２１の表示部
形成領域８に表示電極素子を形成し、かつ表示部形成領
域８の外側におけるデバイス形成領域２１に出力用配線
１３、１４、入力用配線１５、１６、および静電気対策
用配線１７、１８を形成するとともに、非デバイス形成
領域２２に静電気対策用配線１７、１８に接続された共
通電極２３、２４を形成する。次に、デバイス形成領域
２１内の表示部形成領域８に配向膜を形成する。この
後、ベース基板２０をラビングステージ上に載置し、こ
の状態で配向膜の表面にラビング処理を施す。そして、
各デバイス形成領域２０の各表示領域８に対応する個所
にシール材７を介して上側の透明基板５を貼り合わせた
後、ベース基板をデバイス形成領域２０と非デバイス形
成領域２１との境界で切断して、静電気対策用配線１
７、１８と共通電極２３、２４との間を切断している。
イスを製造する場合には、一度に複数個の液晶表示パネ
ル１を製造するため、まず、１つの透明なベース基板２
０に複数個のデバイス形成領域（例えば、下側の透明基
板６に相当する領域であり、図７では１つのみを示
す。）２１を設け、このデバイス形成領域２１の表示部
形成領域８に表示電極素子を形成し、かつ表示部形成領
域８の外側におけるデバイス形成領域２１に出力用配線
１３、１４、入力用配線１５、１６、および静電気対策
用配線１７、１８を形成するとともに、非デバイス形成
領域２２に静電気対策用配線１７、１８に接続された共
通電極２３、２４を形成する。次に、デバイス形成領域
２１内の表示部形成領域８に配向膜を形成する。この
後、ベース基板２０をラビングステージ上に載置し、こ
の状態で配向膜の表面にラビング処理を施す。そして、
各デバイス形成領域２０の各表示領域８に対応する個所
にシール材７を介して上側の透明基板５を貼り合わせた
後、ベース基板をデバイス形成領域２０と非デバイス形
成領域２１との境界で切断して、静電気対策用配線１
７、１８と共通電極２３、２４との間を切断している。
【０００８】
【発明が解決しようとする課題】しかしながら、従来の
このような液晶表示デバイスでは、下側の透明基板６の
上辺および左辺に形成された静電気対策用配線１７、１
８がシール材７の外側に位置し、かつこれら外側の部分
の上下の透明基板５、６がシール材７によって隙間（ギ
ャップ）をもって重なり合っているため、これらの端部
の隙間にゴミや水などの異物が侵入しやすく、しかも侵
入した異物はこれら端部間における上下の透明基板５、
６間に挾まってしまい、簡単に除去することができない
ため、侵入した異物によって隣接し合う静電気対策用配
線１７、１８同士が短絡することがあり、電気的信頼性
が低いという問題がある。この発明の目的は、異物によ
って静電対策用配線同士が短絡することが少なく、電気
的信頼性の高い液晶表示デバイスおよびその製造方法を
提供することである。
このような液晶表示デバイスでは、下側の透明基板６の
上辺および左辺に形成された静電気対策用配線１７、１
８がシール材７の外側に位置し、かつこれら外側の部分
の上下の透明基板５、６がシール材７によって隙間（ギ
ャップ）をもって重なり合っているため、これらの端部
の隙間にゴミや水などの異物が侵入しやすく、しかも侵
入した異物はこれら端部間における上下の透明基板５、
６間に挾まってしまい、簡単に除去することができない
ため、侵入した異物によって隣接し合う静電気対策用配
線１７、１８同士が短絡することがあり、電気的信頼性
が低いという問題がある。この発明の目的は、異物によ
って静電対策用配線同士が短絡することが少なく、電気
的信頼性の高い液晶表示デバイスおよびその製造方法を
提供することである。
【０００９】
【課題を解決するための手段】請求項１記載の発明は、
表示部形成領域を有する相対向する２枚の基板のうち、
一方の基板に他方の基板の端部から突出する突出部を形
成し、この突出部の前記表示部形成領域側の一面に半導
体チップを搭載するための半導体チップ搭載領域を設
け、前記一方の基板の前記表示部形成領域側の一面に、
前記表示部形成領域から前記半導体チップ搭載領域内を
横切って前記突出部の端部に延出された半導体チップ出
力用配線と、前記半導体チップ搭載領域の一端部におけ
る少なくとも２辺から前記突出部の端部に沿う方向に向
けて延出された半導体チップ入力用配線とを形成したこ
とを特徴とする。 また、請求項２記載の発明は、前記半
導体チップ入力用配線は、前記半導体チップ搭載領域の
一端部における少なくとも端辺とこれに隣接する１辺と
から前記突出部の端部に沿う方向に向けて延出されてい
ることを特徴とする。 また、請求項３記載の発明は、前
記一方の基板に、前記表示部形成領域および前記半導体
チップ搭載領域を有するデバイス形成領域とこれ以外の
非デバイス形成領域とが設けられ、前記非デバイス形成
領域には、前記表示部形成領域から前記半導体チップ搭
載領域内を横切って前記突出部の端部に延出された前記
半導体チップ出力用配線が接続される共通電極が形成さ
れ、かつ前記半導体チップ出力用配線の前記表示部形成
領域側に延出された他端部は、前記表示部形成領域内の
表示電極素子に接続された状態で前記表示部形成領域内
に形成されていることを特徴とする。 また、請求項４記
載の発明は、表示部形成領域を有する相対向する２枚の
基板のうち、一方の基板に他方の基板の隣接する２辺の
端部からそれぞれ突出する突出部を形成し、これら突出
部の前記表示部形成領域側の一面に半導体チップを搭載
するための半導体チップ搭載領域をそれぞれ設け、前記
一方の基板の前記表示部形成領域側の一面に、前記表示
部形成領域から前記半導体チップ搭載領域内をそれぞれ
横切って前記突出部の各端部に延出された半導体チップ
出力用配線と、前記半導体チップ搭載領域の互いに接近
する側の各一端部から前記突出部の各端部に沿う方向に
向けて延出されて隣接する２辺が交差する前記基板のコ
ーナー部 付近で集合する半導体チップ入力用配線とを形
成したことを特徴とする。 さらに、請求項５記載の発明
は、前記半導体チップ入力用配線が、前記半導体チップ
搭載領域の互いに接近する側の各一端部における少なく
とも２辺から前記突出部の各端部に沿う方向に向けて延
出されていることを特徴とする。
表示部形成領域を有する相対向する２枚の基板のうち、
一方の基板に他方の基板の端部から突出する突出部を形
成し、この突出部の前記表示部形成領域側の一面に半導
体チップを搭載するための半導体チップ搭載領域を設
け、前記一方の基板の前記表示部形成領域側の一面に、
前記表示部形成領域から前記半導体チップ搭載領域内を
横切って前記突出部の端部に延出された半導体チップ出
力用配線と、前記半導体チップ搭載領域の一端部におけ
る少なくとも２辺から前記突出部の端部に沿う方向に向
けて延出された半導体チップ入力用配線とを形成したこ
とを特徴とする。 また、請求項２記載の発明は、前記半
導体チップ入力用配線は、前記半導体チップ搭載領域の
一端部における少なくとも端辺とこれに隣接する１辺と
から前記突出部の端部に沿う方向に向けて延出されてい
ることを特徴とする。 また、請求項３記載の発明は、前
記一方の基板に、前記表示部形成領域および前記半導体
チップ搭載領域を有するデバイス形成領域とこれ以外の
非デバイス形成領域とが設けられ、前記非デバイス形成
領域には、前記表示部形成領域から前記半導体チップ搭
載領域内を横切って前記突出部の端部に延出された前記
半導体チップ出力用配線が接続される共通電極が形成さ
れ、かつ前記半導体チップ出力用配線の前記表示部形成
領域側に延出された他端部は、前記表示部形成領域内の
表示電極素子に接続された状態で前記表示部形成領域内
に形成されていることを特徴とする。 また、請求項４記
載の発明は、表示部形成領域を有する相対向する２枚の
基板のうち、一方の基板に他方の基板の隣接する２辺の
端部からそれぞれ突出する突出部を形成し、これら突出
部の前記表示部形成領域側の一面に半導体チップを搭載
するための半導体チップ搭載領域をそれぞれ設け、前記
一方の基板の前記表示部形成領域側の一面に、前記表示
部形成領域から前記半導体チップ搭載領域内をそれぞれ
横切って前記突出部の各端部に延出された半導体チップ
出力用配線と、前記半導体チップ搭載領域の互いに接近
する側の各一端部から前記突出部の各端部に沿う方向に
向けて延出されて隣接する２辺が交差する前記基板のコ
ーナー部 付近で集合する半導体チップ入力用配線とを形
成したことを特徴とする。 さらに、請求項５記載の発明
は、前記半導体チップ入力用配線が、前記半導体チップ
搭載領域の互いに接近する側の各一端部における少なく
とも２辺から前記突出部の各端部に沿う方向に向けて延
出されていることを特徴とする。
【００１０】
【作用】請求項１、２記載の発明によれば、半導体チッ
プ出力用配線が表示部形成領域から半導体チップ搭載領
域内を横切って突出部の端部に延出されているので、半
導体チップ出力用配線を静電気対策用配線として使用す
ることができ、しかも半導体チップ搭載領域内の半導体
チップ出力用配線が半導体チップによって覆われ、その
先端部のみが一方の基板の端部に露出しているだけであ
るから、半導体チップ出力用配線を静電気対策用配線と
して使用しても、従来のように異物によって隣接し合う
半導体チップ出力用配線同士が短絡することが少なく、
電気的信頼性の高いものが得られ、また半導体チップ搭
載領域の一端部における少なくとも２辺から半導体チッ
プ入力用配線が突出部の端部に沿う方向に向けて延出さ
れているので、例えば半導体チップ全体を細長い形状に
しても、半導体チップ搭載領域内における半導体チップ
入力用配線を余裕をもって設けることができ、これによ
っても電気的信頼性の高いものが得られる。 また、請求
項３記載の発明によれば、表示部形成領域から半導体チ
ップ搭載領域内を横切って突出部の端部に延出された半
導体チップ出力用配線が非デバイス形成領域に形成され
た共通電極に接続されているので、配向膜のラビング処
理などの摩擦により静電気が発生し、表示電極素子およ
び各配線ごとに帯電する電荷が異なっても、共通電極を
介して電荷が速やかに移動することにより、すべての表
示電極素子および配線が同電位に保たれることになり、
静電気による表示電極素子および配線の断線あるいはそ
の部分の配向膜の破損などを防ぐことができ、しかも半
導体チップ出力用配線の表示部形成領域側に延出された
他端部が表示部形成領域内に形成されているので、半導
体チップ出力用配線の他端部が２枚の基板の重なり合う
端部に設けられることがなく、この他端部において、従
来のように異物によって隣接し合う半導体チップ出力用
配線同士が短絡するのを確実に防ぐことができ、電気的
信頼性の高いものを得ることができる。 さらに、請求項
４、５記載の発明によれば、一方の基板に他方の基板の
隣接する２辺の端部からそれぞれ突出する突出部を形成
し、これら突出部の表示部形成領域側の一面に半導体チ
ップ搭載領域をそれぞれ設け、前記一方の基板の表示部
形成領域側の一面に、表示部形成領域から半導体チップ
搭載領域内をそれぞれ横切って突出部の各端部に延出さ
れた半導体チップ出力用配線を形成したので、請求項１
記載の発明と同様の作用効果があるほか、特に、一方の
基板の表示部形成領域側の一面に、半導体チップ搭載領
域の互いに接近する側の各一端部から突出部の各端部に
沿う方向に向けて延出形成された半導体チップ入力用配
線を隣接する２辺が交差する基板のコーナー部付近で集
合させたので、例えばフレキシブル配線基板を接続する
際、１ケ所で接合することが可能となり、接続作業が容
易になる。
プ出力用配線が表示部形成領域から半導体チップ搭載領
域内を横切って突出部の端部に延出されているので、半
導体チップ出力用配線を静電気対策用配線として使用す
ることができ、しかも半導体チップ搭載領域内の半導体
チップ出力用配線が半導体チップによって覆われ、その
先端部のみが一方の基板の端部に露出しているだけであ
るから、半導体チップ出力用配線を静電気対策用配線と
して使用しても、従来のように異物によって隣接し合う
半導体チップ出力用配線同士が短絡することが少なく、
電気的信頼性の高いものが得られ、また半導体チップ搭
載領域の一端部における少なくとも２辺から半導体チッ
プ入力用配線が突出部の端部に沿う方向に向けて延出さ
れているので、例えば半導体チップ全体を細長い形状に
しても、半導体チップ搭載領域内における半導体チップ
入力用配線を余裕をもって設けることができ、これによ
っても電気的信頼性の高いものが得られる。 また、請求
項３記載の発明によれば、表示部形成領域から半導体チ
ップ搭載領域内を横切って突出部の端部に延出された半
導体チップ出力用配線が非デバイス形成領域に形成され
た共通電極に接続されているので、配向膜のラビング処
理などの摩擦により静電気が発生し、表示電極素子およ
び各配線ごとに帯電する電荷が異なっても、共通電極を
介して電荷が速やかに移動することにより、すべての表
示電極素子および配線が同電位に保たれることになり、
静電気による表示電極素子および配線の断線あるいはそ
の部分の配向膜の破損などを防ぐことができ、しかも半
導体チップ出力用配線の表示部形成領域側に延出された
他端部が表示部形成領域内に形成されているので、半導
体チップ出力用配線の他端部が２枚の基板の重なり合う
端部に設けられることがなく、この他端部において、従
来のように異物によって隣接し合う半導体チップ出力用
配線同士が短絡するのを確実に防ぐことができ、電気的
信頼性の高いものを得ることができる。 さらに、請求項
４、５記載の発明によれば、一方の基板に他方の基板の
隣接する２辺の端部からそれぞれ突出する突出部を形成
し、これら突出部の表示部形成領域側の一面に半導体チ
ップ搭載領域をそれぞれ設け、前記一方の基板の表示部
形成領域側の一面に、表示部形成領域から半導体チップ
搭載領域内をそれぞれ横切って突出部の各端部に延出さ
れた半導体チップ出力用配線を形成したので、請求項１
記載の発明と同様の作用効果があるほか、特に、一方の
基板の表示部形成領域側の一面に、半導体チップ搭載領
域の互いに接近する側の各一端部から突出部の各端部に
沿う方向に向けて延出形成された半導体チップ入力用配
線を隣接する２辺が交差する基板のコーナー部付近で集
合させたので、例えばフレキシブル配線基板を接続する
際、１ケ所で接合することが可能となり、接続作業が容
易になる。
【００１１】
【実施例】以下、図１〜図５を参照して、この発明の液
晶表示デバイスおよびその製造方法の一実施例について
説明する。図１〜図４は液晶表示デバイスの製造工程を
示したものであり、図５は半導体チップの底面を示した
ものである。これらの図を参照しながら、液晶表示デバ
イスの構造を製造工程順に説明する。なお、図６および
図７に示された従来例と同一部分は同一符号を付し、そ
の説明は適宜省略する。
晶表示デバイスおよびその製造方法の一実施例について
説明する。図１〜図４は液晶表示デバイスの製造工程を
示したものであり、図５は半導体チップの底面を示した
ものである。これらの図を参照しながら、液晶表示デバ
イスの構造を製造工程順に説明する。なお、図６および
図７に示された従来例と同一部分は同一符号を付し、そ
の説明は適宜省略する。
【００１２】この液晶表示デバイスを製造する場合に
は、従来と同様、一度に複数個の液晶表示パネルを製造
する。このため、まず、図１に示すように、ガラスある
は合成樹脂などの透明な材料からなるベース基板２０を
用意する。このベース基板２０には、複数個のデバイス
形成領域（同図でも１つのみを示す）２１および非デバ
イス形成領域２２が設けられている。デバイス形成領域
２１には、表示部形成領域８およびその下辺側および右
辺側に半導体チップ搭載領域１１、１２が設けられてい
る。表示部形成領域８には、表示電極素子としてそれぞ
れＴＦＴが搭載された透明電極（いずれも図示せず）が
各画素に対応して設けられている。
は、従来と同様、一度に複数個の液晶表示パネルを製造
する。このため、まず、図１に示すように、ガラスある
は合成樹脂などの透明な材料からなるベース基板２０を
用意する。このベース基板２０には、複数個のデバイス
形成領域（同図でも１つのみを示す）２１および非デバ
イス形成領域２２が設けられている。デバイス形成領域
２１には、表示部形成領域８およびその下辺側および右
辺側に半導体チップ搭載領域１１、１２が設けられてい
る。表示部形成領域８には、表示電極素子としてそれぞ
れＴＦＴが搭載された透明電極（いずれも図示せず）が
各画素に対応して設けられている。
【００１３】デバイス形成領域２１内には、表示部形成
領域８の表示電極素子にそれぞれ接続され、かつ半導体
チップ搭載領域１１、１２内を横切って表示部形成領域
８と反対側つまり後述する突出部９、１０の端部に向け
て延出形成された半導体チップ出力用配線（以下、出力
用配線という）３０、３１が形成されている。この場
合、下辺側の出力用配線３０は、半導体チップ搭載領域
１１内にその右端部を除いて左右方向に配列されてい
る。右辺側の出力用配線３１は、半導体チップ搭載領域
１２内にその下端部を除いて上下方向に配列されてい
る。また、デバイス形成領域２１内には、半導体チップ
入力用配線（以下、入力用配線）３２、３３が半導体チ
ップ搭載領域１１、１２内の各端部から延出されてデバ
イス形成領域２１の右辺下部の所定個所に集められて形
成されている。すなわち、下辺側の入力用配線３２は、
半導体チップ搭載領域１１内の右端部からデバイス形成
領域２１の下辺に沿う方向、つまり後述する突出部９の
下端部に沿う方向（図１では右側）に向けて延出されて
いる。右辺側の入力用配線３３は、半導体チップ搭載領
域１２内の下端部からデバイス形成領域２１の右辺に沿
う方向、つまり後述する突出部１０の右端部に沿う方向
（同図では下側）に向けて延出されている。さらに、非
デバイス形成領域２２には、出力用配線３０、３１に接
続された共通電極３４がデバイス形成領域２１の下辺お
よび右辺に沿って形成されている。なお、表示形成領域
８の近傍には、入力用配線３３に接続されたコモン電極
端子３５が設けられている。
領域８の表示電極素子にそれぞれ接続され、かつ半導体
チップ搭載領域１１、１２内を横切って表示部形成領域
８と反対側つまり後述する突出部９、１０の端部に向け
て延出形成された半導体チップ出力用配線（以下、出力
用配線という）３０、３１が形成されている。この場
合、下辺側の出力用配線３０は、半導体チップ搭載領域
１１内にその右端部を除いて左右方向に配列されてい
る。右辺側の出力用配線３１は、半導体チップ搭載領域
１２内にその下端部を除いて上下方向に配列されてい
る。また、デバイス形成領域２１内には、半導体チップ
入力用配線（以下、入力用配線）３２、３３が半導体チ
ップ搭載領域１１、１２内の各端部から延出されてデバ
イス形成領域２１の右辺下部の所定個所に集められて形
成されている。すなわち、下辺側の入力用配線３２は、
半導体チップ搭載領域１１内の右端部からデバイス形成
領域２１の下辺に沿う方向、つまり後述する突出部９の
下端部に沿う方向（図１では右側）に向けて延出されて
いる。右辺側の入力用配線３３は、半導体チップ搭載領
域１２内の下端部からデバイス形成領域２１の右辺に沿
う方向、つまり後述する突出部１０の右端部に沿う方向
（同図では下側）に向けて延出されている。さらに、非
デバイス形成領域２２には、出力用配線３０、３１に接
続された共通電極３４がデバイス形成領域２１の下辺お
よび右辺に沿って形成されている。なお、表示形成領域
８の近傍には、入力用配線３３に接続されたコモン電極
端子３５が設けられている。
【００１４】次に、ベース基板２０の表示形成領域８に
対応する個所にポリイミドなどからなる配向膜（図示せ
ず）を形成する。次に、ベース基板２０をラビングステ
ージ上に載置し、この状態で配向膜の表面をフェルトな
どのラビング布で一定方向に擦ってラビング処理する。
このとき、配向膜の表面に摩擦による静電気が発生し、
表示電極素子ごとに帯電する電荷量が異なっても、すべ
ての表示電極素子が出力用配線３０、３１を介して共通
電極３４に接続されているので、共通電極３４を介して
電荷が速やかに移動することにより、すべての表示電極
素子が同電位に保たれることになる。この結果、隣接す
る表示電極素子間で放電が生じることがなく、表示電極
素子に断線が生じたり、その部分の配向膜が破壊された
りするのを防止することができる。また、ラビング処理
後にベース基板２０をラビングステージ上から引き剥が
すとき、ベース基板２０の下面に接触して静電気が発生
しても、上記と同様にして、静電気破壊の発生を防ぐこ
とができる。この場合、共通電極３４を接地しておけ
ば、発生した電荷が速やかに流れるので、効果的に除電
することができ、静電破壊の発生をより一層防止するこ
とができる。
対応する個所にポリイミドなどからなる配向膜（図示せ
ず）を形成する。次に、ベース基板２０をラビングステ
ージ上に載置し、この状態で配向膜の表面をフェルトな
どのラビング布で一定方向に擦ってラビング処理する。
このとき、配向膜の表面に摩擦による静電気が発生し、
表示電極素子ごとに帯電する電荷量が異なっても、すべ
ての表示電極素子が出力用配線３０、３１を介して共通
電極３４に接続されているので、共通電極３４を介して
電荷が速やかに移動することにより、すべての表示電極
素子が同電位に保たれることになる。この結果、隣接す
る表示電極素子間で放電が生じることがなく、表示電極
素子に断線が生じたり、その部分の配向膜が破壊された
りするのを防止することができる。また、ラビング処理
後にベース基板２０をラビングステージ上から引き剥が
すとき、ベース基板２０の下面に接触して静電気が発生
しても、上記と同様にして、静電気破壊の発生を防ぐこ
とができる。この場合、共通電極３４を接地しておけ
ば、発生した電荷が速やかに流れるので、効果的に除電
することができ、静電破壊の発生をより一層防止するこ
とができる。
【００１５】次に、図２に示すように、ベース基板２０
上の表示形成領域８の外周にエポキシ樹脂などからなる
シール材７を形成し、このシール材７を介して上側の透
明基板５を貼り付ける。この場合、上側の透明基板５
は、ベース基板２０と同じ材料からなり、表示形成領域
８を含むシール材７の外周に対応する大きさに形成され
ている。この上側の透明基板５の下面には、全面ベタパ
ターンの透明電極からなる表示電極素子および配向膜
（いずれも図示せず）が表示形成領域８に対応して形成
されているとともに、この表示電極素子に接続された共
通電極３６が形成されている。なお、共通電極３６はク
ロス材（図示せず）を介してコモン電極端子３５と接続
されている。
上の表示形成領域８の外周にエポキシ樹脂などからなる
シール材７を形成し、このシール材７を介して上側の透
明基板５を貼り付ける。この場合、上側の透明基板５
は、ベース基板２０と同じ材料からなり、表示形成領域
８を含むシール材７の外周に対応する大きさに形成され
ている。この上側の透明基板５の下面には、全面ベタパ
ターンの透明電極からなる表示電極素子および配向膜
（いずれも図示せず）が表示形成領域８に対応して形成
されているとともに、この表示電極素子に接続された共
通電極３６が形成されている。なお、共通電極３６はク
ロス材（図示せず）を介してコモン電極端子３５と接続
されている。
【００１６】次に、貼り合わされた両基板２０、５を図
１および図２に２点鎖線で示すデバイス形成領域２１の
境界に沿って切断する。すると、図３に示すような単体
の液晶表示パネル４０が複数個得られる。このようにし
て得られた液晶表示パネル４０では、ベース基板２０の
デバイス形成領域２１と非デバイス形成領域２２との境
界で切断されることにより、ベース基板２０が下側の透
明基板６になるとともに、出力用配線３０、３１と共通
電極３４との間で切断されるため、図３に示すように各
出力用配線３０、３１はそれぞれ分離し、隣接する出力
用配線３０、３１同士が導通することのない状態とな
る。また、この液晶表示パネル４０では、下側の透明基
板６の下辺および右辺の各突出部９、１０が上側の透明
基板５の下辺および右辺から突出し、この突出部９、１
０上に設けられた半導体チップ搭載領域１１、１２が露
出している。
１および図２に２点鎖線で示すデバイス形成領域２１の
境界に沿って切断する。すると、図３に示すような単体
の液晶表示パネル４０が複数個得られる。このようにし
て得られた液晶表示パネル４０では、ベース基板２０の
デバイス形成領域２１と非デバイス形成領域２２との境
界で切断されることにより、ベース基板２０が下側の透
明基板６になるとともに、出力用配線３０、３１と共通
電極３４との間で切断されるため、図３に示すように各
出力用配線３０、３１はそれぞれ分離し、隣接する出力
用配線３０、３１同士が導通することのない状態とな
る。また、この液晶表示パネル４０では、下側の透明基
板６の下辺および右辺の各突出部９、１０が上側の透明
基板５の下辺および右辺から突出し、この突出部９、１
０上に設けられた半導体チップ搭載領域１１、１２が露
出している。
【００１７】次に、下側の透明基板６の突出部９、１０
上の半導体チップ搭載領域１１、１２上にそれぞれ半導
体チップ４１、４２を搭載する。この場合、下辺側の半
導体チップ搭載領域１１に搭載される一方の半導体チッ
プ４１の下面における上辺近傍には、図５（ａ）に示す
ように、出力用バンプ電極４３が半導体チップ４１の右
端部から左端側に向けて配列形成されている。この出力
用バンプ電極４３の配列方向の延長側における半導体チ
ップ４１の下面の左端部には、その上辺、左辺、下辺に
沿って入力用バンプ電極４４が配列形成されている。そ
して、この半導体チップ４１を半導体チップ搭載領域１
１に搭載する際には、天地を反転するとともに左右も反
転させた後、出力用バンプ電極４３を半導体チップ搭載
領域１１内の出力用配線３０に対応させるとともに、入
力用バンプ電極４４を半導体チップ搭載領域１１内の入
力用配線３２に対応させ、この状態で異方導電性接着剤
（図示せず）を介して接合する。
上の半導体チップ搭載領域１１、１２上にそれぞれ半導
体チップ４１、４２を搭載する。この場合、下辺側の半
導体チップ搭載領域１１に搭載される一方の半導体チッ
プ４１の下面における上辺近傍には、図５（ａ）に示す
ように、出力用バンプ電極４３が半導体チップ４１の右
端部から左端側に向けて配列形成されている。この出力
用バンプ電極４３の配列方向の延長側における半導体チ
ップ４１の下面の左端部には、その上辺、左辺、下辺に
沿って入力用バンプ電極４４が配列形成されている。そ
して、この半導体チップ４１を半導体チップ搭載領域１
１に搭載する際には、天地を反転するとともに左右も反
転させた後、出力用バンプ電極４３を半導体チップ搭載
領域１１内の出力用配線３０に対応させるとともに、入
力用バンプ電極４４を半導体チップ搭載領域１１内の入
力用配線３２に対応させ、この状態で異方導電性接着剤
（図示せず）を介して接合する。
【００１８】また、右辺側の半導体チップ搭載領域１２
に搭載される他方の半導体チップ４２の下面における上
辺近傍には、図５（ｂ）に示すように、出力用バンプ電
極４５が半導体チップ４２の左端部から右端側に向けて
配列形成されている。この出力用バンプ電極４５の配列
方向の延長側における半導体チップ４２の下面の右端部
には、その上辺、右辺、下辺に沿って入力用バンプ電極
４６が配列形成されている。そして、この半導体チップ
４２を半導体チップ搭載領域１２に搭載する際には、上
記と同様、天地を反転させるとともに左右をも反転させ
た後、出力用バンプ電極４５を半導体チップ搭載領域１
２内の出力用配線３１に対応させるとともに、入力用バ
ンプ電極４６を半導体チップ搭載領域１２内の入力用配
線３３に対応させ、この状態で異方導電性接着剤（図示
せず）を介して接合する。
に搭載される他方の半導体チップ４２の下面における上
辺近傍には、図５（ｂ）に示すように、出力用バンプ電
極４５が半導体チップ４２の左端部から右端側に向けて
配列形成されている。この出力用バンプ電極４５の配列
方向の延長側における半導体チップ４２の下面の右端部
には、その上辺、右辺、下辺に沿って入力用バンプ電極
４６が配列形成されている。そして、この半導体チップ
４２を半導体チップ搭載領域１２に搭載する際には、上
記と同様、天地を反転させるとともに左右をも反転させ
た後、出力用バンプ電極４５を半導体チップ搭載領域１
２内の出力用配線３１に対応させるとともに、入力用バ
ンプ電極４６を半導体チップ搭載領域１２内の入力用配
線３３に対応させ、この状態で異方導電性接着剤（図示
せず）を介して接合する。
【００１９】次に、図４に示すように、下側の透明基板
６の右端下部の所定個所に集められた各入力用配線３
２、３３の端部にフレキシブル配線基板５０を接続す
る。この場合、フレキシブル配線基板５０はほぼ帯状に
形成されたフィルムであり、その下面には制御信号や電
源などを伝達する接続配線５１がほぼ平行に形成されて
いる。そして、フレキシブル配線基板５０の接続配線５
１の一端部は異方導電性接着剤などを介して各入力用配
線３２、３３に接続されており、接続配線５１の他端部
は図示しない制御回路基板に接続されている。この結
果、透明基板６に直接半導体チップ４１、４２が搭載さ
れて制御回路基板に接続された液晶表示デバイスが得ら
れる。
６の右端下部の所定個所に集められた各入力用配線３
２、３３の端部にフレキシブル配線基板５０を接続す
る。この場合、フレキシブル配線基板５０はほぼ帯状に
形成されたフィルムであり、その下面には制御信号や電
源などを伝達する接続配線５１がほぼ平行に形成されて
いる。そして、フレキシブル配線基板５０の接続配線５
１の一端部は異方導電性接着剤などを介して各入力用配
線３２、３３に接続されており、接続配線５１の他端部
は図示しない制御回路基板に接続されている。この結
果、透明基板６に直接半導体チップ４１、４２が搭載さ
れて制御回路基板に接続された液晶表示デバイスが得ら
れる。
【００２０】このような液晶表示デバイスでは、表示部
形成領域８の表示電極素子に接続された出力用配線３
０、３１が半導体チップ搭載領域１１、１２内を横切っ
て表示部形成領域８と反対側に延出形成されているの
で、出力用配線３０、３１を静電気対策用配線として使
用することができるとともに、出力用配線３０、３１が
上下の透明基板５、６の重なり合う端部つまり透明基板
５、６の上辺および左辺に設けられておらず、しかも半
導体チップ搭載領域１１、１２内の出力用配線３０、３
１が半導体チップ４１、４２によって覆われ、その先端
部のみが透明基板６の下辺および右辺に露出しているだ
けであるから、出力用配線３０、３１を静電気対策用配
線として使用しても、従来のような異物によって隣接し
合う出力用配線３０、３１同士が短絡することが少な
く、電気的信頼性の高いものを得ることができる。
形成領域８の表示電極素子に接続された出力用配線３
０、３１が半導体チップ搭載領域１１、１２内を横切っ
て表示部形成領域８と反対側に延出形成されているの
で、出力用配線３０、３１を静電気対策用配線として使
用することができるとともに、出力用配線３０、３１が
上下の透明基板５、６の重なり合う端部つまり透明基板
５、６の上辺および左辺に設けられておらず、しかも半
導体チップ搭載領域１１、１２内の出力用配線３０、３
１が半導体チップ４１、４２によって覆われ、その先端
部のみが透明基板６の下辺および右辺に露出しているだ
けであるから、出力用配線３０、３１を静電気対策用配
線として使用しても、従来のような異物によって隣接し
合う出力用配線３０、３１同士が短絡することが少な
く、電気的信頼性の高いものを得ることができる。
【００２１】また、この液晶表示デバイスでは、２つの
半導体チップ４１、４２の各入力用バンプ電極４４、４
６が接続される入力用配線３２、３３が各半導体チップ
搭載領域１１、１２の端部から延出されて下側の透明基
板６の右辺下部の所定個所に集められているので、フレ
キシブル配線基板５０を１ヶ所で接合すれば良く、フレ
キシブル配線基板５０の接続作業が容易にでき、しかも
フレキシブル配線基板５０を従来のようなほぼＬ字形状
に形成する必要はなく帯状に形成すれば良いので、形状
が単純であり、簡単に製作することができる。
半導体チップ４１、４２の各入力用バンプ電極４４、４
６が接続される入力用配線３２、３３が各半導体チップ
搭載領域１１、１２の端部から延出されて下側の透明基
板６の右辺下部の所定個所に集められているので、フレ
キシブル配線基板５０を１ヶ所で接合すれば良く、フレ
キシブル配線基板５０の接続作業が容易にでき、しかも
フレキシブル配線基板５０を従来のようなほぼＬ字形状
に形成する必要はなく帯状に形成すれば良いので、形状
が単純であり、簡単に製作することができる。
【００２２】なお、上記実施例では、アクティブタイプ
の液晶表示デバイスについて述べたが、これに限らず、
単純マトリクスタイプの液晶表示デバイスにも適用する
ことができる。
の液晶表示デバイスについて述べたが、これに限らず、
単純マトリクスタイプの液晶表示デバイスにも適用する
ことができる。
【００２３】
【発明の効果】以上説明したように、請求項１、２記載
の発明によれば、半導体チップ出力用配線が表示部形成
領域から半導体チップ搭載領域内を横切って突出部の端
部に延出されているので、半導体チップ出力用配線を静
電気対策用配線として使用することができ、しかも半導
体チップ搭載領域内の半導体チップ出力用配線が半導体
チップによって覆われ、その先端部のみが一方の基板の
端部に露出しているだけであるから、半導体チップ出力
用配線を静電気対策用配線として使用しても、従来のよ
うに異物によって隣接し合う半導体チップ出力用配線同
士が短絡することが少なく、電気的信頼性の高いものが
得られ、また半導体チップ搭載領域の一端部における少
なくとも２辺から半導体チップ入力用配線が突出部の端
部に沿う方向に向けて延出されているので、半導体チッ
プ搭載領域内における半導体チップ入力用配線を余裕を
もって設けることができ、これによっても電気的信頼性
の高いものが得られる。 また、請求項３記載の発明によ
れば、表示部形成領域から半導体チップ搭載領域内を横
切って突出部の端部に延出された半導体チップ出力用配
線が非デバイス形成領域に形成された共通電極に接続さ
れているので、配向膜のラビング処理などの摩擦により
静電気が発生し、表示電極素子および各配線ごとに帯電
する電荷が異なっても、共通電極を介して電荷が速やか
に移動することにより、すべての表示電極素子および配
線が同電位に保たれることになり、静電気による表示電
極素子および配線の断線あるいはその部分の配向膜の破
損などを防ぐことができ、しかも半導体チップ出力用配
線の表示部形成領域側に延出された他端部が表示部形成
領域内に形成されているので、半導体チップ出力用配線
の他端部が２枚の基板の重なり合う端部に設けられるこ
とがなく、この他端部において、従来のように異物によ
って隣接し合う半導体チップ出力用配線同士が短絡する
のを確実に防ぐことができ、電気的信頼性の高いものを
得ることができる。 さらに、請求項４、５記載の発明に
よれば、一方の基板に他方の基板の隣接する２辺の端部
からそれぞれ突出する突出部を形成し、これら突出部の
表示部形成領域側の一面に半導体チップ搭載領域をそれ
ぞれ設け、前記一方の基板の表示部 形成領域側の一面
に、表示部形成領域から半導体チップ搭載領域内をそれ
ぞれ横切って突出部の各端部に延出された半導体チップ
出力用配線を形成したので、請求項１記載の発明と同様
の作用効果があるほか、特に、一方の基板の表示部形成
領域側の一面に、半導体チップ搭載領域の互いに接近す
る側の各一端部から突出部の各端部に沿う方向に向けて
延出形成された半導体チップ入力用配線を隣接する２辺
が交差する基板のコーナー部付近で集合させたので、例
えばフレキシブル配線基板を接続する際、１ケ所で接合
することが可能となり、接続作業が容易になる。
の発明によれば、半導体チップ出力用配線が表示部形成
領域から半導体チップ搭載領域内を横切って突出部の端
部に延出されているので、半導体チップ出力用配線を静
電気対策用配線として使用することができ、しかも半導
体チップ搭載領域内の半導体チップ出力用配線が半導体
チップによって覆われ、その先端部のみが一方の基板の
端部に露出しているだけであるから、半導体チップ出力
用配線を静電気対策用配線として使用しても、従来のよ
うに異物によって隣接し合う半導体チップ出力用配線同
士が短絡することが少なく、電気的信頼性の高いものが
得られ、また半導体チップ搭載領域の一端部における少
なくとも２辺から半導体チップ入力用配線が突出部の端
部に沿う方向に向けて延出されているので、半導体チッ
プ搭載領域内における半導体チップ入力用配線を余裕を
もって設けることができ、これによっても電気的信頼性
の高いものが得られる。 また、請求項３記載の発明によ
れば、表示部形成領域から半導体チップ搭載領域内を横
切って突出部の端部に延出された半導体チップ出力用配
線が非デバイス形成領域に形成された共通電極に接続さ
れているので、配向膜のラビング処理などの摩擦により
静電気が発生し、表示電極素子および各配線ごとに帯電
する電荷が異なっても、共通電極を介して電荷が速やか
に移動することにより、すべての表示電極素子および配
線が同電位に保たれることになり、静電気による表示電
極素子および配線の断線あるいはその部分の配向膜の破
損などを防ぐことができ、しかも半導体チップ出力用配
線の表示部形成領域側に延出された他端部が表示部形成
領域内に形成されているので、半導体チップ出力用配線
の他端部が２枚の基板の重なり合う端部に設けられるこ
とがなく、この他端部において、従来のように異物によ
って隣接し合う半導体チップ出力用配線同士が短絡する
のを確実に防ぐことができ、電気的信頼性の高いものを
得ることができる。 さらに、請求項４、５記載の発明に
よれば、一方の基板に他方の基板の隣接する２辺の端部
からそれぞれ突出する突出部を形成し、これら突出部の
表示部形成領域側の一面に半導体チップ搭載領域をそれ
ぞれ設け、前記一方の基板の表示部 形成領域側の一面
に、表示部形成領域から半導体チップ搭載領域内をそれ
ぞれ横切って突出部の各端部に延出された半導体チップ
出力用配線を形成したので、請求項１記載の発明と同様
の作用効果があるほか、特に、一方の基板の表示部形成
領域側の一面に、半導体チップ搭載領域の互いに接近す
る側の各一端部から突出部の各端部に沿う方向に向けて
延出形成された半導体チップ入力用配線を隣接する２辺
が交差する基板のコーナー部付近で集合させたので、例
えばフレキシブル配線基板を接続する際、１ケ所で接合
することが可能となり、接続作業が容易になる。
【図１】この発明の液晶表示デバイスの製造過程におけ
る透明なベース基板上の配線状態を示す図。
る透明なベース基板上の配線状態を示す図。
【図２】図１のベース基板にシール材を介して上側の透
明基板を貼り合わせた状態を示す図。
明基板を貼り合わせた状態を示す図。
【図３】図２のベース基板をデバイス形成領域の境界で
切断して得られた液晶表示パネルを示す図。
切断して得られた液晶表示パネルを示す図。
【図４】図３の液晶表示パネルに半導体チップおよびフ
レキシブル配線基板を取り付けてなる液晶表示デバイス
を示す図。
レキシブル配線基板を取り付けてなる液晶表示デバイス
を示す図。
【図５】図４の半導体チップのバンプ電極の配列状態を
示し、（ａ）は下辺側の半導体チップ搭載領域に搭載さ
れる半導体チップの下面図、（ｂ）は右辺側の半導体チ
ップ搭載領域に搭載される半導体チップの下面図。
示し、（ａ）は下辺側の半導体チップ搭載領域に搭載さ
れる半導体チップの下面図、（ｂ）は右辺側の半導体チ
ップ搭載領域に搭載される半導体チップの下面図。
【図６】従来の液晶表示デバイスを示す図。
【図７】図６の液晶表示デバイスの製造過程におけるベ
ース基板上の配線状態を示す図。
ース基板上の配線状態を示す図。
５、６ 透明基板 ８ 表示部形成領域 ９、１０ 突出部 １１、１２ 半導体チップ搭載領域 ２０ ベース基板 ２１ デバイス形成領域 ２２ 非デバイス形成領域 ３０、３１ 半導体チップ出力用配線 ３２、３３ 半導体チップ入力用配線 ３４ 共通電極 ４０ 液晶表示パネル ４１、４２ 半導体チップ ４３、４５ 出力用バンプ電極 ４４、４６ 入力用バンプ電極
Claims (5)
- 【請求項１】 表示部形成領域を有する相対向する２枚
の基板のうち、一方の基板に他方の基板の端部から突出
する突出部を形成し、この突出部の前記表示部形成領域
側の一面に半導体チップを搭載するための半導体チップ
搭載領域を設け、前記一方の基板の前記表示部形成領域
側の一面に、前記表示部形成領域から前記半導体チップ
搭載領域内を横切って前記突出部の端部に延出された半
導体チップ出力用配線と、前記半導体チップ搭載領域の
一端部における少なくとも２辺から前記突出部の端部に
沿う方向に向けて延出された半導体チップ入力用配線と
を形成したことを特徴とする液晶表示デバイス。 - 【請求項２】 前記半導体チップ入力用配線は、前記半
導体チップ搭載領域の一端部における少なくとも端辺と
これに隣接する１辺とから前記突出部の端部に沿う方向
に向けて延出されていることを特徴とする請求項１記載
の液晶表示デバイス。 - 【請求項３】 前記一方の基板には、前記表示部形成領
域および前記半導体チップ搭載領域を有するデバイス形
成領域とこれ以外の非デバイス形成領域とが設けられ、
前記非デバイス形成領域には、前記表示部形成領域から
前記半導体チップ搭載領域内を横切って前記突出部の端
部に延出された前記半導体チップ出力用配線が接続され
る共通電極が形成され、かつ前記半導体チップ出力用配
線の前記表示部形成領域側に延出された他端部は、前記
表示部形成領域内の表示電極素子に接続された状態で前
記表示部形成領域内に形成されていることを特徴とする
請求項１または２記載の液晶表示デバイス。 - 【請求項４】 表示部形成領域を有する相対向する２枚
の基板のうち、一方の基板に他方の基板の隣接する２辺
の端部からそれぞれ突出する突出部を形成し、これら突
出部の前記表示部形成領域側の一面に半導体チップを搭
載するための半導体チップ搭載領域をそれぞれ設け、前
記一方の基板の前記表示部形成領域側の一面に、前記表
示部形成領域から前記半導体チップ搭載領域内をそれぞ
れ横切って前記突出部の各端部に延出された半導体チッ
プ出力用配線と、前記半導体チップ搭載領域の互いに接
近する側の各一端部から前記突出部の各端部に沿う方向
に向けて延出されて隣接する２辺が交差する前記基板の
コーナー部付近で集合す る半導体チップ入力用配線とを
形成したことを特徴とする液晶表示デバイス。 - 【請求項５】 前記半導体チップ入力用配線は、前記半
導体チップ搭載領域の互いに接近する側の各一端部にお
ける少なくとも２辺から前記突出部の各端部に沿う方向
に向けて延出されていることを特徴とする請求項４記載
の液晶表示デバイス。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6160772A JP2753549B2 (ja) | 1994-06-21 | 1994-06-21 | 液晶表示デバイス |
| US08/491,318 US5689352A (en) | 1994-06-21 | 1995-06-16 | Liquid crystal display device and process for producing same |
| MYPI95001674A MY112462A (en) | 1994-06-21 | 1995-06-21 | Liquid crystal display device and process for producing same |
| KR1019950016756A KR100196043B1 (ko) | 1994-06-21 | 1995-06-21 | 액정표시 디바이스 및 그 제조방법 |
| CN95107668A CN1065635C (zh) | 1994-06-21 | 1995-06-21 | 液晶显示装置及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6160772A JP2753549B2 (ja) | 1994-06-21 | 1994-06-21 | 液晶表示デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH086056A JPH086056A (ja) | 1996-01-12 |
| JP2753549B2 true JP2753549B2 (ja) | 1998-05-20 |
Family
ID=15722127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6160772A Expired - Fee Related JP2753549B2 (ja) | 1994-06-21 | 1994-06-21 | 液晶表示デバイス |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5689352A (ja) |
| JP (1) | JP2753549B2 (ja) |
| KR (1) | KR100196043B1 (ja) |
| CN (1) | CN1065635C (ja) |
| MY (1) | MY112462A (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07318962A (ja) * | 1994-03-30 | 1995-12-08 | Seiko Instr Inc | 電気装置の電極基板、電極形成方法及び実装方法 |
| US5893624A (en) * | 1996-07-05 | 1999-04-13 | Seiko Instruments Inc. | Liquid crystal display device |
| JPH09120079A (ja) * | 1995-10-26 | 1997-05-06 | Hitachi Ltd | 液晶表示装置 |
| EP0840903A1 (en) * | 1996-04-18 | 1998-05-13 | Flat Panel Display Co. (Fpd) B.V. | Display device |
| JP3955376B2 (ja) * | 1997-05-13 | 2007-08-08 | セイコーエプソン株式会社 | 液晶表示パネルおよび液晶表示パネルの検査方法 |
| JP3474106B2 (ja) * | 1998-06-17 | 2003-12-08 | アルプス電気株式会社 | 液晶表示装置 |
| JP3025256B1 (ja) * | 1999-02-24 | 2000-03-27 | 松下電器産業株式会社 | 表示パネルへのｔｃｐフィルムの実装方法 |
| JP3868687B2 (ja) * | 1999-12-10 | 2007-01-17 | 株式会社アドバンスト・ディスプレイ | 表示装置用基板の製造方法 |
| US6747724B2 (en) | 2000-07-26 | 2004-06-08 | Casio Computer Co., Ltd. | Liquid crystal display device having non-display area with reduced width |
| KR100436085B1 (ko) * | 2000-10-20 | 2004-06-12 | 롬 가부시키가이샤 | 액정표시장치, 및 액정표시장치용 반도체 칩의 제조방법 |
| US6806938B2 (en) * | 2001-08-30 | 2004-10-19 | Kyocera Corporation | Liquid crystal display device with particular on substrate wiring, portable terminal and display equipment provided with the liquid crystal display device |
| KR20030021384A (ko) * | 2001-09-05 | 2003-03-15 | 주식회사 현대 디스플레이 테크놀로지 | 액정표시장치 |
| KR100511349B1 (ko) * | 2001-12-29 | 2005-08-31 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치 |
| JP4727313B2 (ja) * | 2005-06-20 | 2011-07-20 | 三菱電機株式会社 | 表示パネルおよびそれを搭載する表示装置、並びに表示装置の製造方法 |
| US8388079B2 (en) * | 2005-08-24 | 2013-03-05 | Kabushiki Kaisha Ishii Hyoki | Inkjet head, method of detecting ejection abnormality of the inkjet head, and method of forming film |
| US8786582B2 (en) * | 2009-10-27 | 2014-07-22 | Sharp Kabushiki Kaisha | Display panel and display apparatus |
| KR101577667B1 (ko) * | 2014-05-27 | 2015-12-16 | 엘지디스플레이 주식회사 | 액정표시패널 및 그 장치 |
| KR102200403B1 (ko) * | 2014-11-18 | 2021-01-07 | 엘지디스플레이 주식회사 | 액정표시장치 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5276541A (en) * | 1989-05-19 | 1994-01-04 | International Business Machines Corporation | Method for forming a liquid crystal display with a sealing member |
| JP2872274B2 (ja) * | 1989-06-28 | 1999-03-17 | 株式会社日立製作所 | 液晶表示装置 |
| JPH0379053A (ja) * | 1989-08-22 | 1991-04-04 | Matsushita Electric Ind Co Ltd | フイルム・キャリア |
| US5200847A (en) * | 1990-05-01 | 1993-04-06 | Casio Computer Co., Ltd. | Liquid crystal display device having driving circuit forming on a heat-resistant sub-substrate |
| JP3086511B2 (ja) * | 1991-10-11 | 2000-09-11 | シチズン時計株式会社 | 液晶表示装置 |
| US5289336A (en) * | 1992-01-14 | 1994-02-22 | Harris Corporation | Static electricity dispersant |
| US5233448A (en) * | 1992-05-04 | 1993-08-03 | Industrial Technology Research Institute | Method of manufacturing a liquid crystal display panel including photoconductive electrostatic protection |
| KR100228520B1 (ko) * | 1992-08-13 | 1999-11-01 | 가시오 가즈오 | 박막트렌지스터 어레이 및 박막트렌지스터 어레이를 이용한 액정표시장치 |
| JPH06202152A (ja) * | 1992-12-28 | 1994-07-22 | Casio Comput Co Ltd | 薄膜トランジスタアレイ |
| US5467210A (en) * | 1993-02-16 | 1995-11-14 | Casio Computer Co., Ltd. | Arrangement of bonding IC chip to liquid crystal display device |
-
1994
- 1994-06-21 JP JP6160772A patent/JP2753549B2/ja not_active Expired - Fee Related
-
1995
- 1995-06-16 US US08/491,318 patent/US5689352A/en not_active Expired - Lifetime
- 1995-06-21 MY MYPI95001674A patent/MY112462A/en unknown
- 1995-06-21 KR KR1019950016756A patent/KR100196043B1/ko not_active IP Right Cessation
- 1995-06-21 CN CN95107668A patent/CN1065635C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR960001838A (ko) | 1996-01-25 |
| CN1065635C (zh) | 2001-05-09 |
| CN1121185A (zh) | 1996-04-24 |
| US5689352A (en) | 1997-11-18 |
| KR100196043B1 (ko) | 1999-06-15 |
| MY112462A (en) | 2001-06-30 |
| JPH086056A (ja) | 1996-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2753549B2 (ja) | 液晶表示デバイス | |
| US5180888A (en) | Conductive bonding agent and a conductive connecting method | |
| JP3730037B2 (ja) | 液晶表示装置 | |
| KR100244182B1 (ko) | 액정표시장치 | |
| JP2000171818A (ja) | 液晶表示装置 | |
| JP3276545B2 (ja) | アクティブマトリクス型液晶表示パネル及びアクティブマトリクス型液晶表示装置 | |
| EP0501413B1 (en) | Plane-type display apparatus | |
| JP4408192B2 (ja) | 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法 | |
| JP3326327B2 (ja) | 液晶表示パネル | |
| JPH0611721A (ja) | 液晶パネルの実装構造および実装方法 | |
| US5818562A (en) | Liquid crystal display device | |
| JPH10148840A (ja) | 液晶表示装置 | |
| KR100529563B1 (ko) | 액정 표시 장치용 패널 | |
| JP2002287662A (ja) | アクティブマトリックス基板およびその製造方法 | |
| JP2004205729A (ja) | 液晶装置及びその製造方法 | |
| KR20060037635A (ko) | 액정 표시 패널 | |
| JPH028817A (ja) | 電気装置の製造方法 | |
| JP3954152B2 (ja) | パネルの基板とフレキシブル配線板の接続構成及びそれを用いた液晶表示装置 | |
| KR0169443B1 (ko) | 액정 표시 장치 | |
| JPH11282386A (ja) | アクティブマトリクス基板装置の製造方法及び該アクティブマトリクス基板装置並びにこれを備えた電気光学パネル | |
| JP3449214B2 (ja) | 半導体チップ、その実装構造および液晶表示装置 | |
| JP2676973B2 (ja) | 液晶表示装置の製造方法 | |
| JP3464467B2 (ja) | アクティブマトリクス型液晶表示パネル | |
| JPH11297759A (ja) | 半導体チップの実装構造および液晶表示装置 | |
| JP3529229B2 (ja) | 導電テープ及びそれを用いた液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090306 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090306 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100306 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110306 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110306 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |