JP3868687B2 - 表示装置用基板の製造方法 - Google Patents

表示装置用基板の製造方法 Download PDF

Info

Publication number
JP3868687B2
JP3868687B2 JP35177799A JP35177799A JP3868687B2 JP 3868687 B2 JP3868687 B2 JP 3868687B2 JP 35177799 A JP35177799 A JP 35177799A JP 35177799 A JP35177799 A JP 35177799A JP 3868687 B2 JP3868687 B2 JP 3868687B2
Authority
JP
Japan
Prior art keywords
substrate
chamfering
wiring
mark
reference position
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35177799A
Other languages
English (en)
Other versions
JP2001166324A (ja
Inventor
昭範 角
一郎 高崎
美幸 廣末
Original Assignee
株式会社アドバンスト・ディスプレイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社アドバンスト・ディスプレイ filed Critical 株式会社アドバンスト・ディスプレイ
Priority to JP35177799A priority Critical patent/JP3868687B2/ja
Priority to US09/729,673 priority patent/US6480256B2/en
Priority to TW089126163A priority patent/TW554196B/zh
Priority to KR1020000074481A priority patent/KR100690408B1/ko
Publication of JP2001166324A publication Critical patent/JP2001166324A/ja
Priority to US10/283,206 priority patent/US6717629B2/en
Application granted granted Critical
Publication of JP3868687B2 publication Critical patent/JP3868687B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136204Arrangements to prevent high voltage or static electricity failures
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、基板上に画像表示を行う表示装置用基板の製造方法に関するものである。
【0002】
【従来の技術】
図9(a)に薄膜トランジスタ(TFT)をスイッチング素子として利用するアクティブマトリクス型TFT液晶表示装置の平面図を、また図9(b)に液晶表示装置を構成する基板端部の面取りエリアA2を中心とする要部平面図を示す。この液晶表示装置は第一の基板101と第二の基板102との間に液晶材料が狭持され、第一の基板101上に複数の信号配線103、走査配線104を形成し、信号配線103と走査配線104の交差する位置にTFTおよび画素電極を接続し、TFTを駆動することで、液晶材料の配向を制御し、画像を表示する。A1は表示エリアを示している。
【0003】
第一の基板101は第二の基板102よりも大きめに作製されており、第二の基板102の外側まで延長された信号配線103および走査配線104に接続端子部(信号配線接続端子部105と走査配線接続端子部106を総称する。)が形成されており、この接続端子部において、外部の駆動用回路と接続している。その他、符号107は第一の基板101の接続端子部が形成される側の端部に対して行われる面取り作業の際の面取り上限および下限を示す目印として形成された面取り量目印であり、109は信号配線103または走査配線104から延長された延長配線であり、110は面取りされる第一の基板101の端部に形成され、複数の延長配線109に電気的に接続されるショート配線をそれぞれ示している。
【0004】
第一の基板101とそれに対向する第二の基板102との重ね合わせおよび液晶注入などを行うセル組み立て工程においては、液晶材料を配向させるために、第一の基板101と第二の基板102上に塗布されたポリイミド膜(配向膜)を布で摩擦するラビングなどの工程が必要であるが、これらの工程では非常に大きな静電気を発生し、走査配線104、信号配線103に過電圧が印加され、配線上のTFTの劣化などによる線欠陥を生じる場合がある。このような線欠陥を防止する対策としては、信号配線103および走査配線104を短絡させるショート配線110を基板端部近くに配置し、点灯検査工程の前で端面の面取り作業によってこのショート配線110を切除する方法が知られている。
【0005】
しかし、ショート配線110は面取り量のばらつきなどにより除去不良を生じることがあり、この場合、隣接する配線間の短絡が生じ、線欠陥などの表示不良、検査用駆動回路の破壊などが生じるという問題があった。また、逆に除去不良防止のために面取り量を多く設定した場合においては、面取り作業の時間がかかり高コストになるほか、端子接続部などを削り取ってしまうなどの弊害が生じるという問題があった。
【0006】
また、一方で液晶表示装置は、ノート型パソコン、携帯端末などに使用されることから、軽量化、狭額縁化に対する要求が強い。これらを満たす一つの手段として、パネル端での面取り量を削減することによって面取り領域を節約する方法がある。この場合、従来よりも面取り精度を向上させることが要求され、コストをかけずに面取り精度向上を実現するには、通常の製造過程において面取り量を精度良く工程管理する方法を確立しなくてはならない。
【0007】
上記のような除去不良防止および面取り量縮小といった課題を解決するために、特開平8−278514号公報に開示されているような、面取り状態を示す目印を形成する方法が知られている。この方法においては図9(b)に示すように、面取り量の下限位置である、ショート配線110を含む面取りされるべき必要最小限の領域を示す位置と、面取り量の上限位置である、面取りされてはいけない領域を示す位置に面取り状態を示す面取り量目印107のパターンを配置形成し、面取り工程において目印部を目視で確認しながら作業することで、簡易にショート配線110の除去不良防止と過剰な面取り量の防止を行うことができると示されている。また、面取り量目印107を用いて面取り量を管理することで、面取り量のばらつきを簡易に精度良く把握することができ、新たな設備投資をすることなく、面取り精度を向上することができるということについて述べられている。
【0008】
【発明が解決しようとする課題】
しかし、通常、面取り量目印107の形成には、面取り量目印107形成のための新規プロセスを追加することを避けるために、第一の基板101上にある薄膜層を流用して形成するため、主にCr、Alなどの導電性薄膜が用いられる。そこで、他の導電性パターンと独立に形成されている場合、セル組み立て工程などの製造工程で発生する静電気によって、面取り量目印107のパターンが帯電し、後工程において放電が起こり、面取り量目印107およびそれに近接する絶縁膜や導電性膜のパターンを欠損したり、さらに面取り量目印107近傍にある走査配線104、信号配線103を欠落することで、線欠陥などの表示不良が発生する危険性があった。
【0009】
上記のような放電障害を回避する場合、面取り量目印107のパターンを絶縁膜にする対策が考えられるが、目印としての機能を有するには不透明な材料を用いる必要があり、第一の基板101上で使用する窒化シリコンなどの絶縁材料を流用できず、新規の面取り量目印107の形成工程が必要となり、コストアップにつながっていた。
【0010】
また、従来の面取り量目印107はショート配線110などの他の導電性配線と独立に形成されていたため、面取り量目印107を導電性配線が配置されていない位置に形成するなど、面取り量目印107の形成箇所が限定されてしまい、任意の箇所で面取り寸法を精度良く把握することが困難であった。
【0011】
この発明はこのような従来の課題を解決するためになされたものであり、面取り量目印となる導電性のパターンに生じる静電気に起因して発生する表示不良による工程歩留まり低下を防止し、かつ面取り量を縮小することで、低コスト化と軽量化、狭額縁化を実現する表示装置用基板の製造方法を提供することを目的とするものである。
0012
【課題を解決するための手段】
この発明による表示装置用基板の製造方法は、基板上に導電性配線を形成するとともに、複数の上記導電性配線を上記基板の端部近傍において互いに電気的に接続するショート配線を形成し、さらに上記ショート配線若しくは上記導電性配線に電気的に接続され、上記基板上の面取りの中心、上限、下限となる基準位置にそれぞれ配置される目印パターンと、複数個の上記目印パターンを互いに電気的に接続する接続配線によって構成される面取り量目印を形成する工程、上記基板に設けられた上記面取り量目印の面取りの中心となる基準位置に配置される上記目印パターンを基準として面取りを行い、上記ショート配線および面取りの下限となる基準位置に配置される上記目印パターンを切除するとともに、面取りの上限となる基準位置に配置される上記目印パターンを上記基板上に残す工程を含むものである。
0013
また、この発明による表示装置用基板の製造方法は、基板上に導電性配線を形成するとともに、複数の上記導電性配線を上記基板の端部近傍において互いに電気的に接続するショート配線を形成し、さらに上記導電性配線に電気的に接続され、上記基板上の面取りの中心、上限、下限となる基準位置にそれぞれ配置された目印パターンと、上記目印パターンと上記導電性配線を互いに電気的に接続する接続配線によって構成される面取り量目印を形成する工程、上記基板に設けられた上記面取り量目印の面取りの中心となる基準位置に配置される上記目印パターンを基準として面取りを行い、上記ショート配線および面取りの下限となる基準位置に配置される上記目印パターンを切除するとともに、面取りの上限となる基準位置に配置される上記目印パターンを上記基板上に残す工程を含むものである。
0014
さらに、この発明による表示装置用基板の製造方法は、基板上に導電性配線を形成するとともに、複数の上記導電性配線を上記基板の端部近傍において互いに電気的に接続するショート配線を形成する工程、上記基板上に上記ショート配線に電気的に接続され、上記基板上の面取りの中心、上限、下限となる基準位置にそれぞれ配置される目印パターンと、透明絶縁性膜を介して上記目印パターンと重畳し、上記透明絶縁性膜に開口されたコンタクトホール内において上記目印パターンとの電気的接続を行い、複数個の上記目印パターンを互いに電気的に接続するか若しくは上記目印パターンと上記導電性配線とを電気的に接続する接続配線によって構成される面取り量目印を形成する工程、上記基板に設けられた上記面取り量目印の面取りの中心となる基準位置に配置される上記目印パターンを基準として面取りを行い、上記ショート配線および面取りの下限となる基準位置に配置される上記目印パターンを切除するとともに、面取りの上限となる基準位置に配置される上記目印パターンを上記基板上に残す工程を含むものである。
0015
また、この発明による表示装置用基板の製造方法は、基板上に導電性配線を形成するとともに、複数の上記導電性配線を上記基板の端部近傍において互いに電気的に接続するショート配線を形成する工程、上記導電性配線の表面を含む上記基板上に透明絶縁性膜を形成する工程、上記導電性配線上に位置する上記透明絶縁性膜にコンタクトホールを形成する工程、上記透明絶縁性膜上に、上記基板上の面取りの中心、上限、下限となる基準位置にそれぞれ配置された目印パターンを含む導電性パターンによって構成される面取り量目印を形成し、上記コンタクトホール内において上記導電性配線と上記面取り量目印との電気的接続を行う工程、上記基板に設けられた上記面取り量目印の面取りの中心となる基準位置に配置される上記目印パターンを基準として面取りを行い、上記ショート配線および面取りの下限となる基準位置に配置される上記目印パターンを切除するとともに、面取りの上限となる基準位置に配置される上記目印パターンを上記基板上に残す工程を含むものである。
0016
さらに、この発明による表示装置用基板の製造方法は、基板上の面取りがなされる端部近傍に、上記基板の面取りの中心、上限、下限となる基準位置にそれぞれ配置された目印パターンを含む導電性パターンによって構成される面取り量目印を形成する工程、上記面取り量目印の表面を含む上記基板上に透明絶縁性膜を形成する工程、上記面取り目印上に位置する上記透明絶縁性膜にコンタクトホールを開口する工程、上記透明絶縁性膜上に導電性配線を形成すると同時に、複数の上記導電性配線を上記基板端部近傍において互いに電気的に接続するショート配線を形成し、上記コンタクトホール内において上記導電性配線と上記面取り量目印の電気的接続を行う工程、上記の基板に設けられた上記面取り量目印の面取りの中心となる基準位置に配置される上記目印パターンを基準として面取りを行い、上記ショート配線および面取りの下限となる基準位置に配置される上記目印パターンを切除するとともに、面取りの上限となる基準位置に配置される上記目印パターンを上記基板上に残す工程を含むものである。
【0017】
また、この発明による表示装置用基板の製造方法は、上記のような製造方法において、目印パターンは、異なる導電性パターン若しくは抜きパターンによって形成されるものである。
0018
また、この発明による表示装置用基板の製造方法は、基板上に導電性配線を形成するとともに、この導電性配線の端部によって構成され、先端が分岐された上記導電性配線の分岐配線間を梯子状に接続する目印パターンが、面取りの中心、上限、下限となる基準位置にそれぞれ配置されてなる面取り量目印を形成する工程、上記基板上に設けられた上記面取り量目印の面取りの中心となる基準位置に配置される上記目印パターンを基準として面取りを行い、面取りの下限となる基準位置に配置される上記目印パターンを切除するとともに、面取りの上限となる基準位置に配置される上記目印パターンを上記基板上に残す工程を含むものである。
0019
さらに、この発明による表示装置用基板の製造方法は、基板上に導電性配線を形成するとともに、この導電性配線の端部よりなり、上記導電性配線の端部を折り曲げることによって構成され、面取りの中心、上限、下限となる基準位置にそれぞれ屈曲部が設けられてなる面取り量目印を形成する工程、上記基板に設けられた上記面取り量目印の面取りの中心となる基準位置に配置される上記屈曲部を基準として面取りを行い、面取りの下限とな る基準位置に配置される上記屈曲部を切除するとともに、面取りの上限となる基準位置に配置される上記屈曲部を上記基板上に残す工程を含むものである。
0020
また、この発明による表示装置用基板の製造方法は、基板上に導電性配線を形成するとともに、この導電性配線の端部によって構成され、上記導電性配線の端部の配線幅を所定間隔で変化させ、上記基板上の面取りの中心、上限、下限となる基準位置にそれぞれ配線幅変更部が設けられてなる面取り量目印を形成する工程、上記基板に設けられた上記面取り量目印の面取りの中心となる基準位置に配置される上記配線幅変更部を基準として面取りを行い、面取りの下限となる基準位置に配置される上記配線幅変更部を切除するとともに、面取りの上限となる基準位置に配置される上記配線幅変更部を上記基板上に残す工程を含むものである。
【0021】
さらに、この発明による表示装置用基板の製造方法は、上記の導電性配線の端部によって面取り量目印が構成される製造方法において、基板上に導電性配線を形成する際、同時に、上記基板の端部近傍に、上記導電性配線と電気的に接続するショート配線を形成する工程、面取り量目印を基準として面取りを行う際、同時に、上記ショート配線を切除する工程を含むものである。
【0022】
【発明の実施の形態】
実施の形態1.
次に、この発明の実施の形態1の表示装置用基板が用いられる液晶表示装置の製造方法について説明する。図1(a)は、この発明の表示装置用基板の、製造過程(面取り前の段階)における平面図である。この表示装置用基板は、面取り前の段階においては、信号配線若しくは走査配線を電気的に短絡させるショート配線を持っており、表示検査工程前に基板端部を面取りすることによって、このショート配線を切除する。また図1(b)は、この発明による表示装置用基板の面取りエリアA2を中心とする要部斜視図である。
【0023】
図において符号1は第一の基板(基板、表示装置用基板に相当する。)、2は第一の基板1のうち表示エリアA1となる領域に対向して配置される第二の基板、3は信号配線、4は信号配線3と表示エリアA1において直交する走査配線、5は信号配線3に電気的に接続され、第一の基板1端部の信号配線3の延在する位置に配置され、外部駆動用基板への接続を図るための信号配線接続端子部、6は走査配線4に電気的に接続され、第一の基板1の端部の走査配線4に延在する位置に配置される走査配線接続端子部である。
【0024】
また、符号7は面取りエリアA2の切除作業(面取り作業)の際に、目視にて面取り状態を容易に確認可能とするために目印として用いる面取り量目印であり、面取りが行われる前の段階においては、この面取り量目印7は接続端子部(信号配線接続端子部5および走査配線接続端子部6の総称。)から第一の基板1の端部側に延在する複数の延長配線9を電気的に接続するショート配線10に電気的に接続するように設けられている。なお、信号配線3、走査配線4、延長配線9は導電性配線に相当している。
【0025】
面取り量目印7は、図1(b)にその斜視図を示すように、面取り目標の中心となる基準位置を中心として、所定間隔だけ隔てた位置である面取り上限、下限位置に、それぞれ配置された導電性の目印パターン8bと、複数の目印パターン8bおよびショート配線10を電気的に接続する接続配線8aによって構成されている。
【0026】
なお、面取り上限位置よりも基板中心側に面取り後の断面が形成される状態となった場合は接続端子部などを構成する導電性パターンの部分的な欠落などの問題が生じ、面取り下限位置よりも基板端面側に面取り後の断面が形成される状態となった場合はショート配線10の除去が不完全になるなどして配線がショートするなどの問題が生じるため、理想的には面取り目標中心位置において、または面取り上限位置と下限位置の間において面取りを行う必要があることについては従来の技術の説明において示した通りである。
【0027】
このような状態に形成された液晶表示装置は、接続配線8aおよび目印パターン8bからなる導電性の面取り量目印7が、面取り工程前の段階においてショート配線10および延長配線9と同電位に保たれており、面取り量目印7自体に生じる静電気に起因する障害を防止することができる構造となっている。
なお、この形態を走査配線取り出し部、信号配線取り出し部のいずれか一方に実施することでも面取り管理が効率化されるが、双方において実施することでさらに面取り管理の効率化が図れることは言うまでもない。また、面取り量目印7は面取りエリアA2となる第一の基板1の一辺につき、少なくとも2箇所に設けるものとし、より多数の面取り量目印7を設けることで、面取り後の断面と面取り量目印を目視にて比較し、簡単に面取り精度をより高精度に把握することが可能である。
【0028】
また、図1(b)の斜視図に示すように、信号配線接続端子部5および延長配線9、ショート配線10のパターニングと同時に、同じ材質の導電性膜によって面取り量目印7を形成するため、面取り量目印7の製造プロセスを追加することがなく、工程歩留まり低下を防止することが可能である。
0029
さらに、面取り量目印7を目視にて確認しつつ面取り作業を行うことが可能であり、面取り精度が向上するため、面取り量のばらつきがなくなり、ショート配線10の除去不良と過剰な面取りを防止できる。また、面取り寸法把握の高精度化により軽量化、狭額縁化が可能となる。
記の説明では主に、面取りの際の基準位置が面取り中心である場合について示した。また、上記の例では基準位置である面取り中心から所定距離だけ隔てた位置に上限、下限位置を配置する場合を示した。
【0030】
実施の形態2.
次に、この発明の実施の形態2による液晶表示装置に用いる表示装置用基板の面取り量目印7を中心とする要部平面図を図2に示す。図2において、符号8aaは延長配線9に直接分岐された接続配線であり、この接続配線8aaは目印パターン8bにそれぞれ接続されているものである。なお、その他、既に説明のために用いた符号と同一符号は同一、若しくは相当部分を示すものである。
【0031】
先述の実施の形態1においては、面取り量目印7を構成する一本の配線からなる接続配線8aが複数の目印パターン8bとショート配線10とに接続する例について述べたが、図2に示すように、複数本の接続配線8aaが導電性配線である延長配線9に接続される構造であっても、同様の効果を得ることが可能である。
さらに、接続配線8aaが面取りされた基板端部によって構成される面取りラインと平行に配置されるため、面取り工程後においても、残された面取り量目印7が接続配線8aaを介して他の導電性配線に接続され、同電位に保たれているため、その後の静電気障害も防止することが可能である。
【0032】
また、図2に示すように、面取り量目印7を構成する目印パターン8bを、面取り中心となる基準位置、面取り上限、下限位置以外に、パターンの長さを変えるなどして、その中間位置にも等間隔に配置することによって目印パターン8bを目盛りとして機能させることができ、面取り寸法を精度良く把握することが可能になる。
なお、通常の面取り量は0.2〜0.5mm程度であるため、目印パターン8bの配置周期は0.01〜0.1mm程度とすることが望ましい。
さらに、面取り中心、上限、下限のいずれかの位置を基準位置として目盛りとなる目印パターン8bを配置する以外に、例えば面取り前の段階の第一の基板1の端部から等間隔に目印パターンを配置することで目盛りを付けること、あるいはショート配線10の配置位置から等間隔に目印パターンを配置することで目盛りを付け、この目盛りを基準として面取りを行うことも可能である。
【0033】
実施の形態3.
先述の図1の例においては、目印パターン8b、接続配線8a、延長配線9、ショート配線10はCr、Alなどで形成され、他の導電性パターンと同一の薄膜層にて成膜し、現像工程にて一括にパターニングすることによって、新規の目印形成プロセスを追加することなく、個々の電気的接続を実現するものについて述べた。この実施の形態3では、図3にその要部断面図を示すように、面取り量目印7を構成する接続配線8aと目印パターン8bを異なる工程で形成する場合について示す。なお、図3において符号11は透明絶縁性膜を示している。
【0034】
第一の基板1上に接続配線8aを形成した後、透明絶縁性膜11を形成し、後工程で形成される目印パターン8bと接続配線8aとが重畳する領域に位置する透明絶縁性膜11にコンタクトホールを開口する。さらにコンタクトホール上に目印パターン8bを形成することで、コンタクトホール内において電気的接続を確保することが可能である。なお、接続配線8aと目印パターン8bを逆の順序で形成して接続することも可能である。
【0035】
実施の形態4.
次に、この発明の実施の形態4による液晶表示装置の表示装置用基板の面取り量目印7を中心とする要部平面図を図4に示し、説明する。
図4において符号8cは、延長配線9に電気的に接続される一続きの導電性パターンからなる面取り量目印7上に形成され、重畳する位置にある目印パターンであり、この目印パターン8cは、面取り中心となる基準位置およびこの基準位置から所定間隔だけ隔てた位置に配置される面取り上限、下限位置に相当する位置にそれぞれ配置形成されているものである。面取り量目印7は目印パターン8cと、複数設けられた目印パターン8cの形成領域を覆い、さらに延長配線9にまで延在する一続きの透明導電性膜12によって構成されている。
【0036】
なお、図4に示された目印パターン8cは面取り中心となる基準位置、上限、下限位置の3点に設けられた場合を示しているが、実施の形態2において示した場合と同様に、その中間点に目盛りとして、別の目印パターンを形成しても良い。また、図4に示す目印パターン8cは、他の導電性配線である延長配線9と同じ製造工程で形成することが可能であり、その後、透明絶縁性膜を介して透明導電性膜12を形成し、実施の形態3において示したように、延長配線9と重畳する領域においてコンタクトを取ることで電気的接続を図ることが可能である。また、先に透明導電性膜12を形成しておき、その後延長配線9および目印パターン8cを形成し、両者を層間に介在する絶縁膜に設けたコンタクトホール内部を介して電気的に接続することも可能である。
【0037】
なお、透明導電性膜12を延長配線9に接続する構造とした場合、面取り後に残される透明導電性膜12と延長配線9とがその後も同電位に保たれるため、面取り量目印7に静電気が帯電することを抑制することができる。
また、透明導電性膜12は延長配線9に接続する場合以外に、ショート配線10に接続する構造としても良く、目印パターン8cを導電性配線とは異なる導電性パターンによって構成する以外に、透明導電性膜12の一部を欠いた、抜きパターンとして形成することも可能である。
【0038】
図4に示すように、一続きの比較的大きな導電性パターンとして面取り量目印7を形成する場合、面取り工程後においても、延長配線9に接続される面取り量目印7が部分的に残されるが、通常、連続して配置される導電性配線(信号配線3や走査配線4およびこれらに電気的に接続する延長配線9に相当する。)の並びに位置する端の配線は予備的に配置される配線であったり、また、ほとんど電位の変化がない配線であるため、この導電性配線に面取り量目印7が接続されて残っていても信号制御に悪影響を与えることはない。
0039
参考例1.
次に参考例1について説明する。図5において符号8dは複数の導電性配線13の端部に配置された面取り量を決めるための目印パターンであり、面取り量目印が、隣接する複数の導電性配線13の間に梯子状にこの目印パターン8dを配置した状態に形成されている。なお、導電性配線13は信号配線3または走査配線4に電気的に接続された配線であり、この図においては面取りエリアA2近傍に配置された配線を示している。また、複数の導電性配線13が面取り工程後においても互いに接続された状態となるため、目印パターン8dによって接続される導電性配線13は同電位が印加される配線または予備的に配置される配線など、接続によって信号制御に問題が生じない配線とする必要がある。
【0040】
この図5においては先述の実施の形態1〜4に示したショート配線10が記載されていないが、目印パターン8dを梯子状に配線間に連続して配置することによって、各配線との電気的接続が可能となるため、別途ショート配線によって複数の配線を接続しなくても静電気による悪影響を防止することが可能である。
なお、先述の実施の形態1〜4に示した場合と同様に、ショート配線10を形成することで、より確実に静電気による悪影響を抑制できることは言うまでもない。
【0041】
また、図5に示す目印パターン8dは、面取り中心となる基準位置、上限、下限位置にそれぞれ配置するものとし、さらに、面取り中心となる基準位置の面取りラインに沿って配置される目印パターン8dの個数を、上限位置、下限位置に配置される目印パターン8dの数よりも増減させるなどすることで、基準位置と他の上限、下限位置との差別化をすることが可能となる。
【0042】
このように、導電性配線13の端部を利用して面取り量目印を形成する場合、目印を導電性配線が形成されていない位置を選んで配置する必要がなく、同電位が印加される配線間、またはダミー配線の間であればどこでも、目印の形成箇所とすることができ、任意の箇所で面取り寸法を精度良く把握することが可能となる。
【0043】
実施の形態5.
次に、この発明による実施の形態5について図6を用いて説明する。図6において、符号8eは導電性配線13の端部が複数本(図6の場合は2本。)に分岐してなる分岐配線13aの配線間に設けられた面取りのための目印パターンであり、面取り量目印は分岐配線13aが配置された領域によって構成されている。なお、分岐配線13aの配線間に配置され、部分的に配線間を接続する目印パターン8eは導電性配線13の形成と同時にパターニングすることが可能である。
【0044】
図6に示すように、目印パターン8eを2点設けた場合は、導電性配線13の分岐部に近い側の目印パターン8eを面取り中心位置とし、導電性配線13の分岐部を面取り上限位置、導電性配線13の端部に近い位置に配置される目印パターン8eを面取り下限位置とすることが可能であり、その他、様々な状態に目印、目盛りを配置することが可能である。
また、図6では一本の配線から分岐した分岐配線13aの長さが揃うように形成された例を示したが、異なる長さとして形成し、分岐配線端を目印の一つとして利用するなどの方法を採ることも可能である。
【0045】
このように、一本の配線を分岐してその分岐配線13aの間に梯子状に目印パターン8eを形成する形態とすれば、先述の実施の形態5に示したように、同電位が印加される配線間またはダミー配線の配線間を選んで面取り量目印を配置する必要はなく、導電性配線13の端部であれば、どこにでも面取り量目印を形成することが可能となる。
【0046】
実施の形態6.
次に、この発明の実施の形態6について図7を用いて説明する。図7において、符号14は面取りエリアA2近傍に位置する導電性配線13の屈曲部を示すものであり、この屈曲部14において導電性配線13が折れ曲がり、ツイストする状態となっており、一本の導電性配線13の、面取り中心となる基準位置、上限位置、下限位置にそれぞれこの屈曲部14が配置形成されている。
【0047】
このような屈曲部14によって面取り量目印または面取りのための目盛りを構成することで、目印を導電性配線13が形成されていない位置を選んで配置する必要がなく、目印の形成箇所が限定されず、任意の箇所で面取り寸法を精度良く把握することが可能となる。
【0048】
実施の形態7.
次に、この発明の実施の形態7について図8を用いて説明する。図8において符号15は面取りエリアA2の近傍に位置する導電性配線13の配線幅変更部を示すものであり、配線幅変更部15において配線の幅を変化させることで面取り量目印としている例である。
なお、配線幅は図8に示すように配線幅を2種類とし、配線幅変更部15においてその幅が交互に変化するようにしても良いし、配線幅を3種類として、導電性配線13の端部に近づく程、細い配線とするなど、様々に形成することが可能であることは言うまでもない。
【0049】
【発明の効果】
この発明による表示装置用基板の製造方法によれば、表示装置用基板の製造過程の面取り作業の際に、基板上に形成した面取り量目印(面取り中心、上限、下限の位置をそれぞれ示す。)を目視により観察しつつ面取り作業を行うことが可能であるため、面取り精度を向上させることが可能であり、面取り量を縮小することで、低コスト化と軽量化、狭額縁化を実現する表示装置を得られる。
また、面取り量目印を構成する複数の目印パターンを電気的に接続した状態としているため、面取り工程前の段階において面取り量目印を他の導電性配線に接続した状態として帯電を防止することが可能となる。
【0050】
また、この発明によれば、面取り量目印を、面取り作業後も導電性配線に電気的に接続する状態となるように構成することによって、面取り工程後においても、面取り量目印に帯電する静電気の放電を行うことが可能となり、静電気に起因して発生する表示不良による工程歩留まりの低下を防止することが可能となる。
さらに、面取り量目印と導電性配線とを一続きのパターンとして形成することが可能であるため、面取り量目印を形成するための製造プロセスを追加する必要がない。
【0051】
また、この発明によれば、面取り量目印を、導電性配線の端部の配線間に梯子状に配置した目印パターンを含む構成として形成し、面取り量目印に帯電する静電気を放電可能な状態として形成することが可能であり、面取り精度の向上が可能となる上、導電性配線の端部に目印を形成できるため、目印形成のための面積を基板上に別途確保する必要がない。
【0052】
さらに、面取り量目印を、導電性配線の端部を分岐してなる分岐配線の間に梯子状に配置した目印パターンを含む構成として形成すること、また、導電性配線の端部の目印となる箇所に屈曲部を設けた構造とすること、さらに、導電性配線の端部の目印となる箇所において配線幅変更部を設けた構造とすることによって形成できるため、目印形成のための面積を基板上に別途確保する必要がない。
【図面の簡単な説明】
【図1】 この発明の実施の形態1による表示装置用基板を用いた液晶表示装置を示す図である。
【図2】 この発明の実施の形態2による表示装置用基板の要部を示す図である。
【図3】 この発明の実施の形態3による表示装置用基板の要部断面図である。
【図4】 この発明の実施の形態4による表示装置用基板の要部を示す図である。
【図5】 この発明の参考例1による表示装置用基板の要部を示す図である。
【図6】 この発明の実施の形態5による表示装置用基板の要部を示す図である。
【図7】 この発明の実施の形態6による表示装置用基板の要部を示す図である。
【図8】 この発明の実施の形態7による表示装置用基板の要部を示す図である。
【図9】 従来の技術による液晶表示装置を示す図である。
【符号の説明】
1.第一の基板 2.第二の基板 3.信号配線 4.走査配線
5.信号配線接続端子部、6.走査配線接続端子部 7.面取り量目印
8a、8aa.接続配線 8b、8c、8d、8e.目印パターン
9.延長配線 10.ショート配線 11.透明絶縁性膜
12.透明導電性膜 13.導電性配線 13a.分岐配線
14.屈曲部 15.配線幅変更部 A1.表示エリア A2.面取りエリア。

Claims (10)

  1. 基板上に導電性配線を形成するとともに、複数の上記導電性配線を上記基板の端部近傍において互いに電気的に接続するショート配線を形成し、さらに上記ショート配線若しくは上記導電性配線に電気的に接続され、上記基板上の面取りの中心、上限、下限となる基準位置にそれぞれ配置される目印パターンと、複数個の上記目印パターンを互いに電気的に接続する接続配線によって構成される面取り量目印を形成する工程、上記基板に設けられた上記面取り量目印の面取りの中心となる基準位置に配置される上記目印パターンを基準として面取りを行い、上記ショート配線および面取りの下限となる基準位置に配置される上記目印パターンを切除するとともに、面取りの上限となる基準位置に配置される上記目印パターンを上記基板上に残す工程を含むことを特徴とする表示装置用基板の製造方法。
  2. 基板上に導電性配線を形成するとともに、複数の上記導電性配線を上記基板の端部近傍において互いに電気的に接続するショート配線を形成し、さらに上記導電性配線に電気的に接続され、上記基板上の面取りの中心、上限、下限となる基準位置にそれぞれ配置された目印パターンと、上記目印パターンと上記導電性配線を互いに電気的に接続する接続配線によって構成される面取り量目印を形成する工程、上記基板に設けられた上記面取り量目印の面取りの中心となる基準位置に配置される上記目印パターンを基準として面取りを行い、上記ショート配線および面取りの下限となる基準位置に配置される上記目印パターンを切除するとともに、面取りの上限となる基準位置に配置される上記目印パターンを上記基板上に残す工程を含むことを特徴とする表示装置用基板の製造方法。
  3. 基板上に導電性配線を形成するとともに、複数の上記導電性配線を上記基板の端部近傍において互いに電気的に接続するショート配線を形成する工程、上記基板上に上記ショート配線に電気的に接続され、上記基板上の面取りの中心、上限、下限となる基準位置にそれぞれ配置される目印パターンと、透明絶縁性膜を介して上記目印パターンと重畳し、上記透明絶縁性膜に開口されたコンタクトホール内において上記目印パターンとの電気的接続を行い、複数個の上記目印パターンを互いに電気的に接続するか若しくは上記目印パターンと上記導電性配線とを電気的に接続する接続配線によって構成される面取り量目印を形成する工程、上記基板に設けられた上記面取り量目印の面取りの中心となる基準位置に配置される上記目印パターンを基準として面取りを行い、上記ショート配線および面取りの下限となる基準位置に配置される上記目印パターンを切除するとともに、面取りの上限となる基準位置に配置される上記目印パターンを上記基板上に残す工程を含むことを特徴とする表示装置用基板の製造方法。
  4. 基板上に導電性配線を形成するとともに、複数の上記導電性配線を上記基板の端部近傍において互いに電気的に接続するショート配線を形成する工程、上記導電性配線の表面を含む上記基板上に透明絶縁性膜を形成する工程、上記導電性配線上に位置する上記透明絶縁性膜にコンタクトホールを形成する工程、上記透明絶縁性膜上に、上記基板上の面取りの中心、上限、下限となる基準位置にそれぞれ配置された目印パターンを含む導電性パターンによって構成される面取り量目印を形成し、上記コンタクトホール内において上記導電性配線と上記面取り量目印との電気的接続を行う工程、上記基板に設けられた上記面取り量目印の面取りの中心となる基準位置に配置される上記目印パターンを基準として面取りを行い、上記ショート配線および面取りの下限となる基準位置に配置される上記目印パターンを切除するとともに、面取りの上限となる基準位置に配置される上記目印パターンを上記基板上に残す工程を含むことを特徴とする表示装置用基板の製造方法。
  5. 基板上の面取りがなされる端部近傍に、上記基板の面取りの中心、上限、下限となる基準位置にそれぞれ配置された目印パターンを含む導電性パターンによって構成される面取り量目印を形成する工程、上記面取り量目印の表面を含む上記基板上に透明絶縁性膜を形成する工程、上記面取り目印上に位置する上記透明絶縁性膜にコンタクトホールを開口する工程、上記透明絶縁性膜上に導電性配線を形成すると同時に、複数の上記導電性配線を上記基板端部近傍において互いに電気的に接続するショート配線を形成し、上記コンタクトホール内において上記導電性配線と上記面取り量目印の電気的接続を行う工程、上記の基板に設けられた上記面取り量目印の面取りの中心となる基準位置に配置される上記目印パターンを基準として面取りを行い、上記ショート配線および面取りの下限となる基準位置に配置される上記目印パターンを切除するとともに、面取りの上限となる基準位置に配置される上記目印パターンを上記基板上に残す工程を含むことを特徴とする表示装置用基板の製造方法。
  6. 目印パターンは、異なる導電性パターン若しくは抜きパターンによって形成されること特徴とする請求項4または請求項5記載の表示装置用基板の製造方法。
  7. 基板上に導電性配線を形成するとともに、この導電性配線の端部によって構成され、先端が分岐された上記導電性配線の分岐配線間を梯子状に接続する目印パターンが、面取りの中心、上限、下限となる基準位置にそれぞれ配置されてなる面取り量目印を形成する工程、上記基板上に設けられた上記面取り量目印の面取りの中心となる基準位置に配置される上記目印パターンを基準として面取りを行い、面取りの下限となる基準位置に配置される上記目印パターンを切除するとともに、面取りの上限となる基準位置に配置される上記目印パターンを上記基板上に残す工程を含むことを特徴とする表示装置用基板の製造方法。
  8. 基板上に導電性配線を形成するとともに、この導電性配線の端部よりなり、上記導電性配線の端部を折り曲げることによって構成され、面取りの中心、上限、下限となる基準位置にそれぞれ屈曲部が設けられてなる面取り量目印を形成する工程、上記基板に設けられた上記面取り量目印の面取りの中心となる基準位置に配置される上記屈曲部を基準として面取りを行い、面取りの下限となる基準位置に配置される上記屈曲部を切除するとともに、面取りの上限となる基準位置に配置される上記屈曲部を上記基板上に残す工程を含むことを特徴とする表示装置用基板の製造方法。
  9. 基板上に導電性配線を形成するとともに、この導電性配線の端部によって構成され、上記導電性配線の端部の配線幅を所定間隔で変化させ、上記基板上の面取りの中心、上限、下限となる基準位置にそれぞれ配線幅変更部が設けられてなる面取り量目印を形成する工程、上記基板に設けられた上記面取り量目印の面取りの中心となる基準位置に配置される上記配線幅変更部を基準として面取りを行い、面取りの下限となる基準位置に配置される上記配線幅変更部を切除するとともに、面取りの上限となる基準位置に配置される上記配線幅変更部を上記基板上に残す工程を含むことを特徴とする表示装置用基板の製造方法。
  10. 基板上に導電性配線を形成する際、同時に、上記基板の端部近傍に、上記導電性配線と電気的に接続するショート配線を形成する工程、面取り量目印を基準として面取りを行う際、同時に、上記ショート配線を切除する工程を含むことを特徴とする請求項7〜請求項9のいずれか一項記載の表示装置用基板の製造方法。
JP35177799A 1999-12-10 1999-12-10 表示装置用基板の製造方法 Expired - Fee Related JP3868687B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP35177799A JP3868687B2 (ja) 1999-12-10 1999-12-10 表示装置用基板の製造方法
US09/729,673 US6480256B2 (en) 1999-12-10 2000-12-05 Liquid crystal display and method of manufacturing the same
TW089126163A TW554196B (en) 1999-12-10 2000-12-08 Liquid crystal display device and method of manufacturing the same
KR1020000074481A KR100690408B1 (ko) 1999-12-10 2000-12-08 표시장치용 기판의 제조방법
US10/283,206 US6717629B2 (en) 1999-12-10 2002-10-30 Liquid crystal display device with conductive chamfering amount marks and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35177799A JP3868687B2 (ja) 1999-12-10 1999-12-10 表示装置用基板の製造方法

Publications (2)

Publication Number Publication Date
JP2001166324A JP2001166324A (ja) 2001-06-22
JP3868687B2 true JP3868687B2 (ja) 2007-01-17

Family

ID=18419550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35177799A Expired - Fee Related JP3868687B2 (ja) 1999-12-10 1999-12-10 表示装置用基板の製造方法

Country Status (4)

Country Link
US (2) US6480256B2 (ja)
JP (1) JP3868687B2 (ja)
KR (1) KR100690408B1 (ja)
TW (1) TW554196B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002268078A (ja) * 2001-03-14 2002-09-18 Nec Corp 液晶表示装置
KR100817130B1 (ko) * 2002-03-13 2008-03-27 엘지.필립스 엘시디 주식회사 액정 패널의 연마량 검출 패턴 및 이를 이용한 연마불량판단 방법
KR101000924B1 (ko) * 2004-02-03 2010-12-13 삼성전자주식회사 캡션 표시 방법 및 장치
TWI263084B (en) * 2005-01-07 2006-10-01 Chunghwa Picture Tubes Ltd A liquid crystal display device
DE102005013640A1 (de) * 2005-03-24 2006-10-05 Atmel Germany Gmbh Halbleiter-Photodetektor und Verfahren zum Herstellen desselben
JP4727313B2 (ja) * 2005-06-20 2011-07-20 三菱電機株式会社 表示パネルおよびそれを搭載する表示装置、並びに表示装置の製造方法
TWI276878B (en) * 2006-03-02 2007-03-21 Au Optronics Corp Display panel capable of reducing mismatching RC effect during signal transmission and method of manufacturing the same
JP4976089B2 (ja) * 2006-09-15 2012-07-18 インフォビジョン オプトエレクトロニクス ホールデングズ リミティッド 多面取り薄膜トランジスタアレイ基板および液晶表示装置
KR101304416B1 (ko) * 2006-11-10 2013-09-05 삼성디스플레이 주식회사 액정 표시 장치 및 그의 제조 방법
JP2009008973A (ja) * 2007-06-29 2009-01-15 Hitachi Displays Ltd 液晶表示装置
TWI436313B (zh) * 2008-05-22 2014-05-01 Creator Technology Bv 具有彎曲基板的堆疊顯示器,電子設備及其製造方法
TWI380081B (en) 2008-08-20 2012-12-21 Chunghwa Picture Tubes Ltd Thin film transistor array substrate and method of fabricating the same
TWM366087U (en) * 2009-03-26 2009-10-01 Chunghwa Picture Tubes Ltd Wiring structure of liquid crystal display device and liquid crystal display device
US8174654B2 (en) 2009-03-26 2012-05-08 Chunghwa Picture Tubes, Ltd. Wiring structure of liquid crystal display device and liquid crystal display device
CN101813862B (zh) * 2010-05-10 2012-01-04 友达光电股份有限公司 液晶显示面板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07225393A (ja) * 1994-02-10 1995-08-22 Matsushita Electric Ind Co Ltd アクティブマトリクス方式液晶表示装置
JP2753549B2 (ja) * 1994-06-21 1998-05-20 カシオ計算機株式会社 液晶表示デバイス
JP2715936B2 (ja) * 1994-09-30 1998-02-18 日本電気株式会社 薄膜トランジスタ型液晶表示装置とその製造方法
JP2860973B2 (ja) 1995-04-07 1999-02-24 松下電器産業株式会社 アクティブマトリックス表示装置
JP4179483B2 (ja) * 1996-02-13 2008-11-12 株式会社半導体エネルギー研究所 表示装置の作製方法
KR19980014881A (ko) * 1996-08-17 1998-05-25 구자홍 액정 표시 소자 및 그의 제조 방법
JPH10268794A (ja) * 1997-03-26 1998-10-09 Sharp Corp 表示パネル
JPH10268339A (ja) * 1997-03-28 1998-10-09 Advanced Display:Kk アクティブマトリクス基板、該基板を用いた液晶表示装置ならびに配線の剥離および断線を防止する方法

Also Published As

Publication number Publication date
KR20010062236A (ko) 2001-07-07
JP2001166324A (ja) 2001-06-22
US20030063250A1 (en) 2003-04-03
TW554196B (en) 2003-09-21
US6480256B2 (en) 2002-11-12
US6717629B2 (en) 2004-04-06
KR100690408B1 (ko) 2007-03-09
US20010005256A1 (en) 2001-06-28

Similar Documents

Publication Publication Date Title
JP3868687B2 (ja) 表示装置用基板の製造方法
US7110057B2 (en) Liquid crystal display device
KR100250853B1 (ko) 표시장치용 어레이 기판 및 그 제조방법
US20040169781A1 (en) Repair method for defects in data lines and flat panel display incorporating the same
US20020085138A1 (en) Tft-lcd array substrate for testing the short/open-circuit of electric line and a method for fabricating the same
KR100800330B1 (ko) 라인 온 글래스형 신호라인 검사를 위한 액정표시패널
JP2000321591A (ja) 液晶表示装置
KR101157973B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법
JP5053479B2 (ja) マトリクスアレイ基板及びその製造方法
KR100490040B1 (ko) 두개이상의쇼팅바를갖는액정표시장치및그제조방법
JP4727313B2 (ja) 表示パネルおよびそれを搭載する表示装置、並びに表示装置の製造方法
KR20070017625A (ko) 액정 표시 장치와 이의 제조방법
KR101258085B1 (ko) 정전기 방지가 가능한 액정표시장치 및 그 제조방법
KR100318541B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100386458B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR20010005221A (ko) 수리선을 가지는 액정 표시 장치 및 그 수리 방법
KR20080008569A (ko) 액정 표시 장치, 그 제조 방법 및 트리밍 방법
JPH11119257A (ja) Tft基板とその製造方法
KR101298341B1 (ko) 액정표시장치의 어레이 기판 및 그 제조 방법, 그리고액정표시장치의 배선 검사 방법
JPH11150275A (ja) 薄膜トランジスタアレイ基板
KR100543029B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100812137B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR20060018730A (ko) 어레이 기판의 제조 방법 및 그의 어레이 기판
KR19990060024A (ko) 액정 표시 장치 패널 및 그 제조 방법
JP2001195005A (ja) 表示装置および表示装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060427

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061011

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313632

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091020

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091020

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101020

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111020

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121020

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131020

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees