KR101157973B1 - 박막트랜지스터 어레이 기판 및 그 제조방법 - Google Patents
박막트랜지스터 어레이 기판 및 그 제조방법 Download PDFInfo
- Publication number
- KR101157973B1 KR101157973B1 KR1020050103862A KR20050103862A KR101157973B1 KR 101157973 B1 KR101157973 B1 KR 101157973B1 KR 1020050103862 A KR1020050103862 A KR 1020050103862A KR 20050103862 A KR20050103862 A KR 20050103862A KR 101157973 B1 KR101157973 B1 KR 101157973B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- data
- shorting bar
- pad
- odd
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 60
- 239000000758 substrate Substances 0.000 title claims abstract description 53
- 238000000034 method Methods 0.000 title claims description 31
- 238000012360 testing method Methods 0.000 title description 8
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 239000010408 film Substances 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 5
- 230000001681 protective effect Effects 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims 1
- 230000007547 defect Effects 0.000 description 39
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- 238000007689 inspection Methods 0.000 description 5
- 239000011651 chromium Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- NJWNEWQMQCGRDO-UHFFFAOYSA-N indium zinc Chemical compound [Zn].[In] NJWNEWQMQCGRDO-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2457/00—Electrical equipment
- B32B2457/20—Displays, e.g. liquid crystal displays, plasma displays
- B32B2457/202—LCD, i.e. liquid crystal displays
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136254—Checking; Testing
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은 홀수개의 채널수가 하나의 패드부로 그룹을 구성하는 경우 임의의 패드부의 마지막 채널이 홀수번째로 끝나고 인접하는 패드부의 첫 번째 채널이 홀수번째로 시작하는 경우 패드부와 인접하는 패드부 경계부분에 세로선불량이 발생하여 화상품질을 떨어뜨리는 것을 방지하기 위한 박막트랜지스터 어레이 기판 및 그 제조방법에 관한 것으로, 본 발명에 의한 박막트랜지스터 어레이 기판은 종횡으로 교차되는 게이트 배선 및 데이터 배선에 의해 정의된 각 화소에 형성된 박막트랜지스터 및 화소전극과, 상기 게이트 배선 또는 데이터 배선들이 홀수개씩 링크되어 복수개의 패드부를 이루고, 상기 각 패드부의 배선의 끝단에 선택적으로 연결되는 오드쇼팅바 및 이븐쇼팅바가 구비되는 게이트 패드부 또는 데이터 패드부와, 상기 게이트 패드부 또는 데이터 패드부 중, 임의의 제 1 패드부의 마지막번째 배선 및 이에 인접하는 제 2 패드부의 첫 번째 배선이 서로 다른 쇼팅바에 연결되거나 또는 동일하게 이븐 쇼팅바에 연결되며, 상기 이븐 쇼팅바에는 음극성(-)의 이븐신호가 인가되고, 상기 오드 쇼팅바에는 양극성(+)의 오드신호가 인가된다.
세로선 불량, 쇼팅바, 패드부
Description
도 1은 종래 기술에 의한 박막트랜지스터 어레이 기판의 평면도.
도 2는 종래 기술에 의한 문제점을 설명하기 위한 데이터 배선의 설계도.
도 3은 종래 기술에 의한 박막트랜지스터 어레이 기판의 세로선 불량을 나타낸 사진도.
도 4는 본 발명의 제 1 실시예에 의한 박막트랜지스터 어레이 기판의 평면도.
도 5는 도 4의 Ⅰ-Ⅰ' 선상의 절단면도.
도 6은 도 4의 Ⅱ-Ⅱ' 선상의 절단면도.
도 7은 본 발명의 제 2 실시예에 의한 박막트랜지스터 어레이 기판의 평면도.
도 8은 도 7의 Ⅲ-Ⅲ' 선상의 절단면도.
도 9는 본 발명의 제 3 실시예에 의한 박막트랜지스터 어레이 기판의 평면도.
도 10은 도 9의 Ⅳ-Ⅳ' 선상의 절단면도.
도 11은 본 발명의 제 4 실시예에 의한 박막트랜지스터 어레이 기판의 평면 도.
도 12는 도 11의 Ⅴ-Ⅴ' 선상의 절단면도.
도 13a 내지 도 13c는 본 발명에 의한 박막트랜지스터 어레이 기판의 공정평면도.
*도면의 주요 부분에 대한 부호설명
161 : 게이트 배선 162a : 홀수번째 데이터 배선
162b : 짝수번째 데이터 배선 170 : 화소전극
172 : 데이터 패드 183 : 콘택홀
182a : 데이터 오드쇼팅바 182b : 데이터 이븐쇼팅바
500 : 투명도전막
본 발명은 액정표시소자(LCD ; Liquid Crystal Display Device) 및 그 제조방법에 관한 것으로, 특히 이븐쇼팅바와 오드쇼팅바를 사용하여 배선의 오픈/쇼트 테스트시 발생하는 세로선 불량으로 인해서, 배선불량 및 박막트랜지스터의 불량에 의해 각각 발생하는 라인 디펙트(line defect) 및 포인트 디펙트(point defect) 등과 혼돈되지 않고 정확하게 화소결함을 발견할 수 있도록 하는 박막트랜지스터 어레이 기판 및 그 제조방법에 관한 것이다.
평판표시소자로서 최근 각광받고 있는 액정표시소자는 콘트라스트(contrast) 비가 크고, 계조 표시나 동화상 표시에 적합하며 전력소비가 작다는 장점 때문에 활발한 연구가 이루어지고 있다.
특히, 얇은 두께로 제작될 수 있어 장차 벽걸이 TV와 같은 초박형(超薄形) 표시장치로 사용될 수 있을 뿐만 아니라, 무게가 가볍고, 전력소비도 CRT 브라운관에 비해 상당히 적어 배터리로 동작하는 노트북 컴퓨터의 디스플레이로 사용되는 등, 차세대 표시장치로서 각광을 받고 있다.
이와 같은 액정표시소자는 일반적으로 게이트 배선 및 데이터 배선에 의해 정의된 각 화소 영역에 박막트랜지스터와 화소전극이 형성된 박막트랜지스터 어레이 기판과, 컬러필터층과 공통전극이 형성된 컬러필터 어레이 기판과, 상기 두 기판 사이에 개재된 액정층으로 구성되어, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하여 화상을 표시한다.
상기와 같은 액정표시소자를 제조하기 위해서는, 크게 박막트랜지스터 어레이 기판 상에 트랜지스터를 포함한 각종 패턴을 형성하는 공정과, 컬러필터 어레이 기판 상에 컬러필터층을 포함한 각종 패턴을 형성하는 공정과, 상기 박막트랜지스터 어레이 기판 및 컬러필터 어레이 기판을 대향합착하고 그 사이에 액정을 주입하는 액정셀 공정과, 상기 박막트랜지스터 어레이 기판의 모서리에 외부구동회로를 연결하는 모듈 공정을 수행하여야 한다.
특히, 박막트랜지스터 어레이 기판은 제조공정 이후에, 배선들의 쇼트, 단선 등과 같은 배선불량과 박막트랜지스터의 불량 등을 검출하기 위한 신호검사 과정을 거치게 된다. 신호검사 과정을 위하여 박막트랜지스터 어레이 기판 상의 게이트 배 선들과 데이터 배선들 각각에 오드(odd) 쇼팅바와 이븐(even) 쇼팅바가 연결된다. 즉, 게이트 배선의 신호검사를 위해 오드 게이트 배선에 공통 접속된 게이트 오드 쇼팅바와 이븐 게이트 배선에 공통접속된 게이트 이븐 쇼팅바가 이용되고, 데이터 배선의 신호검사를 위해 오드 데이터 배선에 공통 접속된 데이터 오드 쇼팅바와 이븐 데이터 배선에 공통 접속된 이븐 데이터 쇼팅바가 이용된다.
이때, 게이트 배선 및 데이터 배선의 한쪽 끝에는 신호가 입력되는 게이트 패드부와 데이터 패드부가 각각 연결되어 있는데, 상기 게이트 쇼팅바는 상기 게이트 패드부를 경유하여 게이트 배선에 연결되고, 상기 데이터 쇼팅바는 상기 데이터 패드부를 경유하여 데이터 배선에 연결된다.
여기서, 게이트 쇼팅바와 데이터 쇼팅바에 신호를 인가하여 배선불량과 박막트랜지스터의 불량 등을 검출하는데, 검사가 끝난 후에는 패널 크기로 기판을 컷팅(cutting)하는데, 게이트 패드부와 게이트 쇼팅바 사이를 컷팅하고 데이터 패드부와 데이터 쇼팅바 사이를 컷팅하여 게이트 쇼팅바와 데이터 쇼팅바를 제거한다.
이하, 첨부된 도면을 참고로 하여 구체적으로 살펴보면 다음과 같다.
도 1은 종래 기술에 의한 박막트랜지스터 어레이 기판의 평면도이고, 도 2는 종래 기술에 의한 문제점을 설명하기 위한 데이터 배선의 설계도이며, 도 3은 종래 기술에 의한 박막트랜지스터 어레이 기판의 세로선 불량을 나타낸 사진도이다.
구체적으로, 상기 박막트랜지스터 어레이 기판(11)은, 도 1에 도시된 바와 같이, 단위 픽셀을 정의하기 위해서 다수개의 게이트 배선(61)과 데이터 배선(62)이 수직 교차하여 형성되고, 상기 게이트 배선(61) 및 데이터 배선(62)이 교차하는 부분에는 박막트랜지스터(TFT: Thin Film Transistor)가 형성되고, 상기 각 단위 픽셀에는 상기 박막트랜지스터에 연결되는 화소전극(70)이 형성되어 상기 각 박막트랜지스터의 스위칭에 의해 화상이 표시된다.
그리고, 상기 게이트 배선(61) 및 데이터 배선(62)의 한쪽 끝단에는 게이트 패드(도시하지 않음) 및 데이터 패드(72)가 연장 형성되는데, 상기 게이트 드라이브 IC 및 데이터 드라이브 IC를 매개로 하여 외부 구동회로에 각각 연결되어 각종 제어신호 및 비디오 신호를 제공받는다. 이때, 상기 게이트 패드로부터 주사신호를 받은 게이트 배선에 연결된 박막트랜지스터가 턴-온되면 데이터 패드로부터 인가된 데이터 신호가 각 화소전극으로 전달되어 화상을 표시하게 된다.
또한, 상기 게이트 패드 및 데이터 패드(72)의 끝에는 게이트 쇼팅바 및 데이터 쇼팅바가 각각 연결되는데, 홀수번째 게이트 배선에는 게이트 오드 쇼팅바가 공통으로 접속되고 짝수번째 게이트 배선에는 게이트 이븐 쇼팅바가 공통으로 접속되며, 상기 게이트 오드 쇼팅바와 게이트 이븐 쇼팅바는 서로 평행하게 형성된다. 마찬가지로, 홀수번째 데이터 배선(62a)에는 데이터 오드 쇼팅바(82a)가 공통으로 접속되고 짝수번째 데이터 배선(62b)에는 데이터 이븐 쇼팅바(82b)가 공통으로 접속되며, 상기 데이터 오드 쇼팅바(82a)와 데이터 이븐 쇼팅바(82b)는 서로 평행하게 형성된다.
여기서, 게이트 배선 및 데이터 배선이 복수개씩 링크되어 하나의 그룹(패드부)을 이루는데, 각각의 패드부에 드라이브 IC가 접속된다. 따라서, 일정한 크기로 드라이브 IC를 각 패드부에 접속시키기 위해, 액티브 영역에서 다소 넓은 간격으로 형성된 데이터 배선이 패드부에서 좁은 간격으로 링크된다.
이와같이 구성된 각 패드부에 있어서, 각 패드부를 구성하는 첫 번째 데이터 배선을 포함한 홀수번째 데이터 배선에 데이터 오드쇼팅바가 연결되므로, 통상 첫 번째 데이터 배선을 포함한 홀수번째 데이터 배선에 오드신호가 입력된다.
그러나, 종래 기술에 의한 박막트랜지스터 어레이 기판 및 그 제조방법은 다음과 같은 문제점이 있다.
즉, 각 패드부를 구성하는 데이터 배선이 홀수개인 경우, 첫 번째 데이터 배선과 마지막 데이터 배선에 오드신호가 흐르게 되는데, 인접하는 제 1 패드부(P1)의 마지막 데이터 배선과 제 2 패드부(P2)의 첫 번째 데이터 배선에 모두 오드 신호가 흐르게 되는 경우, 두 데이터 배선 사이에서 세로선 불량(A)이 발생하는 문제점이 있었다.(도 1 및 도 3참고)
따라서, 상기 세로선 불량으로 인해 배선불량과 박막트랜지스터의 불량에 의해 발생하는 라인 디펙트(line defect) 및 포인트 디펙트(point defect) 등과 혼돈되어 정확한 불량을 검출할 수가 없게 되었다.
일예로, 도 2에 도시된 바와 같이, 1280개의 데이터 배선으로 구성되는 액정표시소자에 있어서, 상기 데이터 배선을 6개의 데이터 패드부로 분리하여 링크시키는데, 1280개의 데이터 배선을 6개의 데이터 패드부에 균일하게 링크시키기 위해서 하나의 데이터 패드부에 645개씩의 데이터 배선을 링크시킨다. 그러나, 6개의 데이터 패드부에 각각 645개씩의 데이터 배선을 링크시키려면 30개의 데이터 배선이 모 자라므로, 제 3 패드부(P1) 및 제 6 패드부(P6)에 630개의 데이터 배선을 링크시킨다. 즉, 제 1 ,제 2 ,제 4 ,제 5 패드부(P1,P2,P4,P5)에는 645개의 데이터 배선을 링크시키고, 제 3 ,제 6 패드부(P3,P6)에는 630개의 데이터 배선을 링크시킨다.
이때, 각 패드부에서의 첫 번째 데이터 배선을 포함한 홀수번째 데이터 배선에 데이터 오드쇼팅바가 연결되어 오드신호가 입력되므로, 645개의 데이터 배선으로 구성되는 패드부(P1,P2,P4,P5)의 마지막 데이터 배선에도 오드신호가 입력된다. 즉, 제 1 패드부(P1)의 1, 645번째 데이터 배선과, 제 2 패드부(P2)의 646, 1290번째 데이터 배선과, 제 3 패드부(P3)의 1291번째 데이터 배선과, 제 4 패드부(P4)의 1921, 2564번째 데이터 배선과, 제 5 패드부(P5)의 2565, 3209번째 데이터 배선과, 제 6 패드부(P6)의 3210번째 데이터 배선에 오드신호(+)가 입력된다. 그리고, 제 3 패드부(P3) 및 제 5 패드부(P5)는 짝수개의 데이터 배선으로 구성되므로, 각 패드부에서의 마지막 데이터 배선인 1920, 3840번째 데이터 배선에는 이븐신호(-)가 입력된다.
그러나, 인접하는 제 1 패드부(P1)의 645번째 데이터 배선과 제 2 패드부(P2)의 646번째 데이터 배선에 모두 오드 신호(+)가 흐르게 되어, 두 데이터 배선 사이의 경계부분에서 세로선 불량(A)이 발생하는 문제점이 있었다. 이러한 세로선 불량은 제 2 패드부(P2)와 제 3 패드부(P3) 사이와, 제 4 패드부(P4)와 제 5 패드부(P5) 사이와, 제 5 패드부(P5)와 제 6 패드부(P6) 사이에도 발생하였다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 홀수개의 채널(배선)수가 하나의 패드부로 그룹을 구성하여 임의의 패드부의 마지막 배선이 홀수번째로 끝나고 인접하는 패드부의 첫 번째 배선이 홀수번째로 시작하는 경우, 임의의 패드부의 마지막번째 배선 및 이에 인접하는 패드부의 첫 번째 배선에 서로 다른 신호를 인가하거나 또는 동일하게 이븐 신호를 인가하여 세로선 불량을 방지함으로써 2개의 쇼팅바를 사용하여 배선의 오픈/쇼트 테스트를 할 때 정확하게 화소결함을 발견할 수 있도록 하는 박막트랜지스터 어레이 기판 및 그 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 박막트랜지스터 어레이 기판은 종횡으로 교차되는 게이트 배선 및 데이터 배선에 의해 정의된 각 화소에 형성된 박막트랜지스터 및 화소전극과, 상기 게이트 배선 또는 데이터 배선들이 홀수개씩 링크되어 복수개의 패드부를 이루고, 상기 각 패드부의 배선의 끝단에 선택적으로 연결되는 오드쇼팅바 및 이븐쇼팅바가 구비되는 게이트 패드부 또는 데이터 패드부와, 상기 게이트 패드부 또는 데이터 패드부 중, 임의의 제 1 패드부의 마지막번째 배선 및 이에 인접하는 제 2 패드부의 첫 번째 배선이 서로 다른 쇼팅바에 연결되거나 또는 동일하게 이븐 쇼팅바에 연결되는 것을 특징으로 한다.
한편, 본 발명의 다른 목적을 달성하기 위한 박막트랜지스터 어레이 기판의 제조방법은 게이트 배선 및 게이트 전극을 형성하는 단계와, 상기 게이트 배선을 홀수개씩 링크시켜 구성되는 게이트 패드부에 제 1 ,제 2 쇼팅바를 형성하여 임의의 제 1 게이트 패드부의 마지막번째 게이트 배선 및 이에 인접하는 제 2 게이트 패드부의 첫 번째 게이트 배선을 서로 다른 쇼팅바에 연결시키거나 또는 이븐신호 가 흐르는 동일한 쇼팅바에 연결시키는 단계와, 상기 게이트 배선을 포함한 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 전극 상부의 게이트 절연막 상에 반도체층을 형성하는 단계와, 상기 게이트 절연막 상에 데이터 배선 및 소스/드레인 전극을 형성하는 단계와, 상기 데이터 배선을 홀수개씩 링크시켜 구성되는 데이터 패드부에 제 1 ,제 2 쇼팅바를 형성하여 임의의 제 1 데이터 패드부의 마지막번째 데이터 배선 및 이에 인접하는 제 2 데이터 패드부의 첫 번째 데이터 배선을 서로 다른 쇼팅바에 연결시키거나 또는 이븐신호가 흐르는 동일한 쇼팅바에 연결시키는 단계와, 상기 데이터 배선을 포함한 전면에 보호막을 형성하는 단계와, 상기 보호막 상에 상기 드레인 전극에 콘택되는 화소전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
즉, 본 발명은 홀수개의 채널(배선)수가 하나의 패드부로 그룹을 구성하여, 임의의 패드부의 마지막 배선이 홀수번째로 끝나고 인접하는 패드부의 첫 번째 배선이 홀수번째 시작하는 경우, 마지막 배선 및 첫 번째 배선에 오드 신호가 인가되어 패드부와 인접하는 패드부 경계부분에 세로선불량이 발생하는 것을 방지하기 위한 것으로, 임의의 패드부의 마지막번째 배선 및 이에 인접하는 패드부의 첫 번째 배선에 서로 다른 신호를 인가하거나 또는 동일하게 이븐 신호를 인가하여 세로선 불량을 방지하고자 하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 의한 박막트랜지스터 어레이 기판 및 그 제조방법을 구체적으로 살펴보면 다음과 같다.
도 4는 본 발명에 의한 박막트랜지스터 어레이 기판의 평면도이다.
본 발명에 의한 박막트랜지스터 어레이 기판은, 도 4 및 도 5에 도시된 바와 같이, 화상이 표시되는 액티브 영역과 상기 액티브 영역 외곽부의 패드부 영역으로 구분되는바, 상기 액티브 영역 내에는 단위 픽셀을 정의하기 위해서 다수개의 게이트 배선(161)과 데이터 배선(162)이 수직 교차하여 형성되고, 상기 게이트 배선(161) 및 데이터 배선(162)이 교차하는 부분에는 박막트랜지스터(TFT: Thin Film Transistor)가 형성되고, 상기 각 단위 픽셀에는 상기 박막트랜지스터에 연결되는 화소전극(170)이 형성되어 상기 각 박막트랜지스터의 스위칭에 의해 화상이 표시된다.
상기 박막트랜지스터는 상기 게이트 배선(161)으로부터 분기된 게이트 전극(161a)과, 상기 게이트 전극을 포함한 전면에 형성된 게이트 절연막(173)과, 게이트 전극 상부의 게이트 절연막 상에 형성된 액티브층(164)과, 상기 액티브층 양끝단에 각각 형성되고 상기 데이터 배선(162)으로부터 분기된 소스/드레인 전극(262a,262b)으로 구성되며, 상기 화소전극(170)은 콘택홀(163)을 통해 드레인 전극(262b)에 연결된다.
그리고, 패드부 영역에는 게이트 배선(161) 및 데이터 배선(162)에서 연장 형성된 게이트 패드(도시하지 않음) 및 데이터 패드(172)가 형성되어 있으며, 상기 게이트 패드 및 데이터 패드는 복수개씩 그룹지어 적어도 하나 이상의 게이트 패드부 및 데이터 패드부를 구성한다. 이때, 그룹지어 있는 게이트 패드 및 데이터 패드 상에 드라이브 IC를 콘택시키고, 상기 드라이브 IC를 매개로 외부 구동회로로부터 생성된 각종 제어신호 및 비디오 신호가 액티브 영역으로 제공된다.
다만, 상기 외부 구동회로를 연결하기 이전에 액정패널에 대한 라인 디펙트(line defect) 및 포인트 디펙트(point defect) 등의 불량을 테스트하기 위해서, 게이트 패드 및 데이터 패드 끝에 쇼팅바를 연결형성하는데, 본 발명에 의한 쇼팅바는 배선의 오픈/쇼트 테스트가 가능하도록 하기 위해 오드 쇼팅바와 이븐 쇼팅바로 구성하고, 각각의 쇼팅바에 소정의 전압을 가하여 출력전압의 값을 구함으로써 TFT의 정상적인 동작여부를 점검하게 된다. 이븐 쇼팅바에 음극성(-)의 이븐신호를 인가하고 오드 쇼팅바에 양극성(+)의 오드신호를 인가할 수 있다.
이때, 홀수개의 배선 수가 하나의 패드부로 그룹을 구성하여, 임의의 패드부의 마지막 배선이 홀수번째로 끝나고 인접하는 패드부의 첫 번째 배선이 홀수번째로 시작하는 경우, 임의의 패드부의 마지막번째 배선 및 이에 인접하는 패드부의 첫 번째 배선이 서로 다른 쇼팅바에 연결되거나 또는 동일하게 이븐 쇼팅바에 연결되도록 한다. 따라서, 임의의 패드부의 마지막번째 배선 및 이에 인접하는 패드부의 첫 번째 배선에 서로 다른 신호가 인가되거나 또는 동일하게 이븐 신호가 인가되어 세로선 불량이 방지된다.
구체적으로, 상기 게이트 배선 및 데이터 배선은 게이트 패드 및 데이터 패드를 경유하여 상기 패드부 영역에서 게이트 쇼팅바 및 데이터 쇼팅바와 각각 연결되는데, 각각의 데이터 패드부의 홀수번째 데이터 배선(162a)에는 데이터 오드쇼팅바(182a)가 연결되고, 짝수번째 데이터 배선(162b)에는 데이터 이븐 쇼팅바(182b)가 연결된다.
다만, 임의의 데이터 패드부의 마지막번째 데이터 배선 및 이에 인접하는 데 이터 패드부의 첫 번째 데이터 배선이 서로 다른 쇼팅바에 연결되거나 또는 동일하게 데이터 이븐 쇼팅바에 연결된다.
즉, 도 6에 도시된 바와 같이, 제 1 패드부(P1)의 마지막번째 데이터 배선(362a)은 오드신호(+)가 흐르는 데이터 오드쇼팅바(182a)에 연결되고 제 2 패드부(P2)의 첫 번째 데이터 배선(362b)은 이븐신호(-)가 흐르는 데이터 이븐쇼팅바(182b)에 연결된다. 따라서, 제 1 패드부(P1)의 마지막번째 배선에 이븐신호가 인가되고, 이에 인접하는 제 2 패드부(P2)의 첫 번째 배선에 오드신호가 인가되어 세로선 불량이 방지된다.
상기 실시예에 한정하지 않고, 다른 실시예를 살펴보면 다음과 같다.
도 7은 본 발명의 제 2 실시예에 의한 박막트랜지스터 어레이 기판의 평면도이고, 도 8은 도 7의 Ⅲ-Ⅲ' 선상의 절단면도이고, 도 9는 본 발명의 제 3 실시예에 의한 박막트랜지스터 어레이 기판의 평면도이고, 도 10은 도 9의 Ⅳ-Ⅳ' 선상의 절단면도이다. 그리고, 도 11은 본 발명의 제 4 실시예에 의한 박막트랜지스터 어레이 기판의 평면도이고, 도 12는 도 11의 Ⅴ-Ⅴ' 선상의 절단면도이다.
먼저, 도 7 및 도 8에 도시된 바와 같이, 제 1 패드부(P1)의 마지막번째 데이터 배선(362a)은 이븐신호(-)가 흐르는 데이터 이븐쇼팅바(182b)에 연결하고 제 2 패드부(P2)의 첫 번째 데이터 배선(362b)은 게이트 절연막(173)을 관통하여 오드신호(+)가 흐르는 데이터 오드쇼팅바(182a)에 연결할 수 있는데, 제 1 패드부의 마지막번째 배선에 오드신호(-)가 인가되고, 이에 인접하는 제 2 패드부의 첫 번째 배선에 이븐신호(+)가 인가되어 세로선 불량이 방지된다. 이때, 제 1 패드부(P1)와 제 2 패드부(P2) 내부의 복수개의 데이터 배선은 서로 번갈아가며 데이터 이븐쇼팅바와 데이터 오드쇼팅바에 연결된다.
그리고, 도 9 및 도 10에 도시된 바와 같이, 제 1 패드부(P1)의 마지막번째 데이터 배선(362a)과 제 2 패드부(P2)의 첫 번째 데이터 배선(362b) 모두 이븐신호(-)가 흐르는 데이터 이븐쇼팅바(182b)에 연결할 수 있는데, 제 1 패드부의 마지막번째 배선에 이븐신호(-)가 인가되고, 이에 인접하는 제 2 패드부의 첫 번째 배선에 이븐신호(-)가 인가되어 세로선 불량이 방지된다. 이때, 제 1 패드부(P1)와 제 2 패드부(P2) 내부의 복수개의 데이터 배선은 서로 번갈아가며 데이터 이븐쇼팅바와 데이터 오드쇼팅바에 연결된다.
한편, 상기의 제 1 ,제 2 ,제 3 실시예에서와 같이, 제 1 패드부(P1)와 제 2 패드부(P2) 내부의 복수개의 데이터 배선을 데이터 이븐쇼팅바와 데이터 오드쇼팅바에 번갈아가며 연결하지 않고, 이하의 제 4 실시예에서와 같이, 제 1 패드부(P1) 내부의 복수개의 데이터 배선을 데이터 이븐쇼팅바 또는 데이터 오드쇼팅바 중 어느 하나에 동일하게 연결한 후 인접하는 제 2 패드부(P2) 내부의 복수개의 데이터 배선에는 제 1 패드부의 데이터 배선에 흐르는 신호와 반대되는 신호가 흐를 수 있도록 한다.
즉, 도 11 및 도 12에 도시된 바와 같이, 제 1 패드부(P1) 내부의 모든 데이터 배선(162)은 게이트 절연막(173)을 관통하여 데이터 오드쇼팅바(182a)에 연결하고 제 2 패드부(P2) 내부의 모든 데이터 배선(162)은 데이터 이븐쇼팅바(182b)에 연결할 수 있는데, 제 1 패드부의 모든 데이터 배선에는 오드신호(+)가 인가되고, 이에 인접하는 제 2 패드부의 모든 데이터 배선에는 이븐신호(-)가 인가된다. 결국, 제 1 패드부의 마지막번째 배선에 오드신호(+)가 인가되고, 이에 인접하는 제 2 패드부의 첫 번째 배선에는 반대신호의 이븐신호(-)가 인가되어 세로선 불량이 방지된다.
이때, 제 1 패드부 내부의 모든 데이터 배선이 데이터 이븐쇼팅바에 연결되어 이븐신호(-)가 흐르게 되고, 제 2 패드부 내부의 모든 데이터 배선이 게이트 절연막을 관통하여 데이터 오드쇼팅바에 연결되어 오드신호(+)가 흐르게 되어도, 제 1 패드부와 제 2 패드부 사이의 세로선 불량이 제거되는 동일한 결과를 얻을 수 있게 된다.
여기서, 상기 데이터 오드 쇼팅바(182a)와 데이터 이븐 쇼팅바(182b)는 게이트 절연막(173)을 사이에 두고 서로 평행하게 형성된다. 일반적으로, 데이터 배선층은 0.15Ω/㎛의 몰리브덴(Mo)을 사용하여 형성하고 게이트 배선층은 0.05Ω/㎛의 AlNd를 사용하여 형성한다.
참고로, 미설명 부호 "500"은 데이터 패드(172)가 외부로 노출되는 영역을 커버하여 공기중에서 산화가 용이한 데이터 패드를 보호하는 투명도전막으로서, ITO(Indium Tin Oxide) 및 IZO(Indium Zinc Oxide)를 사용하여 상기 화소전극(170)과 동일층에 형성한다. 상기 데이터 패드와 투명도전막은 콘택홀을 통해 전기적으로 연결된다.
한편, 상기 실시예에서는 오드신호(+)가 인가되는 데이터 쇼팅바를 게이트 배선과 동일층에 형성하여 상기 데이터 이븐 쇼팅바 내측에 구비한 것으로 한정하 여 설명하였으나, 이에 한정하지 않고 오드신호(+)가 인가되는 데이터 오드쇼팅바를 데이터 이븐 쇼팅바 외측에 구비하여 데이터 배선과 동일층에서 일체형으로 형성하여도 무방하다. 이 경우, 이븐신호(-)가 인가되는 데이터 이븐쇼팅바는 데이터 오드쇼팅바 내측에 구비하여 게이트 배선과 동일층에 형성하며 게이트 절연막을 관통하여 데이터 배선에 연결된다.
이러한 본 발명의 기술적 특징은 데이터 패드부뿐만 아니라, 게이트 패드부에도 적용가능한데, 구체적으로 홀수번째 게이트 배선에 게이트 오드 쇼팅바가 공통으로 접속되고 짝수번째 게이트 배선에는 게이트 이븐 쇼팅바가 공통으로 접속된다. 다만, 임의의 게이트 패드부의 마지막번째 게이트 배선 및 이에 인접하는 게이트 패드부의 첫 번째 게이트 배선은 서로 다른 쇼팅바에 연결하거나 또는 동일하게 게이트 이븐 쇼팅바에 연결한다.
이때, 상기 게이트 오드 쇼팅바는 게이트 배선과 동일층에서 일체형으로 연결되고, 게이트 이븐쇼팅바는 데이터 배선과 동일층에 구비되어 게이트 절연막을 제거하여 형성한 콘택홀을 통해 게이트 배선과 연결된다. 또는, 상기 게이트 오드쇼팅바가 데이터 배선과 동일층에 구비되어 게이트 절연막을 제거하여 형성한 콘택홀을 통해 게이트 배선과 연결되고, 상기 게이트 이븐쇼팅바는 게이트 배선과 동일층에서 일체형으로 연결된다.
이와같이 구비된 박막트랜지스터 어레이 기판에 대해서, 게이트 쇼팅바 및 데이터 쇼팅바에 일정한 전압을 인가하여 게이트 배선과 데이터 배선의 단락유무를 검출한다. 즉, 짝수번째 배선이 연결된 쇼팅바와 홀수번째 배선이 연결된 쇼팅바에 일정한 전압을 인가한 후 각 배선에서의 저항치를 측정하여 배선의 쇼트와 단락 유무를 확인하는 것이다.
여기서, 상기 게이트 쇼팅바와 데이터 쇼팅바가 형성되는 영역은 TFT 어레이 기판과 컬러필터 어레이 기판이 대향합착된 이후 제거되는 영역으로서, 게이트 검사단자 및 데이터 검사단자가 형성되는 영역 외곽에서 스크라이빙 및 그라인딩될 수 있다.
계속해서, 본 발명에 의한 TFT 어레이 기판의 제조방법에 대해 살펴보면 다음과 같다.
도 13a 내지 도 13c는 본 발명에 의한 박막트랜지스터 어레이 기판의 공정평면도이다.
먼저, 도 13a에 도시된 바와 같이, 기판 상에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr) 등의 저저항 금속 물질을 증착한 후, 포토식각기술로 패터닝하여 복수개의 게이트 배선(161), 게이트 전극(161a), 게이트 패드(194), 제 1 게이트 쇼팅바(192a) 및 제 1 데이터 쇼팅바(182a)를 동시에 형성한다.
상기 제 1 게이트 쇼팅바는 게이트 패드부에 형성하고, 상기 제 1 데이터 쇼팅바(182a)는 데이터 패드부에 형성한다. 그리고, 상기 제 1 게이트 쇼팅바(192a)는 상기 홀수번째 게이트 배선(161) 끝단에 일체형으로 형성하며, 상기 제 1 게이트 쇼팅바와 게이트 배선 사이에는 게이트 패드(194)가 구비된다.
이후, 상기 게이트 배선(161)을 포함한 전면에 실리콘 질화물(SiNx) 또는 실 리콘 산화물(SiOx) 등의 무기물질을 고온에서 증착하여 게이트 절연막(도시하지 않음)을 형성하고, 상기 게이트 절연막을 선택적으로 패터닝하여 제 1 ,제 2 콘택홀(193,183)을 형성한다. 상기 제 1 콘택홀(193)은 제 1 게이트 쇼팅바(192a)와 연결되지 않은 게이트 배선 끝단에 형성하며, 제 2 콘택홀(183)은 제 1 데이터 쇼팅바(182a)의 소정 부위에 형성한다.
이어서, 상기 게이트 절연막 위에 아몰퍼스 실리콘을 증착하고, 제 2 마스크를 이용한 사진식각기술로 패터닝하여 상기 게이트 전극(161a)에 오버랩되도록 상기 게이트 절연막 상에 섬(island) 모양의 반도체층(도시하지 않음)을 형성한다.
계속해서, 도 13b에 도시된 바와 같이, 상기 반도체층을 포함한 전면에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr) 등의 저저항 금속 물질을 증착하고 포토식각기술로 패터닝하여 데이터 배선(162), 소스/드레인 전극(262a, 262b), 데이터 패드(172), 제 2 게이트 쇼팅바(192b), 제 2 데이터 쇼팅바(182b)를 형성한다.
상기 데이터 배선(162)은 상기 게이트 배선(161)과 교차하여 단위 화소영역을 정의하고, 상기 게이트 전극(161a), 게이트 절연막, 반도체층 및 소스/드레인 전극(262a, 262b)의 적층막은 상기 게이트 배선과 데이터 배선의 교차지점에 형성되어 단위 픽셀에 인가되는 전압의 온/오프를 제어하는 박막트랜지스터를 구성한다.
그리고, 상기 제 2 게이트 쇼팅바(192b)는 게이트 패드부에 형성하고 상기 제 1 게이트 쇼팅바(192a)의 내측에 서로 평행하도록 형성하며, 상기 제 2 데이터 쇼팅바(182b)는 데이터 패드부에 형성하고 상기 제 1 데이터 쇼팅바 외측에 서로 평행하도록 형성한다. 상기 제 2 데이터 쇼팅바(192b)는 짝수번째 데이터 배선(162b) 끝단에 일체형으로 형성하며, 상기 제 1 데이터 쇼팅바와 데이터 배선 사이에는 데이터 패드(172)가 구비된다.
따라서, 게이트 배선층과 동시에 형성되는 제 1 게이트 쇼팅바(192a)와 달리 제 2 게이트 쇼팅바(192b)는 데이터 배선층과 동시에 형성되므로 상기 제 1 게이트 쇼팅바와 일체형으로 연결되는 게이트 배선과 쇼트되지 않는다. 또한, 데이터 배선층과 동시에 형성되는 제 2 데이터 쇼팅바(182b)와 달리 제 1 데이터 쇼팅바(182a)는 게이트 배선층과 동시에 형성되므로 상기 제 2 데이터 쇼팅바와 일체형으로 연결되는 데이터 배선과 쇼트되지 않는다.
결국, 게이트 패드부에 있어서, 제 1 게이트 쇼팅바(192a)는 홀수번째 게이트 배선과 일체형으로 형성되고, 제 2 게이트 쇼팅바(192b)는 제 1 콘택홀(193)을 통해 짝수번째 게이트 배선과 콘택되며, 제 1 ,제 2 게이트 쇼팅바 중 어느 하나에 오드신호(+)를 인가하고 다른 하나에 이븐신호(-)를 인가한다. 다만, 상기 게이트 배선(161)을 홀수개씩 링크시켜 복수개의 게이트 패드부를 구성하는데, 임의의 제 1 게이트 패드부의 마지막번째 게이트 배선 및 이에 인접하는 제 2 게이트 패드부의 첫 번째 게이트 배선을 서로 다른 쇼팅바에 연결시키거나 또는 이븐신호가 흐르는 동일한 쇼팅바에 연결시켜 제 1 ,제 2 게이트 패드부 사이에서 발생하는 화상불량을 제거한다.
한편, 데이터 패드부에 있어서, 제 1 데이터 쇼팅바(182a)는 제 2 콘택홀 (183)을 통해 홀수번째 데이터 배선(162a)과 콘택되고, 제 2 데이터 쇼팅바(182b)는 짝수번째 데이터 배선과 일체형으로 형성되며, 상기 제 1 ,제 2 데이터 쇼팅바 중 어느 하나에 오드신호(+)를 인가하고 다른 하나에 이븐신호(-)를 인가한다. 다만, 상기 데이터 배선(162)을 홀수개씩 링크시켜 복수개의 데이터 패드부를 구성하는데, 임의의 제 1 데이터 패드부의 마지막번째 데이터 배선 및 이에 인접하는 제 2 데이터 패드부의 첫 번째 데이터 배선을 서로 다른 쇼팅바에 연결시키거나 또는 이븐신호가 흐르는 동일한 쇼팅바에 연결시켜 제 1 ,제 2 데이터 패드부 사이에서 발생하는 세로선불량을 제거한다.
이때, 상기에서와 같이, 각 패드부내의 홀수번째 배선에 제 1 쇼팅바를 연결하고 짝수번째 배선에 제 2 쇼팅바를 연결하는 방법이외에, 임의의 제 1 패드부 내의 모든 배선은 제 1 쇼팅바에 연결시키고, 상기 제 1 패드부에 인접하는 제 2 패드부 내의 모든 배선은 제 2 쇼팅바에 연결시키는 방법이 있다.
다음, 도 13c에 도시된 바와 같이, 상기 소스/드레인 전극(262a, 262b)을 포함한 전면에 BCB 등의 유기절연물질 또는 SiNx의 무기절연물질을 도포하여 보호막(도시하지 않음)을 형성한다. 그리고, 포토식각기술로 상기 보호막의 일부를 제거하여 상기 드레인 전극(262b)이 노출되는 제 3 콘택홀(163)과 상기 게이트 패드(194)가 노출되는 제 1 패드오픈영역(196)과 상기 데이터 패드(172)가 노출되는 제 2 패드오픈영역(197)을 형성한다.
마지막으로, 상기 보호막을 포함한 전면에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명도전물질을 증착하고 포토식각기술을 이용하여 화소전극(170) 및 제 1 ,제 2 투명도전막(198,500)을 형성한다. 이때, 상기 화소전극(170)은 상기 제 3 콘택홀(163)을 통해 상기 드레인 전극(262)에 전기적으로 연결되고, 상기 제 1 투명도전막(198)은 상기 제 1 패드오픈영역(196)을 통해 상기 게이트 패드(194)를 커버하여 산화를 방지하고, 제 2 투명도전막(500)은 상기 제 2 패드오픈영역(197)을 통해 상기 데이터 패드(172)를 커버하여 산화를 방지한다.
이로써, TFT 어레이 기판이 완성된다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
즉, 하나의 패드부를 구성하는 게이트 배선 및 데이터 배선의 개수는 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능할 것이다. 다만, 본 발명은 하나의 패드부를 구성하는 배선의 개수가 홀수일 경우 유용하게 적용될 것이다.
상기와 같은 본 발명의 박막트랜지스터 어레이 기판 및 그 제조방법은 다음과 같은 효과가 있다.
즉, 홀수개의 배선을 하나의 패드부로 그룹을 구성하고 각 그룹내의 배선을 오드쇼팅바 또는 이븐쇼팅바에 연결함에 있어서, 임의의 패드부의 마지막번째 배선 및 이에 인접하는 패드부의 첫 번째 배선에 서로 다른 신호를 인가하거나 또는 동 일하게 이븐 신호를 인가함으로써 임의의 패드부와 인접하는 패드부 사이의 경계부분에 세로선 불량이 발생하는 것을 방지할 수 있게 된다.
따라서, 이븐쇼팅바와 오드쇼팅바를 사용하여 배선의 오픈/쇼트 테스트를 할때 상기 세로선 불량으로 인해 배선불량과 박막트랜지스터의 불량에 의해 발생하는 라인 디펙트(line defect) 및 포인트 디펙트(point defect) 등과 혼돈되지 않고 정확하게 화소결함을 발견할 수 있게 된다.
Claims (23)
- 종횡으로 교차되는 게이트 배선 및 데이터 배선에 의해 정의된 각 화소에 형성된 박막트랜지스터 및 화소전극과,상기 게이트 배선 또는 데이터 배선들이 홀수개씩 링크되어 복수개의 패드부를 이루고, 상기 각 패드부의 배선의 끝단에 선택적으로 연결되는 오드쇼팅바 및 이븐쇼팅바가 구비되는 게이트 패드부 또는 데이터 패드부와,상기 게이트 패드부 또는 데이터 패드부 중, 임의의 제 1 패드부의 마지막번째 배선 및 이에 인접하는 제 2 패드부의 첫 번째 배선이 서로 다른 쇼팅바에 연결되거나 또는 동일하게 이븐 쇼팅바에 연결되며,상기 이븐 쇼팅바에는 음극성(-)의 이븐신호가 인가되고, 상기 오드 쇼팅바에는 양극성(+)의 오드신호가 인가되는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
- 제 1 항에 있어서,상기 게이트 패드부에 있어서, 상기 게이트 배선과 게이트 쇼팅바 사이에 게이트 패드가 더 구비되는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
- 제 1 항에 있어서,상기 데이터 패드부에 있어서, 상기 데이터 배선과 데이터 쇼팅바 사이에 데이터 패드가 더 구비되는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
- 제 1 항에 있어서,상기 각 패드부 내에서 홀수번째 배선은 오드쇼팅바에 연결되고, 짝수번째 배선은 이븐쇼팅바에 연결되는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
- 제 4 항에 있어서,상기 각 게이트 패드부의 홀수번째 게이트 배선에는 게이트 오드쇼팅바가 연결되고, 짝수번째 게이트 배선에는 게이트 이븐 쇼팅바가 연결되며,임의의 게이트 패드부의 마지막번째 게이트 배선 및 이에 인접하는 게이트 패드부의 첫 번째 게이트 배선이 서로 다른 쇼팅바에 연결되거나 또는 동일하게 게이트 이븐 쇼팅바에 연결되는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
- 제 5 항에 있어서,상기 게이트 오드쇼팅바는 게이트 배선과 일체형으로 연결되고,상기 게이트 이븐쇼팅바는 데이터 배선과 동일층에 구비되어 콘택홀을 통해 게이트 배선과 연결되는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
- 제 5 항에 있어서,상기 게이트 오드쇼팅바는 데이터 배선과 동일층에 구비되어 콘택홀을 통해 게이트 배선과 연결되고,상기 게이트 이븐쇼팅바는 게이트 배선과 일체형으로 연결되는 것을 특징으 로 하는 박막트랜지스터 어레이 기판.
- 제 4 항에 있어서,상기 각 데이터 패드부의 홀수번째 데이터 배선에는 데이터 오드쇼팅바가 연결되고, 짝수번째 데이터 배선에는 데이터 이븐 쇼팅바가 연결되며,임의의 데이터 패드부의 마지막번째 데이터 배선 및 이에 인접하는 데이터 패드부의 첫 번째 데이터 배선이 서로 다른 쇼팅바에 연결되거나 또는 동일하게 데이터 이븐 쇼팅바에 연결되는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
- 제 8 항에 있어서,상기 데이터 오드쇼팅바는 게이트 배선과 동일층에 구비되어 콘택홀을 통해 데이터 배선과 연결되고,상기 데이터 이븐쇼팅바는 데이터 배선과 일체형으로 연결되는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
- 제 8 항에 있어서,상기 데이터 이븐쇼팅바는 데이터 배선과 일체형으로 연결되고,상기 데이터 오드쇼팅바는 데이터 배선과 동일층에 구비되어 콘택홀을 통해 데이터 배선과 연결되는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
- 제 1 항에 있어서,상기 패드부 중, 제 1 패드부 내의 모든 배선은 오드쇼팅바에 연결되고, 상기 제 1 패드부에 인접하는 제 2 패드부 내의 모든 배선은 이븐쇼팅바에 연결되는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
- 제 1 항에 있어서,상기 패드부 중, 제 1 패드부 내의 모든 배선은 이븐쇼팅바에 연결되고, 상기 제 1 패드부에 인접하는 제 2 패드부 내의 모든 배선은 오드쇼팅바에 연결되는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
- 삭제
- 기판 상에 게이트 배선 및 게이트 전극을 형성하는 단계와,상기 게이트 배선을 홀수개씩 링크시켜 구성되는 게이트 패드부에 제 1 ,제 2 쇼팅바를 형성하여 임의의 제 1 게이트 패드부의 마지막번째 게이트 배선 및 이에 인접하는 제 2 게이트 패드부의 첫 번째 게이트 배선을 서로 다른 쇼팅바에 연결시키거나 또는 이븐신호가 흐르는 동일한 쇼팅바에 연결시키는 단계와,상기 게이트 배선을 포함한 전면에 게이트 절연막을 형성하는 단계와,상기 게이트 전극 상부의 게이트 절연막 상에 반도체층을 형성하는 단계와,상기 게이트 절연막 상에 데이터 배선 및 소스/드레인 전극을 형성하는 단계와,상기 데이터 배선을 홀수개씩 링크시켜 구성되는 데이터 패드부에 제 1 ,제 2 쇼팅바를 형성하여 임의의 제 1 데이터 패드부의 마지막번째 데이터 배선 및 이에 인접하는 제 2 데이터 패드부의 첫 번째 데이터 배선을 서로 다른 쇼팅바에 연결시키거나 또는 이븐신호가 흐르는 동일한 쇼팅바에 연결시키는 단계와,상기 데이터 배선을 포함한 전면에 보호막을 형성하는 단계와,상기 보호막 상에 상기 드레인 전극에 콘택되는 화소전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
- 제 14 항에 있어서,상기 게이트 패드부의 제 1 쇼팅바는 게이트 배선과 동시에 일체형으로 형성하고,상기 게이트 패드부의 제 2 쇼팅바는 데이터 배선과 동시에 형성하여 게이트 절연막을 관통하여 게이트 배선과 콘택시키는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조방법.
- 제 15 항에 있어서,상기 제 1 쇼팅바는 제 2 쇼팅바 외측에 서로 평행하도록 형성하는 것을 특 징으로 하는 박막트랜지스터 어레이 기판의 제조방법.
- 제 14 항에 있어서,상기 데이터 패드부의 제 1 쇼팅바는 데이터 배선과 동시에 일체형으로 형성하고,상기 데이터 패드부의 제 2 쇼팅바는 게이트 배선과 동시에 형성하여 게이트 절연막을 관통하여 데이터 배선과 콘택시키는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조방법.
- 제 17 항에 있어서,상기 제 1 쇼팅바는 제 2 쇼팅바 외측에 서로 평행하도록 형성하는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조방법.
- 제 14 항에 있어서,상기 게이트 패드부에 있어서, 상기 게이트 배선과 제 1 ,제 2 쇼팅바 사이에 게이트 패드를 더 형성하는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조방법.
- 제 14 항에 있어서,상기 데이터 패드부에 있어서, 상기 데이터 배선과 제 1 ,제 2 쇼팅바 사이 에 데이터 패드를 더 형성하는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조방법.
- 제 14 항에 있어서,상기 각 게이트 패드부 또는 데이터 패드부에 있어서, 홀수번째 배선은 오드쇼팅바에 연결시키고, 짝수번째 배선은 이븐쇼팅바에 연결시키는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조방법.
- 제 14 항에 있어서,상기 각 게이트 패드부 또는 데이터 패드부에 있어서, 임의의 제 1 패드부 내의 모든 배선은 제 1 쇼팅바에 연결시키고, 상기 제 1 패드부에 인접하는 제 2 패드부 내의 모든 배선은 제 2 쇼팅바에 연결시키는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조방법.
- 제 14항에 있어서,상기 게이트 배선 및 데이터 배선의 교차지점에,상기 게이트 전극, 게이트 절연막, 반도체층 및 소스/드레인 전극을 적층하여 박막트랜지스터를 완성하는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050103862A KR101157973B1 (ko) | 2005-11-01 | 2005-11-01 | 박막트랜지스터 어레이 기판 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050103862A KR101157973B1 (ko) | 2005-11-01 | 2005-11-01 | 박막트랜지스터 어레이 기판 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070047097A KR20070047097A (ko) | 2007-05-04 |
| KR101157973B1 true KR101157973B1 (ko) | 2012-06-25 |
Family
ID=38272119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050103862A KR101157973B1 (ko) | 2005-11-01 | 2005-11-01 | 박막트랜지스터 어레이 기판 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101157973B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150064648A (ko) * | 2013-12-02 | 2015-06-11 | 엘지디스플레이 주식회사 | 표시장치와 표시장치의 제조방법 및 검사방법 |
| US9368522B2 (en) | 2013-12-02 | 2016-06-14 | Lg Display Co., Ltd. | Display device and manufacturing and testing methods thereof |
| US9921443B2 (en) | 2014-10-20 | 2018-03-20 | Samsung Display Co., Ltd. | Display device including shorting bar |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101433109B1 (ko) * | 2007-10-16 | 2014-08-26 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
| KR101375845B1 (ko) * | 2009-09-15 | 2014-03-19 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| KR101867837B1 (ko) * | 2011-06-09 | 2018-06-15 | 엘지디스플레이 주식회사 | 액정 표시장치와 이의 제조방법 |
| KR102071238B1 (ko) * | 2013-08-30 | 2020-01-30 | 엘지디스플레이 주식회사 | 유기전계발광 표시패널의 모기판 및 그의 제조방법 |
| KR102156057B1 (ko) * | 2013-12-10 | 2020-09-15 | 엘지디스플레이 주식회사 | 표시장치용 표시패널 |
| KR102468366B1 (ko) * | 2015-12-29 | 2022-11-18 | 엘지디스플레이 주식회사 | 유기발광 표시장치 |
| WO2022051929A1 (en) * | 2020-09-09 | 2022-03-17 | Boe Technology Group Co., Ltd. | Method of fabricating array substrate, array substrate, display apparatus, and probe unit |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000007737A (ko) * | 1998-07-07 | 2000-02-07 | 윤종용 | 엘씨디 패널 |
| KR20020056621A (ko) * | 2000-12-29 | 2002-07-10 | 구본준, 론 위라하디락사 | 액정표시장치의 테스트 패드 |
-
2005
- 2005-11-01 KR KR1020050103862A patent/KR101157973B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000007737A (ko) * | 1998-07-07 | 2000-02-07 | 윤종용 | 엘씨디 패널 |
| KR20020056621A (ko) * | 2000-12-29 | 2002-07-10 | 구본준, 론 위라하디락사 | 액정표시장치의 테스트 패드 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150064648A (ko) * | 2013-12-02 | 2015-06-11 | 엘지디스플레이 주식회사 | 표시장치와 표시장치의 제조방법 및 검사방법 |
| KR101594672B1 (ko) | 2013-12-02 | 2016-02-17 | 엘지디스플레이 주식회사 | 표시장치 |
| US9368522B2 (en) | 2013-12-02 | 2016-06-14 | Lg Display Co., Ltd. | Display device and manufacturing and testing methods thereof |
| US9921443B2 (en) | 2014-10-20 | 2018-03-20 | Samsung Display Co., Ltd. | Display device including shorting bar |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070047097A (ko) | 2007-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101157973B1 (ko) | 박막트랜지스터 어레이 기판 및 그 제조방법 | |
| TWI388912B (zh) | 製造陣列基板之方法 | |
| KR100796749B1 (ko) | 액정 표시 장치용 박막 트랜지스터 어레이 기판 | |
| US6980264B2 (en) | Repair method for defects in data lines and flat panel display incorporating the same | |
| KR102145390B1 (ko) | 정전기 방전 회로를 포함하는 표시 장치 | |
| KR101177720B1 (ko) | 액정표시장치와 그 제조방법 | |
| CN101110443B (zh) | 显示基板、其制造方法和具有显示基板的显示设备 | |
| KR101137863B1 (ko) | 박막트랜지스터 어레이 기판 | |
| TWI427380B (zh) | 薄膜電晶體陣列面板 | |
| KR100800330B1 (ko) | 라인 온 글래스형 신호라인 검사를 위한 액정표시패널 | |
| KR20090126052A (ko) | 박막 트랜지스터 기판 및 이를 표함하는 표시 장치 | |
| WO2013011855A1 (ja) | アクティブマトリクス型表示装置 | |
| KR100490040B1 (ko) | 두개이상의쇼팅바를갖는액정표시장치및그제조방법 | |
| KR101258085B1 (ko) | 정전기 방지가 가능한 액정표시장치 및 그 제조방법 | |
| KR100318541B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR102347412B1 (ko) | 표시장치용 표시패널 및 표시패널 검사 방법 | |
| KR100621533B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR20080047790A (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR20170081070A (ko) | 수평 전계형 액정 표시장치 및 그 제조방법 | |
| KR20080008569A (ko) | 액정 표시 장치, 그 제조 방법 및 트리밍 방법 | |
| KR20060028970A (ko) | 박막 트랜지스터 표시판 및 액정 표시 장치 | |
| CN114078363B (zh) | 阵列基板、阵列基板的制作方法、显示面板和电子设备 | |
| KR101411680B1 (ko) | 액정표시장치 | |
| KR101030530B1 (ko) | 액정표시장치 및 그 제조방법 | |
| WO2023116106A1 (zh) | 显示基板及其测试方法和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150528 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160530 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20180515 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20190515 Year of fee payment: 8 |