CN114078363B - 阵列基板、阵列基板的制作方法、显示面板和电子设备 - Google Patents
阵列基板、阵列基板的制作方法、显示面板和电子设备 Download PDFInfo
- Publication number
- CN114078363B CN114078363B CN202010827799.7A CN202010827799A CN114078363B CN 114078363 B CN114078363 B CN 114078363B CN 202010827799 A CN202010827799 A CN 202010827799A CN 114078363 B CN114078363 B CN 114078363B
- Authority
- CN
- China
- Prior art keywords
- layer
- shielding
- grounding
- area
- shielding layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 60
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 55
- 239000002184 metal Substances 0.000 claims abstract description 55
- 239000010410 layer Substances 0.000 claims description 501
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 54
- 229920005591 polysilicon Polymers 0.000 claims description 53
- 239000011229 interlayer Substances 0.000 claims description 45
- 238000002161 passivation Methods 0.000 claims description 44
- 239000011521 glass Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 6
- 230000008878 coupling Effects 0.000 abstract description 24
- 238000010168 coupling process Methods 0.000 abstract description 24
- 238000005859 coupling reaction Methods 0.000 abstract description 24
- 230000002093 peripheral effect Effects 0.000 description 9
- 239000010409 thin film Substances 0.000 description 9
- 238000002834 transmittance Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000005611 electricity Effects 0.000 description 5
- 230000003068 static effect Effects 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000002346 layers by function Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- -1 and generally Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05F—STATIC ELECTRICITY; NATURALLY-OCCURRING ELECTRICITY
- H05F3/00—Carrying-off electrostatic charges
- H05F3/02—Carrying-off electrostatic charges by means of earthing connections
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请提供一种阵列基板、阵列基板的制作方法、显示面板和电子设备，涉及电子设备技术领域。其中，阵列基板包括多个功能区域，多个功能区域之间间隔设置；每个功能区域包括遮挡层，相邻两个功能区域中的遮挡层相互连接，且多个所述遮挡层中的一个与接地区域连接。本申请技术方案将多个功能区域中相邻的两个功能区域的遮挡层进行连接，从而使得多个功能区域变成连接的金属网，且多个遮挡层中的一个与接地区域连接，从而实现遮挡层的接地，通过遮挡层接地的设置改变遮挡层原有的漂移状态，从而从根本上解决了因源漏层与遮挡层耦合导致的亮度不均一的不良问题，进而改善因遮挡层漂移导致的电子设备等超高亮背光产品的亮度不均等不良问题。
Description
技术领域
本申请涉及电子设备技术领域，尤其涉及一种阵列基板、阵列基板的制作方法、显示面板和电子设备。
背景技术
随着科技的进步以及需求的日益提高，客户对产品的亮度需求不断提高，但随着背光亮度的大幅度提升，会导致产品亮度不均一的问题增加，不良率高达90％以上。
现有技术中为了避免高亮背光下薄膜晶体管的特性异常，采用遮挡层进行遮光设计，遮挡层设置在多晶硅层的正下方，起到对栅极沟道的遮光作用，如图所示，最大可能的降低高亮背光对薄膜晶体管特性的影响。
然而，但在产品实际测试中，增加遮挡层后，仍存在亮度不均等不良现象，经分析其不良原因为源漏层上的信号极易受到遮挡层耦合电容的影响，引起正负两帧的像素电压不同，画面亮度明暗交替，导致亮度漂移。即单纯增加遮挡层无法大幅度改善产品的亮度不均一的问题。因此，如何改善产品亮度不均一的问题成为亟待解决的问题。
发明内容
本申请实施例的目的是提供一种产品亮度不均一的问题，以使产品在背光亮度大幅度提升的情况下，产品亮度均一，降低产品的不良率。
为解决上述技术问题，本申请实施例提供如下技术方案：
本申请第一方面提供一种阵列基板，包括：
多个功能区域，多个功能区域之间间隔设置；
每个功能区域均包括遮挡层，相邻两个功能区域中的遮挡层相互连接，
且多个所述遮挡层中的一个与接地区域连接。
在该技术方案中，多个功能区域包括连接区域；
所述连接区域还包括：
玻璃基板，所述玻璃基板设置在所述遮挡层下方；
缓冲层，所述缓冲层设置在所述遮挡层上方；
钝化多晶硅绝缘层，所述钝化多晶硅绝缘层设置在所述缓冲层上方；
层间介质层，所述层间介质层设置在所述钝化多晶硅绝缘层上方；
源漏层，所述源漏层设置在所述层间介质层上方，所述源漏层通过原有的接地走线与所述接地区域连接，所述源漏层与所述遮挡层通过遮挡层的金属走线连接。
在该技术方案中，所述接地走线外设置有静电环，所述接地走线包括所述遮挡层的金属走线和所述源漏层的原有的接地走线。
在该技术方案中，所述连接区域的所述层间介质层具有过孔，所述过孔穿透所述钝化多晶硅绝缘层和所述缓冲层，所述遮挡层的金属走线通过所述层间介质层的过孔与所述源漏层连接。
在该技术方案中，多个功能区域包括：
接地绑定区域；
所述接地绑定区域还包括：
玻璃基板，所述玻璃基板设置在所述遮挡层下方；
缓冲层，所述缓冲层设置在所述遮挡层上方；
钝化多晶硅绝缘层，所述钝化多晶硅绝缘层设置在所述缓冲层上方；
层间介质层，所述层间介质层设置在所述钝化多晶硅绝缘层上方；
源漏层，所述源漏层设置在所述层间介质层上方，所述源漏层通过原有的接地走线与接地区域连接，所述源漏层与所述遮挡层通过遮挡层的金属走线连接。
在该技术方案中，所述接地绑定区域的层间介质层具有过孔，所述过孔穿透所述钝化多晶硅绝缘层和所述缓冲层，以使所述遮挡层的金属走线将所述源漏层与所述遮挡层连接。
在该技术方案中，接地走线上设置有静电环，所述接地走线包括所述遮挡层的金属走线和所述源漏层的原有的接地走线。
在该技术方案中，所述遮挡层为挡光金属层，遮挡层的厚度大于1000A。
在该技术方案中，多个功能区域还包括显示区域、GOA区域和数据选择器区域，所述GOA区域位于所述显示区域两侧，所述数据选择区域与所述显示区域相对设置。
本申请第二方面提供一种阵列基板的制作方法，包括：
设置多个功能区域；
在每个功能区域均形成有遮挡层；
将相邻两个功能区域中的遮挡层相互连接；
将多个所述遮挡层中的一个与接地区域连接。
本申请第三方面提供一种显示面板，包括如前所述的阵列基板和柔性电路板，述柔性电路板接地，所述阵列基板的遮挡层与所述柔性电路板连接。
本申请第四方面提供一种电子设备，包括如前所述的显示面板。
相较于现有技术，本申请第一方面提供的阵列基板、阵列基板的制作方法、显示面板和电子设备，其中，阵列基板包括多个功能区域，多个功能区域之间间隔设置，每个功能区域设置有遮光板，相邻两个功能区域的遮光板相互连接，从而相对于现有技术中，相邻的TFT开关下的功能区域相互独立，均为漂移状态，这种情况下遮挡层并不能起到传输信号的作用，源漏层上的信号极易受到遮挡层耦合电容的影响，引起正负两帧的像素电压不同，画面亮度明暗交替，导致亮度不均一，状态漂移。本申请将多个功能区域中相邻的两个功能区域的遮挡层进行连接，从而使得多个功能区域变成连接的金属网，且多个遮挡层中的一个与接地区域连接，从而实现遮挡层的接地，而多个功能区域的遮挡层相互连接，即多个功能区域的遮挡层均实现接地，通过遮挡层接地的设置改变遮挡层原有的漂移状态，从而使得遮挡层不再影响源漏层上的信号的耦合电容，从而从根本上解决了因源漏层与遮挡层耦合导致的亮度不均一的不良问题，进而改善因遮挡层漂移导致的电子设备等超高亮背光产品的亮度不均等不良问题。
附图说明
通过参考附图阅读下文的详细描述，本申请示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本申请的若干实施方式，相同或对应的标号表示相同或对应的部分，其中：
图1示意性地示出了现有技术中阵列基板的结构示意图；
图2示意性地示出了本申请中连接区域的截面示意图；
图3示意性地示出了本申请中连接区域的平面示意图；
图4示意性地示出了本申请中接地绑定区域与柔性电路板连接的平面示意图；
图5示意性地示出了本申请中柔性电路板的截面示意图；
现有技术附图标号如下：阵列基板1'，遮挡层12'，多晶硅层14'，源漏层16'；
本申请附图标号说明：
阵列基板1，静电环122，接地绑定区域14，玻璃基板16，遮挡层18，缓冲层20，钝化多晶硅绝缘层22，层间介质层24，过孔242，源漏层26，绝缘层30，栅极层32，柔性电路板2。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
需要注意的是，除非另有说明，本申请使用的技术术语或者科学术语应当为本申请所属领域技术人员所理解的通常意义。
现有技术中，对MOS开关进行薄膜晶体管在正常情况下和背光开启情况下的特性测试，在2Wnit的高亮背光下，薄膜晶体管开关的背光开启情况下亮度特性比正常情况下亮度会上升约40～60倍，背光开启情况下薄膜晶体管漏电流远远高于正常情况下的水平。在这种高亮背光下，亮度太高会导致薄膜晶体管开关无法正常关闭。
为了避免高亮背光下薄膜晶体管特性异常，改善亮度不均一的不良问题，不仅在显示区域设置有遮挡层12'，在外围电路区域也都增加了遮挡层12'。遮挡层12'设置在多晶硅层14'的正下方，起到对栅极沟道的遮光作用，阵列基板1'的膜层结构示意图如图1所示，但不同于栅极层和源漏层16'，遮挡层12'在设计上一直处于漂移的状态，并不起到传输信号的作用。
与显示区域的薄膜晶体管相比，外围电路区域的薄膜晶体管开关的W/L较大，从而驱动能力较强。而当其下方均有遮挡层12'设计时，遮挡层12'与多晶硅或源漏层16'的正对面积较大，两者之间存在的耦合电容就会影响信号，进而影响整体显示效果。如图2所示，在膜层截面示意图中，可以看到在层间介质层过孔位置，遮挡层12'与源漏层16'仅间隔缓冲层，缓冲层膜层厚度仅3000A左右，即源漏层16'极易受到遮挡层12'的耦合影响，导致了源漏层16'信号的不稳定。当源漏层16'切换信号时(如0V→+5V/-5V)，同时遮挡层12'处于漂移状态，源漏层16'与遮挡层12'发生耦合，源漏层16'电压被耦合到约+2V/-2V，导致源漏层16'受到影响无法有效切换至+5V/-5V。该耦合会导致源漏层16'信号整体不稳定，充电不完全，显示效果为存在亮度不均一的不良现象。
而为了改善该不良现象主要有以下两种方法。方法一为增加缓冲层的膜层厚度，从而使得源漏层16'与遮挡层12'的距离更远，因为电容与两者的距离成反比，进而降低两者间的耦合电容。但缓冲层膜层厚度的增加，整体透过率会大大降低，改善效果较差。方法二为减少遮挡层12'及栅极层的耦合正对面积，即减小遮挡层12'的CD大小，但产品的背光亮度需求范围从几万到十几万，单纯减小遮挡层12'的CD大小，会大大降低高亮背光下的遮挡有效性，会导致亮度不均一，使得不良率大大增加，从工艺上无法从根本上完全解决这一难题。
本申请提供了一种阵列基板1，包括：
多个功能区域，多个功能区域之间间隔设置；
每个功能区域均包括遮挡层，相邻两个功能区域中的遮挡层相互连接，且多个所述遮挡层中的一个与接地区域连接。
如图2所示，在本申请实施例中，本申请第一方面提供的阵列基板1，包括多个功能区域，多个功能区域之间间隔设置，每个功能区域设置有遮光板，相邻两个功能区域的遮光板相互连接，从而相对于现有技术中，相邻的TFT开关下的功能区域相互独立，均为漂移状态。本申请将多个功能区域中相邻的两个功能区域的遮挡层18进行连接，从而使得多个功能区域变成连接的金属网，且多的一个个遮挡层中与接地区域连接，从而实现遮挡层18的接地，而多个功能区域的遮挡层18相互连接，即多个功能区域的遮挡层18均实现接地，通过遮挡层18接地的设置改变遮挡层18原有的漂移状态，从而使得遮挡层18不再影响源漏层26上的信号的耦合电容，从而从根本上解决了因源漏层26与遮挡层18耦合导致的亮度不均一的不良问题，从而本申请提供的阵列基板1，在不降低透过率和静电释放的情况下，改善因遮挡层18漂移导致的电子设备等超高亮背光产品的亮度不均等不良问题。
在本申请的一个实施例中，
多个功能区域包括连接区域；
所述连接区域还包括：
玻璃基板，所述玻璃基板设置在所述遮挡层下方；
缓冲层，所述缓冲层设置在所述遮挡层上方；
钝化多晶硅绝缘层，所述钝化多晶硅绝缘层设置在所述缓冲层上方；
层间介质层，所述层间介质层设置在所述钝化多晶硅绝缘层上方；
源漏层，所述源漏层设置在所述层间介质层上方，所述源漏层通过原有的接地走线与所述接地区域连接，所述源漏层与所述遮挡层通过遮挡层的金属走线连接。
如图3所示，在该实施例中，多个功能区域包括显示区域和外围电路区域，外围电路区域包括连接区域，连接区域的遮挡层用于与柔性电路板连接，而柔性线路板与接地区域连接，从而实现连接区域遮挡层的接地，连接区域的接地走线采用源漏层26金属走线设计，绕电子设备一周，在接口侧接地走线连接到柔性电路板，柔性电路板接地，从而实现连接区域的接地，连接区域包括玻璃基板16、遮挡层18、缓冲层20、钝化多晶硅绝缘层22、层间介质层24和源漏层26，其中，遮挡层18层叠设置在玻璃基板16上方，遮挡层18层叠设置有缓冲层20，缓冲层20上层叠设置有钝化多晶硅绝缘层22，钝化多晶硅绝缘层22上层叠设置有源漏层26，源漏层与遮挡层连接，从而实现遮挡层的接地，通过遮挡层18接地的设置改变遮挡层18原有的漂移状态，从而使得遮挡层18不再影响源漏层26上的信号的耦合电容，从而从根本上解决了因源漏层26与遮挡层18耦合导致的亮度不均一的不良问题，从而本申请提供的阵列基板1，在不降低透过率和静电释放的情况下，改善因遮挡层18漂移导致的电子设备等超高亮背光产品的亮度不均等不良问题。
在本申请的一个实施例中，所述层间介质层具有过孔，所述过孔穿透所述钝化多晶硅绝缘层和所述缓冲层，以使所述遮挡层的金属走线将所述源漏层与所述遮挡层连接。
如图3所示，在该实施例中，通过改变接地走线的路径，将层间介质层24设置有过孔242，使得遮挡层金属走线能够跳线到源漏层26上，从而实现遮挡层的接地，多个功能区域包括显示区域和外围电路区域，外围电路区域包括连接区域，连接区域用于与接地区域柔性电路板连接，以实现接地，连接区域的接地走线采用源漏层26金属走线设计，绕电子设备一周，在接口侧接地走线连接到柔性电路板，柔性电路板接地，从而实现连接区域的接地，连接区域包括玻璃基板16、遮挡层18、缓冲层20、钝化多晶硅绝缘层22、层间介质层24和源漏层26，其中，遮挡层18层叠设置在玻璃基板16上方，遮挡层18层叠设置有缓冲层20，缓冲层20上层叠设置有钝化多晶硅绝缘层22，钝化多晶硅绝缘层22上层叠设置有源漏层26，连接区域中层间介质层24具有过孔242，过孔242穿透钝化多晶硅绝缘层22和缓冲层20，从而源漏层26与遮挡层通过过孔242可以进行连接，遮挡层的金属走线通过层间介质层24的过孔242跳线到源漏层26的接地走线上，从而实现了遮挡层的接地。通过遮挡层18接地的设置改变遮挡层18原有的漂移状态，从而使得遮挡层18不再影响源漏层26上的信号的耦合电容，从而从根本上解决了因源漏层26与遮挡层18耦合导致的亮度不均一的不良问题，从而本申请提供的阵列基板1，在不降低透过率和静电释放的情况下，改善因遮挡层18漂移导致的电子设备等超高亮背光产品的亮度不均等不良问题。
如图3所示，在本申请的一个实施例中，所述接地走线外设置有静电环122，所述接地走线包括所述遮挡层的金属走线和所述源漏层26的原有的接地走线。
在该实施例中，遮挡层的金属走线与原本的接地走线连接后，遮挡层的金属走线也是接地走线的一部分，在接地走线外设置有静电环122，能够防止新增的遮挡层的金属走线部分可能造成的静电释放不良的问题，进而有效预防新增的接地走线的静电击穿的风险。
在本申请的一个实施例中，多个功能区域包括：
接地绑定区域14；
接地绑定区域；
所述接地绑定区域还包括：
玻璃基板，所述玻璃基板设置在所述遮挡层下方；
缓冲层，所述缓冲层设置在所述遮挡层上方；
钝化多晶硅绝缘层，所述钝化多晶硅绝缘层设置在所述缓冲层上方；
层间介质层，所述层间介质层设置在所述钝化多晶硅绝缘层上方；
源漏层，所述源漏层设置在所述层间介质层上方，所述源漏层通过原有的接地走线与接地区域连接，所述源漏层与所述遮挡层通过遮挡层的金属走线连接。
如图2和图4所示，在该实施例中，多个功能层包括接地绑定区域14，即本申请相对于现有技术新增了接地绑定区域，接地绑定区域包括玻璃基板16、遮挡层18、缓冲层20、钝化多晶硅绝缘层22、层间介质层24和源漏层26，接地绑定区域14的源漏层26与其它功能区域的源漏层26连接，接地绑定区域14的源漏层26还与柔性电路板2上的源漏层26连接，柔性电路板2接地，从而使得新增的接地绑定区域14接地，且接地绑定区域14中源漏层与遮挡层连接，从而实现遮挡层的接地。通过遮挡层18接地的设置改变遮挡层18原有的漂移状态，从而使得遮挡层18不再影响源漏层26上的信号的耦合电容，从而从根本上解决了因源漏层26与遮挡层18耦合导致的亮度不均一的不良问题，从而本申请提供的阵列基板1，在不降低透过率和静电释放的情况下，改善因遮挡层18漂移导致的电子设备等超高亮背光产品的亮度不均等不良问题。
如图2和4所示，在本申请的一个实施例中，所述层间介质层24具有过孔，所述过孔穿透所述钝化多晶硅绝缘层和所述缓冲层，以使所述遮挡层的金属走线将所述源漏层与所述遮挡层连接。
在该实施例中，多个功能层包括接地绑定区域14，即本申请相对于现有技术新增了接地绑定区域，接地绑定区域包括玻璃基板16、遮挡层18、缓冲层20、钝化多晶硅绝缘层22、层间介质层24和源漏层26，接地绑定区域14的源漏层26与其它功能区域的源漏层26连接，接地绑定区域14的源漏层26还与柔性电路板2上的源漏层26连接，柔性电路板2接地，从而使得新增的接地绑定区域14接地，且接地绑定区域14中层间介质层24具有过孔242，过孔242穿透钝化多晶硅绝缘层22和缓冲层20，以使遮挡层18的金属走线能够与源漏层26连接，从而实现遮挡层18的接地。其中，接地绑定区域14不包括栅极层32。另外，中层间介质层24形成过孔242的方式为，在对层间介质层24干刻时减少干刻时间，确保中层间介质层24上形成过孔242，并且该过孔242一次性穿过层间介质层24、钝化多晶硅绝缘层22和缓冲层20，从而实现源漏层26和遮挡层18的连接。
在本申请的一个实施例中，所述接地绑定区域14还包括：
绝缘层30，所述绝缘层30设置在所述源漏层26上方。
在该实施例中，接地绑定区域14还包括绝缘层30，绝缘层30设置在源漏层26上方，此时，绝缘层30不需要如现有技术那样进行开孔设计，也无需进行铟锡氧化物半导体透明导电膜的图案设计。
在本申请的一个实施例中，接地走线上设置有静电环，所述接地走线包括所述遮挡层的金属走线和所述源漏层的原有的接地走线。
在该实施例中，遮挡层的金属走线与原本的接地走线连接后，遮挡层的金属走线也是接地走线的一部分，在接地走线外设置有静电环122，能够防止新增的遮挡层的金属走线部分可能造成的静电释放不良的问题，进而有效预防新增的接地走线的静电击穿的风险。
在本申请的一个实施例中，所述遮挡层18为挡光金属层，遮挡层18的厚度大于1000A。
在该实施例中，遮挡层18为挡光金属层，一般采用金属钼，遮挡层18厚度为1000A以上，当金属钼形成的遮挡层18的厚度为500A时，光学密度为2.48，当金属钼形成的遮挡层18的厚度达到1000A时，光学密度可以达到4.25，遮挡效果好，从而遮挡层18的厚度要大于1000A，此时遮挡层18的遮挡效果较好。
在本申请的一个实施例中，所述遮挡层18的金属走线沿栅线或源极漏极金属线延伸，且所述遮挡层18的金属走线与所述栅线或源极漏极金属线上下交叠设置。
在该实施例中，在相邻两个功能区域的遮挡层18连接时，遮挡层18的金属走线沿栅线或源极漏极金属线延伸，且挡层的金属走线与所述栅线或源极漏极金属线上下交叠设置，从而遮挡层18金属走线的设置不会影响周边区域的透过率。
在本申请的一个实施例中，多个功能区域还包括显示区域、GOA区域和数据选择器区域，所述GOA区域位于所述显示区域两侧，所述数据选择区域与所述显示区域相对设置。
在该实施例中，多个功能区域包括显示区域、GOA区域和数据选择器区域，其中，显示区域的两侧设置有GOA区域，数据选择器区域与显示区域相对设置的，功能区域还包括静电释放等区域，用于释放静电，以上这些区域以及其它的功能区域均具有遮挡层18，且相连两个功能区域的遮挡层18相互连接，从而使得阵列基板1形成相互关联的金属网。
另一方面，本申请还提供一种阵列基板的制作方法，包括：
设置多个功能区域；
在每个功能区域均形成有遮挡层；
将相邻两个功能区域中的遮挡层相互连接；
将多个所述遮挡层中的一个与接地区域连接。
在该实施例中，阵列基板的制作方法包括设置多个功能区域，在每个功能区域均设置有遮挡层，将相邻两个功能区域中的遮挡层相互连接，并将多个所述遮挡层中的一个与接地区域连接，从而相对于现有技术中，相邻的TFT开关下的功能区域相互独立，均为漂移状态。本申请将多个功能区域中相邻的两个功能区域的遮挡层18进行连接，从而使得多个功能区域变成连接的金属网，且多的一个个遮挡层中与接地区域连接，从而实现遮挡层18的接地，而多个功能区域的遮挡层18相互连接，即多个功能区域的遮挡层18均实现接地，通过遮挡层18接地的设置改变遮挡层18原有的漂移状态，从而使得遮挡层18不再影响源漏层26上的信号的耦合电容，从而从根本上解决了因源漏层26与遮挡层18耦合导致的亮度不均一的不良问题，从而本申请提供的阵列基板的制作方法，在不降低透过率和静电释放的情况下，改善因遮挡层18漂移导致的电子设备等超高亮背光产品的亮度不均等不良问题。
其中，在本申请的一个实施例中，将多个所述遮挡层中的一个与接地区域连接具体包括：
多个功能区域包括连接区域，
在连接区域中，在遮挡层下方设置有玻璃基板；
在遮挡层上方设置有缓冲层；
在缓冲层上方设置有钝化多晶硅绝缘层；
在钝化多晶硅绝缘层上设置层间介质层；
在层间介质层上设置源漏层，通过接地走线将源漏层与接地区域连接；
在层间介质层上设置过孔，所述过孔穿透所述钝化多晶硅绝缘层和所述缓冲层，以通过所述遮挡层的金属走线将所述源漏层与所述遮挡层连接。
在该实施例中，通过改变接地走线的路径，将层间介质层设置有过孔，使得遮挡层金属走线能够跳线到源漏层上，从而实现遮挡层的接地，多个功能区域包括显示区域和外围电路区域，外围电路区域包括连接区域，连接区域用于与接地区域柔性电路板连接，以实现接地，连接区域的接地走线采用源漏层金属走线设计，绕电子设备一周，在接口侧接地走线连接到柔性电路板，柔性电路板接地，从而实现连接区域的接地，连接区域包括玻璃基板、遮挡层、缓冲层、钝化多晶硅绝缘层、层间介质层和源漏层，其中，遮挡层层叠设置在玻璃基板上方，遮挡层层叠设置有缓冲层，缓冲层上层叠设置有钝化多晶硅绝缘层，钝化多晶硅绝缘层上层叠设置有源漏层，连接区域中层间介质层具有过孔，过孔穿透钝化多晶硅绝缘层和缓冲层，从而源漏层与遮挡层通过过孔可以进行连接，遮挡层的金属走线通过层间介质层的过孔跳线到源漏层的接地走线上，从而实现了遮挡层的接地。通过遮挡层接地的设置改变遮挡层原有的漂移状态，从而使得遮挡层不再影响源漏层上的信号的耦合电容，从而从根本上解决了因源漏层与遮挡层耦合导致的亮度不均一的不良问题，从而本申请提供的阵列基板的制作方法，在不降低透过率和静电释放的情况下，改善因遮挡层漂移导致的电子设备等超高亮背光产品的亮度不均等不良问题。
在本申请的另一个实施例中，将多个所述遮挡层中的一个与接地区域连接具体包括：
多个功能区域包括接地绑定区域，
在接地绑定区域中，在遮挡层下方设置有玻璃基板；
在遮挡层上方设置有缓冲层；
在缓冲层上方设置有钝化多晶硅绝缘层；
在钝化多晶硅绝缘层上设置层间介质层；
在层间介质层上设置源漏层，通过原有的接地走线源漏层与接地区域连接；
在层间介质层上设置过孔，所述过孔穿透所述钝化多晶硅绝缘层和所述缓冲层，以通过所述遮挡层的金属走线将所述源漏层与所述遮挡层连接。
在该实施例中，多个功能层包括接地绑定区域，即本申请相对于现有技术新增了接地绑定区域，接地绑定区域包括玻璃基板、遮挡层、缓冲层、钝化多晶硅绝缘层、层间介质层和源漏层，接地绑定区域的源漏层与其它功能区域的源漏层连接，接地绑定区域的源漏层还与柔性电路板上的源漏层连接，柔性电路板接地，从而使得新增的接地绑定区域接地，且接地绑定区域中层间介质层具有过孔，过孔穿透钝化多晶硅绝缘层和缓冲层，以使遮挡层的金属走线能够与源漏层连接，从而实现遮挡层的接地。其中，接地绑定区域不包括栅极层。另外，中层间介质层形成过孔的方式为，在对层间介质层干刻时减少干刻时间，确保中层间介质层上形成过孔，并且该过孔一次性穿过层间介质层、钝化多晶硅绝缘层和缓冲层，从而实现源漏层和遮挡层的连接。
再一方面，本申请还提供一种显示面板，包括如前所述的阵列基板和柔性电路板2，所述柔性电路板接地，所述阵列基板的遮挡层与所述柔性电路板2连接。
在该实施例中，显示面板包括阵列基板和柔性电路板2，阵列基板包括多个功能区域，多个功能区域之间间隔设置，每个功能区域设置有遮光板，相邻两个功能区域的遮光板相互连接，从而使得多个功能区域变成连接的金属网，且多个遮挡层中的一个与柔性电路板2连接，柔性电路板2接地，从而实现遮挡层18的接地，而多个功能区域的遮挡层18相互连接，即多个功能区域的遮挡层18均实现接地，通过遮挡层18接地的设置改变遮挡层18原有的漂移状态，从而使得遮挡层18不再影响源漏层26上的信号的耦合电容，从而从根本上解决了因源漏层26与遮挡层18耦合导致的亮度不均一的不良问题，从而本申请提供的显示面板，在不降低透过率和静电释放的情况下，改善因遮挡层18漂移导致的电子设备等超高亮背光产品的亮度不均等不良问题。
如图5所示，其中，柔性电路板2包括玻璃基板16；缓冲层20，所述缓冲层20设置在所述玻璃基板16上方；钝化多晶硅绝缘层22，所述钝化多晶硅绝缘层22设置在所述缓冲层20上方；栅极层32，所述栅极层32设置在所述钝化多晶硅绝缘层22上方；层间介质层24，所述层间介质层24设置在所述钝化多晶硅绝缘层22上方；源漏层26，所述源漏层26设置在所述层间介质层24上方；绝缘层30，绝缘层30设置在源漏层26上方。
又一方面，本申请还提供一种电子设备，包括如前所述的显示面板，从而包括如前所述的显示面板的全部技术特征和有益技术效果，在此不再赘述。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。
Claims (7)
1.一种阵列基板，其特征在于，包括：
多个功能区域，多个功能区域之间间隔设置；
每个功能区域均包括遮挡层，相邻两个功能区域中的遮挡层相互连接，且多个所述遮挡层中的一个与接地区域连接；
多个功能区域包括连接区域；
所述连接区域还包括：
玻璃基板，所述玻璃基板设置在所述遮挡层下方；
缓冲层，所述缓冲层设置在所述遮挡层上方；
钝化多晶硅绝缘层，所述钝化多晶硅绝缘层设置在所述缓冲层上方；
层间介质层，所述层间介质层设置在所述钝化多晶硅绝缘层上方；
源漏层，所述源漏层设置在所述层间介质层上方，所述源漏层通过原有的接地走线与所述接地区域连接，所述源漏层与所述遮挡层通过遮挡层的金属走线连接；
所述层间介质层具有过孔，所述过孔穿透所述钝化多晶硅绝缘层和所述缓冲层，以使所述遮挡层的金属走线将所述源漏层与所述遮挡层连接；
接地走线上设置有静电环，所述接地走线包括所述遮挡层的金属走线和所述源漏层的原有的接地走线。
2.根据权利要求1所述的阵列基板，其特征在于，多个功能区域包括：
接地绑定区域；
所述接地绑定区域还包括：
玻璃基板，所述玻璃基板设置在所述遮挡层下方；
缓冲层，所述缓冲层设置在所述遮挡层上方；
钝化多晶硅绝缘层，所述钝化多晶硅绝缘层设置在所述缓冲层上方；
层间介质层，所述层间介质层设置在所述钝化多晶硅绝缘层上方；
源漏层，所述源漏层设置在所述层间介质层上方，所述源漏层通过原有的接地走线与接地区域连接，所述源漏层与所述遮挡层通过遮挡层的金属走线连接。
3.根据权利要求1所述的阵列基板，其特征在于，
所述遮挡层为挡光金属层，所述遮挡层的厚度大于1000A。
4.根据权利要求1所述的阵列基板，其特征在于，
多个功能区域还包括显示区域、GOA区域和数据选择器区域，所述GOA区域位于所述显示区域两侧，所述数据选择器区域与所述显示区域相对设置。
5.一种阵列基板的制作方法，用于制作如权利要求1至4中任一项所述的阵列基板，其特征在于，包括：
设置多个功能区域；
在每个功能区域均形成有遮挡层；
将相邻两个功能区域中的遮挡层相互连接；
将多个所述遮挡层中的一个与接地区域连接；
将多个所述遮挡层中的一个与接地区域连接具体包括：
多个功能区域包括连接区域，
在连接区域中，在遮挡层下方设置有玻璃基板；
在遮挡层上方设置有缓冲层；
在缓冲层上方设置有钝化多晶硅绝缘层；
在钝化多晶硅绝缘层上设置层间介质层；
在层间介质层上设置源漏层，通过接地走线将源漏层与接地区域连接；
在层间介质层上设置过孔，所述过孔穿透所述钝化多晶硅绝缘层和所述缓冲层，以通过所述遮挡层的金属走线将所述源漏层与所述遮挡层连接；
所述接地走线上设置有静电环。
6.一种显示面板，其特征在于，包括如权利要求1至4中任一项所述的阵列基板；和
柔性电路板，所述柔性电路板接地，所述阵列基板的遮挡层与所述柔性电路板连接。
7.一种电子设备，其特征在于，包括如权利要求6所述的显示面板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010827799.7A CN114078363B (zh) | 2020-08-17 | 2020-08-17 | 阵列基板、阵列基板的制作方法、显示面板和电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010827799.7A CN114078363B (zh) | 2020-08-17 | 2020-08-17 | 阵列基板、阵列基板的制作方法、显示面板和电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114078363A CN114078363A (zh) | 2022-02-22 |
| CN114078363B true CN114078363B (zh) | 2023-11-17 |
Family
ID=80281086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010827799.7A Active CN114078363B (zh) | 2020-08-17 | 2020-08-17 | 阵列基板、阵列基板的制作方法、显示面板和电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114078363B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105676554A (zh) * | 2016-04-25 | 2016-06-15 | 武汉华星光电技术有限公司 | 液晶显示面板及其制作方法 |
| CN107134460A (zh) * | 2017-04-11 | 2017-09-05 | 深圳市华星光电技术有限公司 | 显示装置及其goa电路 |
| CN108206010A (zh) * | 2016-12-16 | 2018-06-26 | 乐金显示有限公司 | 薄膜晶体管基板及包括薄膜晶体管基板的显示装置 |
| CN108572486A (zh) * | 2018-04-27 | 2018-09-25 | 武汉华星光电技术有限公司 | 阵列基板及显示面板 |
| CN108630663A (zh) * | 2018-04-27 | 2018-10-09 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、应用和性能改善方法 |
| CN108873461A (zh) * | 2018-07-19 | 2018-11-23 | Oppo（重庆）智能科技有限公司 | 液晶显示面板、液晶显示装置及制备液晶显示面板的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104617102B (zh) * | 2014-12-31 | 2017-11-03 | 深圳市华星光电技术有限公司 | 阵列基板及阵列基板制造方法 |
-
2020
- 2020-08-17 CN CN202010827799.7A patent/CN114078363B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105676554A (zh) * | 2016-04-25 | 2016-06-15 | 武汉华星光电技术有限公司 | 液晶显示面板及其制作方法 |
| CN108206010A (zh) * | 2016-12-16 | 2018-06-26 | 乐金显示有限公司 | 薄膜晶体管基板及包括薄膜晶体管基板的显示装置 |
| CN107134460A (zh) * | 2017-04-11 | 2017-09-05 | 深圳市华星光电技术有限公司 | 显示装置及其goa电路 |
| CN108572486A (zh) * | 2018-04-27 | 2018-09-25 | 武汉华星光电技术有限公司 | 阵列基板及显示面板 |
| CN108630663A (zh) * | 2018-04-27 | 2018-10-09 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、应用和性能改善方法 |
| CN108873461A (zh) * | 2018-07-19 | 2018-11-23 | Oppo（重庆）智能科技有限公司 | 液晶显示面板、液晶显示装置及制备液晶显示面板的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114078363A (zh) | 2022-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100270468B1 (ko) | 박막소자의 제조방법,액티브 매트릭스 기판,액정표시장치,액티브 매트릭스 기판의 제조방법,및 액정표시장치에 포함되는 능동소자의 정전파괴방지방법 | |
| US6980264B2 (en) | Repair method for defects in data lines and flat panel display incorporating the same | |
| US5966190A (en) | Array substrate for displaying device with capacitor lines having particular connections | |
| CN101110443B (zh) | 显示基板、其制造方法和具有显示基板的显示设备 | |
| US10490109B2 (en) | Array substrate and testing method and manufacturing method thereof | |
| KR100260768B1 (ko) | 박막트랜지스터 매트릭스장치 및 그 제조방법 | |
| US7928437B2 (en) | Thin film transistor substrate and method of manufacture | |
| CN101581861B (zh) | 液晶显示装置及其制造方法 | |
| KR101321218B1 (ko) | Ｔｆｔ 기판 및 그 제조방법 | |
| US20040041959A1 (en) | Array substrate for a liquid crystal display and method for fabricating thereof | |
| US20070091218A1 (en) | Electrostatic discharge protection structure and thin film transistor substrate including the same | |
| KR101157973B1 (ko) | 박막트랜지스터 어레이 기판 및 그 제조방법 | |
| US20190304394A1 (en) | Gate driving circuit and display panel | |
| JP2003273365A (ja) | 表示装置 | |
| US7768590B2 (en) | Production method of active matrix substrate, active matrix substrate, and liquid crystal display device | |
| KR100271077B1 (ko) | 표시장치,전자기기및표시장치의제조방법 | |
| CN104035250A (zh) | 主动元件阵列基板 | |
| KR100316493B1 (ko) | 액티브매트릭스액정표시장치 | |
| KR20120138898A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR20070115370A (ko) | 개구율이 향상된 표시 장치 및 그 제조 방법 | |
| CN114078363B (zh) | 阵列基板、阵列基板的制作方法、显示面板和电子设备 | |
| KR20140142064A (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
| KR100672626B1 (ko) | 액정패널 및 그 제조방법 | |
| KR20010100614A (ko) | 액정 표시 장치용 기판 | |
| CN105633097B (zh) | 一种阵列基板、显示面板和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |