CN105633097B - 一种阵列基板、显示面板和显示装置 - Google Patents
一种阵列基板、显示面板和显示装置 Download PDFInfo
- Publication number
- CN105633097B CN105633097B CN201610012244.0A CN201610012244A CN105633097B CN 105633097 B CN105633097 B CN 105633097B CN 201610012244 A CN201610012244 A CN 201610012244A CN 105633097 B CN105633097 B CN 105633097B
- Authority
- CN
- China
- Prior art keywords
- out wire
- array substrate
- film transistor
- disconnection
- signal lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 93
- 238000007599 discharging Methods 0.000 claims abstract description 5
- 239000010408 film Substances 0.000 claims description 81
- 239000010409 thin film Substances 0.000 claims description 46
- 230000015556 catabolic process Effects 0.000 abstract description 15
- 238000010586 diagram Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000009825 accumulation Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000003068 static effect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
本发明公开了一种阵列基板、显示面板和显示装置，用以解决阵列基板中静电环单元被击穿的问题。本发明实施例提供了一种阵列基板，包括信号线和用于释放所述信号线中静电的静电环单元，所述阵列基板还包括：分别连接所述信号线和静电环单元的信号引出线，所述信号引出线具有断开区域；位于所述信号引出线和所述静电环单元所在膜层之上的绝缘层；位于所述绝缘层所在膜层之上且分别连接断开区域两侧的信号引出线的导电层。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板、显示面板和显示装置。
背景技术
在薄膜晶体管液晶显示面板(TFT-LCD)制造过程中，以及阵列基板在实际应用中，静电击穿一直是显示面板的重要难题，从产品上尽量减少静电击穿的可能是本领域技术人员需要重视的问题。
一般地，在阵列基板中设置有很多走线层，在阵列基板制作完成后，需要在外围加载测试信号来检测阵列基板是否存在显示不良，电流经阵列基板的外围区域引入显示区域，此过程中会在显示区域积累静电，因此，需要在阵列基板的显示区域外围设计静电环，进行静电释放。例如，显示区域引出的栅线和数据线，非显示区域的移位寄存器单元(GOA)的引出线，且任何走线中均会在外加测试信号时，积累静电。为了有效地将阵列基板中积累的静电进行释放，现有技术中，会在阵列基板的外围设计接地线，从而将静电对地放电。但是该方法依然会在阵列基板中存在一些静电，因此，阵列基板中依然会存在静电击穿的可能。一般地，参见图1，静电环中包括薄膜晶体管的结构，且薄膜晶体管的栅极02连接阵列基板中的信号线11，因此在制作薄膜晶体管图案上方的绝缘层03时，栅极积累的电荷使得栅极与源极04和漏极05之间形成的电势差导致静电击穿，使静电环失效。
综上所述，如何解决阵列基板中静电环被击穿的问题是本领域技术人员亟需解决的问题。
发明内容
本发明实施例提供了一种阵列基板、显示面板和显示装置，用以解决阵列基板中静电环单元被击穿的问题。
本发明实施例提供了一种阵列基板，包括信号线和用于释放所述信号线中静电的静电环单元，所述阵列基板还包括：
分别连接所述信号线和静电环单元的信号引出线，所述信号引出线具有断开区域；
位于所述信号引出线和所述静电环单元所在膜层之上的绝缘层；
位于所述绝缘层所在膜层之上且分别连接断开区域两侧的信号引出线的导电层。
在一种可能的实施例中，本发明实施例提供的上述阵列基板中，所述导电层至少包括位于断开区域的部分。
在一种可能的实施例中，本发明实施例提供的上述阵列基板中，在所述断开区域内填充所述绝缘层，且位于所述信号引出线之上的绝缘层中包括分别露出位于所述断开区域两侧的部分信号引出线的过孔，在所述过孔处以及所述过孔之间的绝缘层上形成分别连接断开区域两侧的信号引出线的导电层。
在一种可能的实施例中，本发明实施例提供的上述阵列基板中，在所述断开区域内填充所述绝缘层，且位于所述信号引出线之上的绝缘层以及位于所述断开区域之上的绝缘层中包括露出位于所述断开区域两侧的部分信号引出线的过孔，且所述过孔覆盖所述断开区域，在所述过孔处填充连接断开区域两侧的信号引出线的导电层。
在一种可能的实施例中，本发明实施例提供的上述阵列基板中，所述静电环单元包括：
第一薄膜晶体管和第二薄膜晶体管；
其中，所述第一薄膜晶体管的源极与第二薄膜晶体管的漏极电性相连，所述第一薄膜晶体管的漏极与所述第二薄膜晶体管的栅极电性相连，所述第一薄膜晶体管的栅极和源极分别与所述静电环单元左侧的信号引出线电性相连；
所述第二薄膜晶体管的源极与所述第二薄膜晶体管的栅极电性相连，所述第二薄膜晶体管的栅极与所述静电环单元右侧的信号引出线电性相连。
在一种可能的实施例中，本发明实施例提供的上述阵列基板中，所述阵列基板还包括：
分别连接所述第一薄膜晶体管的漏极与第二薄膜晶体管的栅极和源极的第一导电部；
连接所述第一薄膜晶体管的源极与所述静电环单元左侧的信号引出线的第二导电部。
在一种可能的实施例中，本发明实施例提供的上述阵列基板中，所述第一导电部和第二导电部同层设置，且相互绝缘。
在一种可能的实施例中，本发明实施例提供的上述阵列基板中，所述第一导电部、第二导电部与所述导电层同层设置，且相互绝缘。
在一种可能的实施例中，本发明实施例提供的上述阵列基板中，所述第二导电部与所述导电层同层设置，且电性相连。
在一种可能的实施例中，本发明实施例提供的上述阵列基板中，所述第一薄膜晶体管和第二薄膜晶体管均为底栅型结构。
相应地，本发明实施例还提供了一种显示面板，包括本发明实施例提供的上述任一种阵列基板。
相应地，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述显示面板。
本发明有益效果如下：
本发明实施例提供了一种阵列基板、显示面板和显示装置，所述阵列基板中包括：信号线和用于释放所述信号线中静电的静电环单元，所述阵列基板还包括：分别连接所述信号线和静电环单元的信号引出线，所述信号引出线具有断开区域；位于所述信号引出线和所述静电环单元所在膜层之上的绝缘层；位于所述绝缘层所在膜层之上且分别连接断开区域两侧的信号引出线的导电层。因此在形成静电环单元所在膜层之上的绝缘层时，由于信号引出线中存在断开区域，信号引出线中积累的静电荷不会积累到静电环单元中，避免了静电环单元内部被击穿而导致静电环单元失效的问题。当形成静电环单元所在膜层之上的绝缘层后，在断开区域形成连接断开区域两侧的信号引出线的导电层，使得断开区域两侧的信号引出线电性相连，静电环单元正常工作。
附图说明
图1为现有技术提供的一种静电环击穿的结构示意图；
图2为本发明实施例提供的一种阵列基板的结构示意图；
图3为本发明实施例提供的第二种阵列基板的结构示意图；
图4为本发明实施例提供的第三种阵列基板的结构示意图；
图5为本发明实施例提供的第四种阵列基板的结构示意图；
图6为本发明实施例提供的第五种阵列基板的结构示意图；
图7为本发明实施例提供的第六种阵列基板的结构示意图；
图8为本发明实施例提供的第七种阵列基板的结构示意图；
图9为本发明实施例提供的基于图8的阵列基板的俯视示意图；
图10为本发明实施例提供的一种本发明实施例提供的的阵列基板的制作方法的流程示意图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明实施例提供了一种阵列基板、显示面板和显示装置，用以解决阵列基板中静电环单元被击穿的问题。
其中，附图中各膜层的厚度和形状不反映阵列基板的真实比例，目的只是示意说明本发明内容。
下面结合附图，对本发明实施例提供的一种阵列基板、显示面板和显示装置的具体实施方式进行详细地说明。
参见图2，本发明实施例提供的一种阵列基板，包括信号线11和用于释放信号线中静电的静电环单元12，阵列基板还包括：
分别连接信号线11和静电环单元12的信号引出线13，信号引出线13具有断开区域P；
位于信号引出线13和静电环单元12所在膜层之上的绝缘层14；
位于绝缘层14所在膜层之上且分别连接断开区域两侧的信号引出线13的导电层15。
需要说明的是，本发明实施例中的静电环单元可以为任一种存在静电击穿问题的静电环结构，在此不做具体限定。本发明实施例提供的导电层可以为透明导电层ITO，或者为由金属材料制作的导电层均属于本发明的保护范围。本发明实施例中的信号线为显示面板中的需要将静电释放的导体或者走线层。
具体地，在阵列基板中的静电环单元左右两侧均包括信号引出线，参见图3所示，在静电环单元12左侧包括信号引出线13，以及在静电环单元12右侧也包括信号引出线13，其中位于左侧的信号引出线13连接阵列基板中的信号线，位于右侧的信号引出线13同样可以连接阵列基板中的信号线，通过静电环单元12和信号引出线13的作用，将左侧的信号线中积累的静电荷释放到右侧的信号线中，或者将右侧的信号线中积累的静电荷释放到左侧的信号线中，完成阵列基板中静电的释放。
本发明实施例提供的一种阵列基板中包括：信号线和用于释放信号线中静电的静电环单元，阵列基板还包括：分别连接信号线和静电环单元的信号引出线，信号引出线具有断开区域；位于信号引出线和静电环单元所在膜层之上的绝缘层；位于绝缘层所在膜层之上且分别连接断开区域两侧的信号引出线的导电层。因此在形成静电环单元所在膜层之上的绝缘层时，由于信号引出线中存在断开区域，信号引出线中积累的静电荷不会积累到静电环单元中，避免了静电环单元内部被击穿而导致静电环失效的问题。当形成静电环单元所在膜层之上的绝缘层后，在断开区域形成连接断开区域两侧的信号引出线的导电层，使得断开区域两侧的信号引出线电性相连，并且通过信号引出线和静电环单元将信号线中积累的静电荷进行释放，静电环单元正常工作。
在具体实施时，本发明实施例提供的上述阵列基板中，为了进一步确保导电层与位于断开区域两侧的信号引出线电性相连，导电层至少包括位于断开区域的部分。
具体地，参见图4，仅在断开区域内填充有导电层15，且通过导电层将断开区域两侧的信号引出线电性相连。在具体实施时，在形成位于信号引出线所在膜层之上的绝缘层时，通过刻蚀工艺将断开区域处的绝缘层刻蚀掉；在断开区域处形成连接断开区域两侧信号引出线的导电层。
或者，参见图5，在断开区域内以及断开区域两侧的部分信号引出线上形成导电层15的图案，且通过导电层将断开区域两侧的部分信号引出线电性相连。在具体实施时，在形成位于信号引出线所在膜层之上的绝缘层时，通过刻蚀工艺将断开区域处以及断开区域两侧的部分信号引出线之上的绝缘层刻蚀掉；在断开区域处形成连接断开区域两侧信号引出线的导电层。
在具体实施时，本发明实施例提供的上述阵列基板中，为了进一步确保导电层与位于断开区域两侧的信号引出线电性相连，本发明实施例对导电层的图案做如下处理：
参见图6，在断开区域P内填充绝缘层14，且位于信号引出线13之上的绝缘层14中包括分别露出位于断开区域P两侧的部分信号引出线13的过孔16，在过孔16处以及过孔16之间的绝缘层14上形成分别连接断开区域两侧的信号引出线13的导电层15。具体地，在形成位于信号引出线所在膜层之上的绝缘层时，通过刻蚀工艺在断开区域两侧的绝缘层上形成露出信号引出线的两个过孔，并在两个过孔处以及过孔之间通过构图工艺形成导电层的图案。通过导电层和过孔连接断开区域两侧的信号引出线。
在具体实施时，本发明实施例提供的上述阵列基板中，为了进一步确保导电层与位于断开区域两侧的信号引出线电性相连，本发明实施例对导电层的图案做如下处理：
参见图7，在断开区域P内填充绝缘层14，且位于信号引出线13之上的绝缘层以及位于断开区域之上的绝缘层中包括露出位于断开区域两侧的部分信号引出线的过孔16，且过孔16覆盖断开区域P，在过孔处填充连接断开区域两侧的信号引出线的导电层15。具体地，在形成信号引出线上方的绝缘层后，通过刻蚀工艺在断开区域形成如图7所示的过孔的图形，其中过孔16覆盖断开区域和断开区域周围的上方，在过孔16处形成导电层的图案。
需要说明的是，在阵列基板中，每一静电环单元连接位于静电环单元左侧的信号引出线，且连接位于静电环单元右侧的信号引出线，因此，位于左侧的信号引出线中包括断开区域，位于右侧的信号引出线中也包括断开区域，从而避免左侧信号引出线中积累的静电荷击穿静电环单元，同时避免右侧信号引出线中积累的静电荷击穿静电环单元。其中，在信号引出线中包括的断开区域至少包括一个，在信号引出线中可以设置多个断开区域，并通过导电层连接断开区域两侧的信号引出线。本发明实施例不做具体限定。
在具体实施时，本发明实施例提供的上述阵列基板中，为了进一步详细理解静电环的工作原理，本发明实施例还提供了一种静电环单元：
参见图8和图9，其中，图9为本发明实施例提供的包括静电环单元的阵列基板的俯视图，图8为本发明实施例提供的图9在以A-A1方向上的截面示意图。静电环单元包括：
第一薄膜晶体管和第二薄膜晶体管；
其中，第一薄膜晶体管的源极1211与第二薄膜晶体管的漏极1222电性相连，第一薄膜晶体管的漏极1212与第二薄膜晶体管的栅极1220电性相连，第一薄膜晶体管的栅极1210和源极1211分别与静电环单元左侧的信号引出线13电性相连；
第二薄膜晶体管的源极1221与第二薄膜晶体管的栅极1220电性相连，第二薄膜晶体管的栅极1220与静电环单元右侧的信号引出线13电性相连。
具体地，参见图8和图9所示，在衬底基板上包括结构相同的两个薄膜晶体管，其中，第一薄膜晶体管的结构依次包括栅极1210、源极1211和漏极1212，第二薄膜晶体管的结构依次包括栅极1220、源极1221和漏极1222；其中在栅极所在膜层和源漏极所在膜层之间还包括栅极绝缘层123和有源层124。
在具体实施时，本发明实施例提供的上述阵列基板中，参见图8和图9，阵列基板还包括：分别连接第一薄膜晶体管的漏极1212与第二薄膜晶体管的栅极1220和源极1221的第一导电部151；连接第一薄膜晶体管的源极1211与静电环单元左侧的信号引出线13的第二导电部152。
需要说明的是，在静电环单元所在膜层之上以及第一导电部、第二导电部所在膜层之下还包括绝缘层14。
参见图8和图9，第一薄膜晶体管的漏极1212通过第一过孔21、第二过孔22、第三过孔23和第一导电部151与第二薄膜晶体管的栅极1220和源极1221电性相连。其中第一过孔21位于第一薄膜晶体管的漏极1212的图案上方的绝缘层中，第二过孔22位于第二薄膜晶体管的栅极1220的图案上方的绝缘层中，第三过孔位于第二薄膜晶体管的源极1221的图案上方的绝缘层中。第一薄膜晶体管的源极1211与第二薄膜晶体管的漏极1222通过导电图层125相互电性连接。其中导电图层125可以与阵列基板中的数据线同层设置，在此不做具体限定。具体地，第一薄膜晶体管的源极1211与第二薄膜晶体管的漏极1222通过导电图层125相互电性连接时，由于源极1211和漏极1222所在膜层之上还包括绝缘层14，因此需要在源极1211和漏极1222所在膜层之上的绝缘层14中形成分别露出源极1211和漏极1222的图案的过孔，通过该分别露出源极1211和漏极1222的图案的过孔以及导电图层125使得第一薄膜晶体管的源极1211与第二薄膜晶体管的漏极1222通过导电图层125相互电性连接。其中，分别露出源极1211和漏极1222的图案的过孔在图10中并没有体现，但是在制作过程中需要刻蚀分别露出源极1211和漏极1222的图案的过孔。第一薄膜晶体管的源极1211通过第四过孔24和第二导电部152与静电环单元左侧的信号引出线13电性相连。其中第四过孔24位于第一薄膜晶体管的源极1211的图案上方的绝缘层中。
其中，位于第一薄膜晶体管左侧的信号引出线中包括断开区域，位于第二薄膜晶体管的右侧的信号引出线中包括断开区域，且在信号引出线所在膜层之上的绝缘层中包括位于断开区域两侧的过孔16。
需要说明的是，导电图层可以与第一导电部、第二导电部同层设置，或者与第一导电部、第二导电部不层设置。本发明实施例不做具体限定。其中信号引出线所在膜层之上的绝缘层与静电环单元所在膜层之上的绝缘层同层设置，或者信号引出线所在膜层之上的绝缘层与所述静电环单元中的栅极绝缘层同层设置。本发明实施例不做具体限定。
在具体实施时，通过上述阵列基板中的静电环结构实现静电的释放。具体地，参见图8，当静电环单元左侧的信号线11上积累大量静电荷，并通过左侧的信号引出线13以及导电层15将静电荷积累到第一薄膜晶体管的栅极1210，同时左侧的信号引出线13中积累的静电荷通过第二导电部152将静电荷积累到第一薄膜晶体管的源极1211，使得第一薄膜晶体管的栅极和源漏极之间形成电压差，第一薄膜晶体管处于导通状态，第一薄膜晶体管的源极和漏极导通，静电荷通过第一薄膜晶体管的漏极，流入到第二薄膜晶体管的栅极1220，进而通过右侧的信号引出线13和导电层15将静电荷释放到静电环单元右侧的信号线上，形成静电的释放。或者，当静电环单元右侧的信号线11上积累大量静电荷，并通过右侧的信号引出线13以及导电层15将静电荷积累到第二薄膜晶体管的栅极1220，同时右侧的信号引出线13中积累的静电荷通过第一导电部151将静电荷积累到第二薄膜晶体管的源极1221，使得第二薄膜晶体管的栅极和源漏极之间形成电压差，第二薄膜晶体管处于导通状态，第二薄膜晶体管的源极和漏极导通，静电荷通过第二薄膜晶体管的漏极，以及第一薄膜晶体管的源极1210流入到左侧的信号引出线上，进而通过导电层15将静电荷释放到静电环单元左侧的信号线上，形成静电的释放。
在具体实施时，本发明实施例提供的上述阵列基板中，第一导电部和第二导电部同层设置，且相互绝缘。具体地，在形成静电环单元中的栅极、源漏极图案后，形成绝缘层的图案，并在绝缘层中形成第一过孔、第二过孔、第三过孔的图案，在第一过孔、第二过孔、第三过孔的图案处分别形成第一导电部和第二导电部。将第一导电部和第二导电部同层设置，简化了阵列基板的制作工艺。
在具体实施时，本发明实施例提供的上述阵列基板中，为了进一步简化阵列基板的制作工艺，进一步地，第一导电部、第二导电部与导电层同层设置，且相互绝缘。
在具体实施时，本发明实施例提供的上述阵列基板中，参见图8，第二导电部152与导电层15同层设置，且电性相连。
在具体实施时，本发明实施例提供的上述阵列基板中，第一薄膜晶体管和第二薄膜晶体管均为底栅型结构。
具体地，本发明实施例中的静电环单元中的薄膜晶体管的结构为底栅型结构，即在制作完第一薄膜晶体管和第二薄膜晶体管的栅极、源极和漏极的图案后，在第一薄膜晶体管和第二薄膜晶体管的源极和漏极的图案所在膜层上形成绝缘层，具体地，在形成绝缘层时，由于第一薄膜晶体管和第二薄膜晶体管的的栅极和信号线之间的信号引出线存在断开区域，因此，在形成绝缘层时，栅极上没有积累信号线中的静电荷，且在形成绝缘层后，在所述绝缘层中设置第一过孔、第二过孔和第三过孔，进一步在第一过孔、第二过孔和第三过孔处形成第一导电部和第二导电部，同时在信号引出线的断开区域两侧形成导电层，使得位于断开区域两侧的信号引出线通过导电层分别连接信号线和薄膜晶体管的栅极，静电环正常工作。
具体地，本发明实施例提供的第一薄膜晶体管和第二薄膜晶体管的结构不仅限于底栅型结构，也可以为顶栅型结构，其工作原理相同，此处不再赘述。
需要说明的是，针对静电环单元的结构不仅限于图8和图9中所示的静电环单元的结构，其他结构的静电环单元依然适用本发明。
基于同一发明构思，本发明实施例还提供了一种显示面板，包括本发明实施例提供的上述阵列基板。在具体实施时，本发明实施例提供的显示面板中一般还会具有诸如除了平坦层、钝化层等其他膜层结构，这些具体结构可以有多种实现方式，在此不做具体限定。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述显示面板，该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。该显示装置的实施可以参见上述阵列基板、显示面板的实施例，重复之处不再赘述。
基于同一发明构思，参见图10，本发明实施例还提供了一种本发明实施例提供的上述任一种阵列基板的制作方法，该方法包括：
S1001、在衬底基板上形成静电环单元的图案，以及与静电环单元相连的信号引出线的图案，其中所述信号引出线的图案中具有断开区域；
S1002、在形成所述静电环单元和所述信号引出线的图案之后，形成绝缘层的图案；
S1003、在形成所述绝缘层的图案之后，形成分别连接所述断开区域两侧的信号引出线的导电层的图案。
在具体实施时，本发明实施例提供的上述阵列基板的制作方法中，S1002中形成绝缘层的图案，具体包括：
形成一绝缘层膜层；
通过构图工艺，在绝缘层膜层中形成分别露出位于断开区域两侧的部分信号引出线图案的过孔。
综上所述，本发明实施例提供了一种阵列基板、显示面板和显示装置，所述阵列基板中包括：信号线和用于释放所述信号线中静电的静电环单元，所述阵列基板还包括：分别连接所述信号线和静电环单元的信号引出线，所述信号引出线具有断开区域；位于所述信号引出线和所述静电环单元所在膜层之上的绝缘层；位于所述绝缘层所在膜层之上且分别连接断开区域两侧的信号引出线的导电层。因此在形成静电环单元所在膜层之上的绝缘层时，由于信号引出线中存在断开区域，信号引出线中积累的静电荷不会积累到静电环单元中，避免了静电环单元内部被击穿而导致静电环单元失效的问题。当形成静电环单元所在膜层之上的绝缘层后，在断开区域形成连接断开区域两侧的信号引出线的导电层，使得断开区域两侧的信号引出线电性相连，静电环单元正常工作。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (11)
1.一种阵列基板，其特征在于，包括信号线和用于释放所述信号线中静电的静电环单元，所述阵列基板还包括：
分别连接所述信号线和静电环单元的信号引出线，所述信号引出线具有断开区域；
位于所述信号引出线和所述静电环单元所在膜层之上的绝缘层；
位于所述绝缘层所在膜层之上且分别连接断开区域两侧的信号引出线的导电层；
其中，所述静电环单元包括：
第一薄膜晶体管和第二薄膜晶体管；
其中，所述第一薄膜晶体管的源极与第二薄膜晶体管的漏极电性相连，所述第一薄膜晶体管的漏极与所述第二薄膜晶体管的栅极电性相连，所述第一薄膜晶体管的栅极和源极分别与所述静电环单元左侧的信号引出线电性相连；
所述第二薄膜晶体管的源极与所述第二薄膜晶体管的栅极电性相连，所述第二薄膜晶体管的栅极与所述静电环单元右侧的信号引出线电性相连。
2.根据权利要求1所述的阵列基板，其特征在于，所述导电层至少包括位于所述断开区域的部分。
3.根据权利要求1所述的阵列基板，其特征在于，在所述断开区域内填充所述绝缘层，且位于所述信号引出线之上的绝缘层中包括分别露出位于所述断开区域两侧的部分信号引出线的过孔，在所述过孔处以及所述过孔之间的绝缘层上形成分别连接断开区域两侧的信号引出线的导电层。
4.根据权利要求1所述的阵列基板，其特征在于，在所述断开区域内填充所述绝缘层，且位于所述信号引出线之上的绝缘层以及位于所述断开区域之上的绝缘层中包括露出位于所述断开区域两侧的部分信号引出线的过孔，且所述过孔覆盖所述断开区域，在所述过孔处填充连接断开区域两侧的信号引出线的导电层。
5.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括：
分别连接所述第一薄膜晶体管的漏极与第二薄膜晶体管的栅极和源极的第一导电部；
连接所述第一薄膜晶体管的源极与所述静电环单元左侧的信号引出线的第二导电部。
6.根据权利要求5所述的阵列基板，其特征在于，所述第一导电部和第二导电部同层设置，且相互绝缘。
7.根据权利要求6所述的阵列基板，其特征在于，所述第一导电部、第二导电部与所述导电层同层设置，且相互绝缘。
8.根据权利要求6所述的阵列基板，其特征在于，所述第二导电部与所述导电层同层设置，且电性相连。
9.根据权利要求1、5-8任一权项所述的阵列基板，其特征在于，所述第一薄膜晶体管和第二薄膜晶体管均为底栅型结构。
10.一种显示面板，其特征在于，包括权利要求1-9任一权项所述的阵列基板。
11.一种显示装置，其特征在于，包括权利要求10所述的显示面板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610012244.0A CN105633097B (zh) | 2016-01-08 | 2016-01-08 | 一种阵列基板、显示面板和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610012244.0A CN105633097B (zh) | 2016-01-08 | 2016-01-08 | 一种阵列基板、显示面板和显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105633097A CN105633097A (zh) | 2016-06-01 |
| CN105633097B true CN105633097B (zh) | 2018-07-17 |
Family
ID=56047849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610012244.0A Active CN105633097B (zh) | 2016-01-08 | 2016-01-08 | 一种阵列基板、显示面板和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105633097B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107221535B (zh) * | 2017-05-26 | 2021-01-22 | 京东方科技集团股份有限公司 | 一种显示面板及显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101350356A (zh) * | 2007-07-19 | 2009-01-21 | 中华映管股份有限公司 | 主动元件阵列基板 |
| CN102157443A (zh) * | 2011-01-18 | 2011-08-17 | 江苏康众数字医疗设备有限公司 | 图像传感器的阵列单元的保护电路制作方法 |
| CN203218262U (zh) * | 2013-03-06 | 2013-09-25 | 京东方科技集团股份有限公司 | 静电防护单元、静电防护结构及阵列基板和显示面板 |
| CN103441119A (zh) * | 2013-07-05 | 2013-12-11 | 京东方科技集团股份有限公司 | 一种制造esd器件的方法、esd器件和显示面板 |
-
2016
- 2016-01-08 CN CN201610012244.0A patent/CN105633097B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101350356A (zh) * | 2007-07-19 | 2009-01-21 | 中华映管股份有限公司 | 主动元件阵列基板 |
| CN102157443A (zh) * | 2011-01-18 | 2011-08-17 | 江苏康众数字医疗设备有限公司 | 图像传感器的阵列单元的保护电路制作方法 |
| CN203218262U (zh) * | 2013-03-06 | 2013-09-25 | 京东方科技集团股份有限公司 | 静电防护单元、静电防护结构及阵列基板和显示面板 |
| CN103441119A (zh) * | 2013-07-05 | 2013-12-11 | 京东方科技集团股份有限公司 | 一种制造esd器件的方法、esd器件和显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105633097A (zh) | 2016-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11714309B2 (en) | Display device | |
| CN104699357B (zh) | 一种电子设备、触摸显示面板以及触控显示基板 | |
| EP2743766B1 (en) | Manufacturing method for array substrate | |
| CN105428355A (zh) | 阵列基板及其制作方法、显示装置 | |
| KR101484022B1 (ko) | 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
| CN206833100U (zh) | 显示面板及显示装置 | |
| US10720450B2 (en) | Array substrate and manufacturing method thereof, display panel and display device | |
| CN105974690B (zh) | 一种掩模板、阵列基板、显示面板及显示装置 | |
| CN104716144A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN102593126B (zh) | 面板及其制法 | |
| CN104423112A (zh) | 液晶显示装置及其制造方法 | |
| WO2018019022A1 (en) | Array substrate, fabricating method thereof, and display device | |
| CN102945846B (zh) | 阵列基板及其制造方法、显示装置 | |
| CN209946604U (zh) | 一种阵列基板、显示面板及显示装置 | |
| US20170285430A1 (en) | Array Substrate and Manufacturing Method Thereof, Display Panel and Display Device | |
| CN104393000A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| US8355195B2 (en) | Electrophoretic display device and electronic apparatus | |
| CN105159486A (zh) | Ads阵列基板及其制作方法、显示器件 | |
| CN104280951A (zh) | 阵列基板及其制造方法、显示装置 | |
| CN105097832B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| US8633069B2 (en) | Array substrate and manufacturing method thereof, active display | |
| EP2790057A1 (en) | Thin film transistor array panel and manufacturing method thereof | |
| CN103278989B (zh) | 一种显示面板及其制作方法、液晶显示器 | |
| CN104716147A (zh) | 一种tft阵列基板及其制备方法、显示装置 | |
| US20180151749A1 (en) | Thin Film Transistor, Array Substrate and Methods for Manufacturing and Driving the same and Display Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |