CN104716144A - 阵列基板及其制作方法、显示装置 - Google Patents

阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN104716144A
CN104716144A CN201510101319.8A CN201510101319A CN104716144A CN 104716144 A CN104716144 A CN 104716144A CN 201510101319 A CN201510101319 A CN 201510101319A CN 104716144 A CN104716144 A CN 104716144A
Authority
CN
China
Prior art keywords
wire
touch control
control electrode
layer
electrode lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510101319.8A
Other languages
English (en)
Other versions
CN104716144B (zh
Inventor
鲁友强
祁小敬
王志东
王静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510101319.8A priority Critical patent/CN104716144B/zh
Publication of CN104716144A publication Critical patent/CN104716144A/zh
Priority to US14/914,399 priority patent/US10254876B2/en
Priority to EP15832870.8A priority patent/EP3267482A4/en
Priority to PCT/CN2015/090713 priority patent/WO2016141709A1/zh
Application granted granted Critical
Publication of CN104716144B publication Critical patent/CN104716144B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种阵列基板及其制作方法、显示装置，该制作方法包括在衬底基板上形成多个触控电极、用于将所述多个触控电极的信号引出的多条触控电极引线和包括多个导电结构的阵列结构，使所述触控电极引线的至少一部分与所述多个导电结构中的至少一个同层设置且材料相同。该制作方法可以减少制作阵列基板的过程中所使用的掩模板的数量。

Description

阵列基板及其制作方法、显示装置
技术领域
本发明的至少一个实施例涉及一种阵列基板及其制作方法、显示装置。
背景技术
触控屏已遍及人们的生活，尤其是具有广视角的ADS(高级超维场转换)型触控屏更是市场潜力巨大。
目前，ADS技术是TFT-LCD(薄膜晶体管-液晶显示器)的一种主流的宽视角技术，ADS型TFT-LCD具有制程相对简单、宽视角、高开口率、低响应时间等优点。电容式触控屏因具有良好的用户体验，在手机、平板电脑等智能移动终端中被广泛使用。
发明内容
本发明的至少一个实施例提供了一种阵列基板及其制作方法、显示装置，以减少制作阵列基板的过程中使用的掩模板的数量。
本发明的至少一个实施例提供了一种阵列基板，其包括衬底基板，设置于所述衬底基板上的多个触控电极、用于分别将所述多个触控电极的信号引出的多条触控电极引线、以及包括多个导电结构的阵列结构；每条触控电极引线的至少一部分与所述多个导电结构中的至少一个同层设置且材料相同。
例如，所述阵列结构包括多个薄膜晶体管，每个薄膜晶体管包括栅极、源极和漏极，所述栅极、源极和漏极属于所述多个导电结构。
例如，所述阵列结构还包括多个遮挡层，每个遮挡层位于每个薄膜晶体管的有源层和所述衬底基板之间，所述遮挡层属于所述多个导电结构。
例如，每条触控电极引线与所述多个导电结构中的一个同层设置且材料相同。
例如，所述阵列基板还包括设置于所述衬底基板上且与所述多条触控电极引线绝缘的多条栅线和多条数据线，每条触控电极引线包括至少两个第一线状部和至少一个第一桥接部。所述至少两个第一线状部与所述多条栅线同层设置，所述触控电极引线与所述多条栅线中的至少一条相交，且在所述触控电极引线与所述栅线的交叉处，相邻的两个第一线状部通过一个第一桥接部连接；或者，所述至少两个第一线状部与所述多条数据线同层设置，所述触控电极引线与所述多条数据线中的至少一条相交，且在所述触控电极引线与所述数据线的交叉处，相邻的两个第一线状部通过一个第一桥接部连接。
例如，当所述至少两个第一线状部与所述多条栅线同层设置时，所述第一线状部、所述栅线和所述栅极同层设置且材料相同；当所述至少两个第一线状部与所述多条数据线同层设置时，所述第一线状部、所述数据线、所述源极和所述漏极同层设置且材料相同。
例如，当所述至少两个第一线状部与所述多条栅线同层设置时，所述第一桥接部与所述源极和所述漏极同层设置且材料相同；当所述至少两个第一线状部与所述多条数据线同层设置时，所述第一桥接部与所述栅极同层设置且材料相同。
例如，所述阵列结构还包括多个遮挡层，每个遮挡层位于每个薄膜晶体管的有源层与所述衬底基板之间，所述遮挡层属于所述多个导电结构；所述第一桥接部与所述遮挡层同层设置且材料相同。
例如，每个薄膜晶体管的有源层包括有源区、源极掺杂区和漏极掺杂区，所述源极和所述漏极分别通过第一过孔接触所述源极掺杂区和所述漏极掺杂区；所述第一桥接部通过第二过孔与每个第一线状部连接，所述第二过孔的至少一部分所在的层与所述第一过孔的至少一部分所在的层相同。
例如，所述阵列基板还包括设置于所述衬底基板上的公共电极层，所述多个触控电极设置于所述公共电极层中。
例如，所述多条触控电极引线位于所述公共电极层与所述衬底基板之间。
例如，每条触控电极引线包括第二线状部和第二桥接部，所述第二桥接部连接所述触控电极引线对应的触控电极与所述第二线状部。
例如，所述阵列结构包括多个薄膜晶体管以及与所述多个薄膜晶体管分别连接的多个第一电极，所述第一电极属于所述多个导电结构；所述第二桥接部与所述第一电极同层设置且材料相同。
例如，所述第二线状部位于所述第一电极所在的层与所述衬底基板之间。
例如，所述阵列基板还包括设置于所述衬底基板上的公共电极层，所述多个触控电极设置于所述公共电极层中。
例如，所述第二线状部位于所述第一电极所在的层与所述公共电极层之间，所述第一电极为像素电极。
本发明的至少一个实施例还提供了一种显示装置，其包括上述任一项所述的阵列基板。
本发明的至少一个实施例还提供了一种阵列基板的制作方法，其包括：在衬底基板上形成多个触控电极；在衬底基板上形成用于将所述多个触控电极的信号引出的多条触控电极引线；以及在衬底基板上形成包括多个导电结构的阵列结构，使得每条触控电极引线的至少一部分与所述多个导电结构中的至少一个在同一次掩膜工艺中形成。
例如，每条多条触控电极引线与多条栅线和多条数据线绝缘，且每条触控电极引线与所述多条栅线或数据线中的至少一条相交；每条触控电极引线包括至少两个第一线状部和至少一个第一桥接部。所述至少两个第一线状部与所述多条栅线同层设置，所述触控电极引线与所述多条栅线中的至少一条相交，且在所述触控电极引线与所述栅线的交叉处，相邻的两个第一线状部通过一个第一桥接部连接；或者，所述至少两个第一线状部与所述多条数据线同层设置，所述触控电极引线与所述多条数据线中的至少一条相交，且在所述触控电极引线与所述数据线的交叉处，相邻的两个第一线状部通过一个第一桥接部连接。
例如，每条触控电极引线包括第二线状部和第二桥接部，所述第二桥接部连接所述触控电极引线对应的触控电极与所述第二线状部。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例，而非对本发明的限制。
图1为一种ADS型阵列基板的剖视示意图；
图2a为本发明实施例1提供的一种阵列基板的剖视示意图；
图2b为本发明实施例1提供的一种阵列基板的俯视示意图；
图3a为本发明实施例2提供的一种阵列基板的剖视示意图；
图3b为本发明实施例2提供的一种阵列基板的俯视示意图；
图4为本发明实施例3提供的一种阵列基板的剖视示意图；
图5为本发明实施例4提供的一种阵列基板的剖视示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
图1为一种ADS型阵列基板的剖视示意图，如图1所示，该ADS型阵列基板采用低温多晶硅薄膜晶体管，其制作方法通常包括以下步骤S01至S14，下面逐一介绍这些步骤。
步骤S01：通过第一次掩膜工艺，在衬底基板110上形成遮挡层111。
步骤S02：形成覆盖遮挡层111的缓冲层112。
步骤S03：通过第二次掩膜工艺，在缓冲层112上形成有源层123。
步骤S04：形成覆盖有源层123的栅极绝缘层124；通过第三次掩膜工艺，在栅极绝缘层124上形成光刻胶的图形；之后以光刻胶的图形为掩膜对有源层123进行掺杂，使有源层123形成有源区、源极掺杂区和漏极掺杂区，有源区对应遮挡层111，源极掺杂区和漏极掺杂区分别位于有源区的两侧；在掺杂结束后去除光刻胶。
步骤S05：通过第四次掩膜工艺，在栅极绝缘层124上形成栅极125和栅线。栅极125对应于有源区。例如，在本次掩膜工艺中还可以形成公共电极线。
步骤S06：形成覆盖栅极125的中间介电层126，通过第五次掩膜工艺，分别在对应上述源极掺杂区和漏极掺杂区的位置处形成过孔，以暴露出源极掺杂区和漏极掺杂区。
步骤S07：通过第六次掩膜工艺，在中间介电层126上形成源极127和漏极128和数据线，源极127通过步骤S06中形成的过孔与源极掺杂区接触，漏极128通过步骤S06中形成的过孔与漏极掺杂区接触。
步骤S08：形成覆盖薄膜晶体管120的第一钝化层130。
步骤S09：在第一钝化层130上形成平坦层140，通过第七次掩膜工艺，在对应漏极128的位置处形成过孔，以暴露出漏极128。
步骤S10：通过第八次掩膜工艺，在平坦层140上形成像素电极150，像素电极150通过步骤S09中形成的过孔与漏极128接触。
步骤S11：形成覆盖像素电极150的第二钝化层160，通过第九次掩膜工艺，在对应公共电极线(图1中未示出)的位置处形成过孔，以暴露出公共电极线。
步骤S12：通过第十次掩膜工艺，在第二钝化层160上形成公共电极层，例如在公共电极层中形成公共电极171和触控电极172，并且公共电极171通过步骤S11中形成的过孔与对应的公共电极线连接。
步骤S13：形成覆盖公共电极171和触控电极172的第三钝化层180，并通过第十一次掩膜工艺在对应触控电极172的位置处形成过孔，以暴露出触控电极172。
步骤S14：通过第十二次掩膜工艺，在第三钝化层180上形成触控电极引线190，使每个触控电极通过步骤S13中形成的过孔连接一条触控电极引线190。
在研究中，本申请的发明人注意到，采用如图1所示的阵列基板的触控屏的制作过程中使用的掩模板数量较多，制作成本较高；即便是利用公共电极层制作触控电极，仍需增加在第三钝化层180中形成过孔的步骤S13以及制作触控电极172的触控电极引线190的步骤S14，在这种情况下，仅制作阵列基板就需要14个步骤、12张掩模板。
本发明的至少一个实施例提供了一种阵列基板及其制作方法、显示装置，通过使触控电极引线的至少一部分与阵列基板上原有的导电结构(例如薄膜晶体管的栅极、源/漏极、或遮挡层等)同层设置且材料相同，由此可简化阵列基板的结构，减少制作过程中使用的掩模板的数量并降低成本。
本发明的至少一个实施例提供的阵列基板包括衬底基板，设置于衬底基板上的多个触控电极、用于将所述多个触控电极的信号引出的多条触控电极引线，以及包括多个导电结构的阵列结构；每条触控电极引线的至少一部分与多个导电结构中的至少一个同层设置且材料相同，即在同一次掩膜工艺中形成。
在本发明实施例中，一次掩膜工艺是指使用一次掩模板来对光刻胶进行曝光以对薄膜层进行构图的工艺，其例如可以包括曝光、显影、刻蚀等步骤。
在阵列基板中，阵列结构可以包括多个薄膜晶体管。例如，每个薄膜晶体管可以包括栅极、源极和漏极，所述栅极、源极和漏极属于上述多个导电结构。
或者，例如，阵列结构在包括多个薄膜晶体管的基础上还可以包括多个遮挡层，每个遮挡层位于每个薄膜晶体管的有源层和衬底基板之间，所述遮挡层也可以属于上述多个导电结构。在本发明实施例中，遮挡层设置在衬底基板与薄膜晶体管的有源层之间，可以防止背光源的光照射到薄膜晶体管的有源层上，从而可以减小薄膜晶体管的漏电流。
在本发明实施例中，触控电极引线可以为一体式结构(即完整连续的结构)，也可以包括多个组成部件。
例如，每条触控电极引线可以与上述多个导电结构中的任意一个同层设置且材料相同。在这种情况下，每条触控电极引线为一体式结构，其例如为线状结构，从而每条触控电极引线仅利用一次掩膜工艺即可形成。例如，每条触控电极引线与栅极、源极、漏极和遮挡层中的任意一个同层设置且材料相同。
通常，阵列基板的衬底基板上设置有横纵交叉的多条栅线和多条数据线，栅线与薄膜晶体管的栅极连接并在同一次掩膜工艺中形成，数据线与薄膜晶体管的源极连接并在同一次掩膜工艺中形成，因此，当触控电极引线与薄膜晶体管的栅极同层设置且材料相同时，为了使触控电极引线与栅线相绝缘，触控电极引线可以设置在栅线的间隙中，例如同向延伸；同样地，当触控电极引线与薄膜晶体管的源极和漏极同层设置且材料相同时，触控电极引线可以设置在数据线的间隙中，例如同向延伸。但是，当触控电极引线和栅线或数据线的数量较多时，这种方式导致栅线所在的层或数据线所在的层上布线较复杂。
为了使栅线或数据线所在层上可以更灵活地布线，通过将每条触控电极引线设置为包括多个组成部件，本发明的至少一个实施例提供了一种既可以保证触控电极引线与栅线和数据线相绝缘、又便于灵活布线的方式。
例如，每条触控电极引线可以包括至少两个第一线状部和至少一个第一桥接部，至少两个第一线状部与多条栅线同层设置，触控电极引线与多条栅线中的至少一条相交，且在触控电极引线与栅线的交叉处，相邻的两个第一线状部通过一个第一桥接部连接。
或者，例如，每条触控电极引线可以包括至少两个第一线状部和至少一个第一桥接部，至少两个第一线状部与多条数据线同层设置，触控电极引线与多条数据线中的至少一条相交，且在触控电极引线与数据线的交叉处，相邻的两个第一线状部通过一个第一桥接部连接。
在本发明实施例中，当触控电极引线包括多个组成部件时，这些组成部件可以部分或全部利用阵列基板原有的掩膜工艺形成。因此，触控电极引线的第一线状部和第一桥接部中的至少一个可以与阵列基板上原有的导电结构在同一次掩膜工艺中形成，即同层设置且材料相同。
例如，当所述至少两个第一线状部与多条栅线同层设置时，第一线状部、栅线和栅极可以同层设置且材料相同；当至少两个第一线状部与多条数据线同层设置时，第一线状部、数据线、源极和漏极可以同层设置且材料相同。
例如，当所述至少两个第一线状部与多条栅线同层设置时，第一桥接部与源极和漏极同层设置且材料相同；当至少两个第一线状部与多条数据线同层设置时，第一桥接部与栅极同层设置且材料相同。
例如，触控电极引线的第一线状部可以与栅极同层设置且材料相同，且第一桥接部与源极和漏极同层设置且材料相同；或者，触控电极引线的第一线状部可以与源极和漏极同层设置且材料相同，且第一桥接部与栅极同层设置且材料相同。
例如，当上述阵列结构在包括多个薄膜晶体管和多个遮挡层，每个遮挡层位于每个薄膜晶体管的有源层与衬底基板之间时，第一桥接部可以与遮挡层同层设置且材料相同，而第一线状部可以与其他导电结构同层设置。
在至少一个实施例中，每个薄膜晶体管的有源层包括有源区、源极掺杂区和漏极掺杂区，源极和漏极分别通过第一过孔接触源极掺杂区和漏极掺杂区；第一桥接部通过第二过孔与每个第一线状部连接，第二过孔的至少一部分所穿过的层与第一过孔的至少一部分所穿过的层相同。如果第一过孔与第二过孔所穿过的层不完全相同，则在进行刻蚀工艺时，进行的刻蚀程度不同。本发明实施例通过使第一过孔所穿过的层与第二过孔所穿过的层至少部分相同，可以实现利用制作阵列基板上原有过孔的掩膜工艺形成用于连接第一桥接部和第一线状部的过孔，从而进一步减少工艺流程和掩模板的数量。
例如，薄膜晶体管的有源层上设置有第一绝缘层，第一绝缘层上设置有栅极和第一线状部，第二绝缘层覆盖栅极和第一线状部，并且第二绝缘层上设置有源极、漏极以及第一桥接部，在这种情况下，第一过孔贯穿第一绝缘层和第二绝缘层(即包括位于第一绝缘层中的部分和位于第二绝缘层中的部分)，第二过孔贯穿第二绝缘层，从而可以在形成源极、漏极和第一桥接部之前通过一次掩膜工艺形成第一过孔以及第二过孔。
当阵列基板为ADS型阵列基板时，由于ADS型阵列基板中设置有公共电极层，为进一步减少工艺流程和掩模板的数量，可以将上述多个触控电极设置在公共电极层中，从而利用公共电极层制作触控电极。例如，可以在公共电极层中分别设置公共电极和触控电极，可通过分时驱动实现显示功能和触控功能；也可以在公共电极层中只设置触控电极，而不设置公共电极，通过复用的方式实现公共电极层中的电极在显示阶段作为公共电极、在触控阶段作为触控电极。
在阵列基板中，公共电极线通常设置在公共电极层的下方(即公共电极层与衬底基板之间)，并且公共电极与对应的公共电极线通过过孔连接。因此，在至少一个实施例中，触控电极引线可以位于公共电极层与衬底基板之间，这样，当上述多个触控电极设置在公共电极层中时，可以在同一次掩膜工艺中，形成对应公共电极线的过孔，以及用于连接触控电极与其对应触控电极引线的过孔，从而减少工艺流程以及掩模板的数量。
在本发明实施例中，触控电极与触控电极引线的线状部可以直接通过过孔连接，也可以通过其他连接结构连接，以提高触控电极引线布线的灵活性。例如，每条触控电极引线可以包括第二线状部和第二桥接部，第二桥接部连接触控电极引线对应的触控电极与第二线状部。
在本发明实施例中，触控电极引线的各组成部件可以都利用制作阵列基板上原有导电结构的掩膜工艺形成，而不需要增加新的掩膜工艺，也可以只有一部分组成部件利用制作阵列基板上原有导电结构的掩膜工艺形成。
例如，上述阵列结构在包括多个薄膜晶体管的基础上还可以包括分别与所述多个薄膜晶体管连接的多个第一电极，所述第一电极属于上述多个导电结构。在这种情况下，触控电极引线的第二桥接部可以与阵列基板包括的第一电极同层设置且材料相同。
例如，触控电极引线的第二线状部可以通过在阵列基板已有掩膜工艺的基础上另外增加一次掩膜工艺形成。
需要说明的是，本发明实施例提供的阵列基板可以为用于液晶显示的阵列基板、有机发光二极管(OLED)阵列基板等。相应地，当阵列基板为用于液晶显示的阵列基板时，第一电极为像素电极，其例如与薄膜晶体管的漏极连接；当阵列基板为OLED阵列基板时，第一电极例如为阳极，其例如与薄膜晶体管的漏极连接。本发明实施例不限于此。
在阵列基板中，第一电极通过过孔与薄膜晶体管连接，因此，在至少一个实施例中，触控电极引线的第二线状部可以位于第一电极所在的层与衬底基板之间，这样由于触控电极引线的第二桥接部与第一电极同层设置，因而可以在同一次掩膜工艺中，形成用于连接第一电极和例如薄膜晶体管的漏极的过孔、用于连接第二桥接部与对应的触控电极的过孔、以及用于连接第二桥接部与对应的第二线状部的过孔，从而减少工艺流程以及掩模板数量。
当阵列基板为用于液晶显示的阵列基板时，阵列基板还可以包括设置于衬底基板上的公共电极层。在至少一个实施例中，当触控电极引线包括第二线状部和第二桥接部时，可以将上述多个触控电极设置在公共电极层中。关于公共电极层的设置，可以参考上述实施例中的相关描述，重复之处不再赘述。
在本发明实施例中，当多个触控电极设置在公共电极层中时，上述第一电极为像素电极。像素电极可以位于上层，且公共电极位于下层；或者，像素电极位于下层，且公共电极位于上层。
在至少一个实施例中，触控电极引线的第二线状部可以位于像素电极所在的层与公共电极层之间，从而可以利用阵列基板原有的过孔工艺形成用于连接第二桥接部与对应的触控电极的过孔以及用于连接第二桥接部与对应的第二线状部的过孔，以节省工艺流程。例如，根据实际情况，可以通过一次掩膜工艺，在形成用于连接公共电极与公共电极线的过孔或用于连接像素电极与漏极的过孔的同时，形成用于连接第二桥接部与对应的触控电极的过孔以及用于连接第二桥接部与对应的第二线状部的过孔。
在本发明实施例中，薄膜晶体管的栅极、源极、漏极和遮挡层都可以采用铝、铜等金属材料或其合金制作并且可以为单层或多层结构，像素电极和公共电极都可以采用氧化铟锡、氧化铟锌等透明导电材料制作，缓冲层、栅极绝缘层、中间介电层、钝化层等绝缘结构都可以采用氮化硅(SiNx)、氧氮化硅(SixNiyO)或氧化硅(SiO2)等单层或多层绝缘材料制作，平坦层可以采用树脂等有机绝缘材料制作。本发明实施例不做限定。
为尽量减小触控电极引线的电阻，在本发明的上述实施例中，触控电极引线采用金属材料制作；或者，当触控电极引线包括线状部和桥接部时，至少触控电极引线的线状部采用金属材料制作，而桥接部可以采用金属材料制作，也可以采用透明导电材料制作。
本发明的至少一个实施例还提供了一种显示装置，其包括上述任一实施例所述的阵列基板。例如，该显示装置还可以包括与阵列基板相对设置的对置基板(例如彩膜基板)，对置基板与阵列基板通过封框胶密封在一起。例如，该显示装置可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪、手表等任何具有显示功能的产品或部件。
本发明的至少一个实施例还提供了一种阵列基板的制作方法，其包括：在衬底基板上形成多个触控电极、用于将所述多个触控电极的信号引出的多条触控电极引线、以及包括多个导电结构阵列结构，使得每条触控电极引线的至少一部分与多个导电结构中的至少一个在同一次掩膜工艺中形成。
在阵列基板中，阵列结构可以包括多个薄膜晶体管。例如，每个薄膜晶体管可以包括栅极、源极和漏极，所述栅极、源极和漏极属于上述多个导电结构。
或者，例如，阵列结构在包括多个薄膜晶体管的基础上还可以包括多个遮挡层，每个遮挡层位于每个薄膜晶体管的有源层和衬底基板之间，所述遮挡层也属于上述多个导电结构。在本发明实施例中，遮挡层设置在衬底基板与薄膜晶体管的有源层之间，可以防止背光源的光照射到薄膜晶体管的有源层上，从而可以减小薄膜晶体管的漏电流。
因此，在至少一个实施例中，触控电极引线可以与上述多个导电结构中的任意一个在同一次掩膜工艺中形成。例如，通过一次掩膜工艺形成触控电极引线以及薄膜晶体管的栅极；或者通过一次掩膜工艺形成触控电极引线以及薄膜晶体管的源极和漏极；或者通过一次掩膜工艺形成触控电极引线以及阵列结构包括的遮挡层，遮挡层位于衬底基板与薄膜晶体管的有源层之间。
在本发明实施例中，每条触控电极引线可以与栅线同层设置且相交，或者与数据线同层设置且相交。例如，每条触控电极引线与多条栅线和多条数据线绝缘，且与多条栅线或数据线中的至少一条相交；每条触控电极引线包括至少两个第一线状部和至少一个第一桥接部；并且所述至少两个第一线状部与多条栅线同层设置，触控电极引线与多条栅线中的至少一条相交，且在触控电极引线与栅线的交叉处，相邻的两个第一线状部通过一个第一桥接部连接，或者，所述至少两个第一线状部与多条数据线同层设置，触控电极引线与多条数据线中的至少一条相交，且在触控电极引线与数据线的交叉处，相邻的两个第一线状部通过一个第一桥接部连接。
例如，所述至少两个第一线状部与多条栅线同层设置时，可以通过一次掩膜工艺形成所述至少两个第一线状部、栅线以及薄膜晶体管的栅极；或者，所述至少两个第一线状部与多条数据线同层设置时，可以通过一次掩膜工艺形成至少两个第一线状部、数据线以及薄膜晶体管的源极和漏极。
例如，所述至少两个第一线状部与多条栅线同层设置时，通过一次掩膜工艺形成第一桥接部、以及薄膜晶体管的源极和漏极；或者，所述至少两个第一线状部与多条数据线同层设置时，通过一次掩膜工艺形成第一桥接部、以及薄膜晶体管的栅极。
例如，上述阵列结构在包括多个薄膜晶体管的基础上还包括多个遮挡层，每个遮挡层位于每个薄膜晶体管的有源层和衬底基板之间时，可以通过一次掩膜工艺形成第一桥接部和遮挡层。
需要说明的是，上述制作第一线状部和第一桥接部的掩膜工艺还可以根据实际需要选择性地组合在一起使用，此处不做赘述。
在本发明实施例中，触控电极与触控电极引线的线状部可以直接通过过孔连接，也可以通过其他连接结构连接，以提高触控电极引线布线的灵活性。例如，每条触控电极引线可以包括第二线状部和第二桥接部，第二桥接部连接触控电极引线对应的触控电极与第二线状部。
例如，可以通过一次掩膜工艺，形成第二桥接部与位于衬底基板上且与薄膜晶体管连接的第一电极。关于第一电极的设置，可以参考上述相关描述，重复之处不再赘述。
下面结合具体实施例详细介绍本发明实施例提供的阵列基板及其制作方法。
实施例1
如图2a所示，本实施例提供的阵列基板包括衬底基板110和设置于衬底基板110上的薄膜晶体管120(图2a仅示出了一个薄膜晶体管120，该薄膜晶体管作为一个子像素的开关元件)。薄膜晶体管120为低温多晶硅薄膜晶体管，其包括依次设置于衬底基板110上的遮挡层111、缓冲层112、有源层123、栅极绝缘层124、栅极125、中间介电层126、以及同层设置在中间介电层126上的源极127和漏极128。在本实施中，每条触控电极引线1900与薄膜晶体管120的源极127和漏极128在同一次掩膜工艺中形成。从图2a中可以看出，触控电极引线1900与源极127和漏极128采用相同的材料制作且位于同一层中。
图2b为本实施例提供的一种阵列基板的俯视示意图，从图2b中可以看出，触控电极引线1900位于数据线1282之间的间隙中，且触控电极引线1900与数据线1282都沿纵向延伸。在图2b中，栅线1251与触控电极引线1900异面相交。
在本实施例中，在形成有薄膜晶体管120的衬底基板110上还可以依次设置第一绝缘层130、平坦层140、像素电极150、第二绝缘层160以及公共电极层。
在一个示例中，公共电极层中可以设置公共电极171和触控电极1720，即触控电极1720和公共电极171同层设置且材料相同。
在一个示例中，触控电极1720通过过孔1721与触控电极引线1900连接；过孔1721可以在形成用于连接公共电极171与其对应的公共电极线(图2a中未示出)的过孔的掩膜工艺中形成。
在本实施例中，由于触控电极引线1900与源极127和漏极128在同一次掩膜工艺中形成，触控电极1720与公共电极171在同一次掩膜工艺中形成，并且用于连接触控电极1720与其对应的触控电极引线1900的过孔1721与用于连接公共电极171与其对应的公共电极线的过孔在同一次掩膜工艺中形成，因此，本实施例有效地减少了制作阵列基板的工艺流程和使用的掩模板的数量。
本实施例还提供了一种如图2a所示的阵列基板的制作方法，该方法包括如下步骤S101～S112，下面逐一介绍这些步骤。
步骤S101：通过第一次掩膜工艺，在衬底基板110上形成遮挡层111。
步骤S102：形成覆盖遮挡层111的缓冲层112。
步骤S103：通过第二次掩膜工艺，在缓冲层112上形成有源层123。
步骤S104：形成覆盖有源层123的栅极绝缘层124；通过第三次掩膜工艺，在栅极绝缘层124上形成光刻胶的图形；之后以光刻胶的图形为掩膜，对有源层123进行掺杂，使有源层123形成有源区123a、源极掺杂区123b和漏极掺杂区123c，有源区123a对应遮挡层111，源极掺杂区123b和漏极掺杂区123c分别位于有源区123a的两侧；在掺杂结束后去除光刻胶。
步骤S105：通过第四次掩膜工艺，在栅极绝缘层124上形成栅极125、多条栅线以及公共电极线(栅线和公共电极线在图2a中未示出)。
步骤S106：形成覆盖栅极125的中间介电层126，通过第五次掩膜工艺，分别在对应上述源极掺杂区123b和漏极掺杂区123c的位置处形成过孔1271和1281，以暴露出源极掺杂区123b和漏极掺杂区123c。
步骤S107：通过第六次掩膜工艺，在中间介电层126上形成源极127、漏极128、触控电极引线1900以及多条数据线(图2a中未示出)，源极127通过过孔1271与源极掺杂区123b接触，漏极128通过过孔1281与漏极掺杂区123c接触。
步骤S108：形成覆盖薄膜晶体管120的第一钝化层130。
步骤S109：在第一钝化层130上形成平坦层140，通过第七次掩膜工艺，在对应漏极128的位置处形成过孔151以暴露出漏极128。
步骤S110：通过第八次掩膜工艺，在平坦层140上形成像素电极150，像素电极150通过过孔151与漏极128接触。
步骤S111：形成覆盖像素电极150的第二钝化层160，通过第九次掩膜工艺，在对应公共电极线(图2a中未示出)的位置处形成过孔以暴露出公共电极线，并在对应触控电极引线1900的位置处形成过孔1721以暴露出触控电极引线1900。
步骤S112：通过第十次掩膜工艺，在第二钝化层160上形成公共电极171和触控电极1720，公共电极171通过过孔与对应的公共电极线连接，触控电极1720通过过孔1721与对应的触控电极引线1900连接。
从以上步骤S101至S112可以看出，与图1所示的阵列基板的制作方法相比，本实施例提供的制作方法只需12个步骤、10次掩膜工艺，节省了2个步骤、2个掩模板，有效地减少了工艺流程和掩模板的数量。
需要说明的是，用于连接触控电极1720与触控电极引线1900的过孔1721还可以通过多次掩膜工艺形成，例如，可以在平坦层中形成过孔151的同时在对应触控电极引线1900的位置处形成过孔，然后在后续的步骤中将位于该过孔中的像素电极材料、第二钝化层材料刻蚀掉。此外，本实施例仅以公共电极线与栅极在同一次掩膜工艺中形成为例进行说明，根据实际需要，公共电极线还可以设置在其他层中。
实施例2
图3a和图3b分别为本实施例提供的一种阵列基板的剖视示意图和俯视示意图。如图3a和图3b所示，本实施例与实施例1的区别在于：每个触控电极引线1900与至少一条栅线1251相交且绝缘，每条触控电极引线1900包括至少两个第一线状部1901(如A、B之间的部分所示)和至少一个第一桥接部1902(如B、C之间的部分所示)；在触控电极引线1900与栅线1251相交的位置O处，第一桥接部1902通过过孔1903连接相邻的两个第一线状部1901。
如图3a和图3b所示，在一个示例中，第一线状部1901、栅极125和栅线1251采用相同的材料制作且位于同一层；在一个示例中，第一桥接部1902、源极127、漏极128和数据线(图中未示出)采用相同的材料制作且位于同一层。当然，本实施例不限于此。
相应地，本实施例提供了一种如图3a所示的阵列基板的制作方法，该方法总体上与实施例1提供的制作方法相同，也只需12个步骤、10张掩模板即可完成阵列基板的制作，但区别如下：
在步骤S105中，通过第四次掩膜工艺，在栅极绝缘层124上形成栅极125、多条栅线1251、公共电极线以及触控电极引线1900的第一线状部1901，使相邻的第一线状部1901之间的间隙中设置有至少一条栅线1251；
在步骤S106中，形成覆盖栅极125的中间介电层126，通过第五次掩膜工艺，分别在对应上述源极掺杂区123b和漏极掺杂区123c的位置处形成第一过孔1271和1281以暴露出源极掺杂区123b和漏极掺杂区123c，并且在相邻的两个第一线状部的位置B和C处形成第二过孔1903；
在步骤S107中，通过第六次掩膜工艺，在中间介电层126上形成源极127、漏极128、触控电极引线1900的第一桥接部1902以及多条数据线(图3a中未示出)，源极127和漏极128分别通过第一过孔1271和1281与源极掺杂区123b和漏极掺杂区123c接触，第一桥接部1902通过第二过孔1903连接相邻的两个第一线状部1901。
实施例3
如图4所示，本实施例与实施例1的区别在于：每条触控电极引线1900与薄膜晶体管120的遮挡层111在同一次掩膜工艺中形成。从图4中可以看出，触控电极引线1900与薄膜晶体管120的遮挡层111采用相同的材料制作并位于同一层中。
相应地，本实施例提供了一种如图4所示的阵列基板的制作方法，该方法总体上与实施例1提供的制作方法相同，也只需12个步骤、10张掩模板即可完成阵列基板的制作，但区别在于：在步骤S101中，通过第一次掩膜工艺，在衬底基板110上形成遮挡层111以及触控电极引线1900，而在步骤S107中则不需要形成触控电极引线1900。
本实施例提供的阵列基板及其制作方法，触控电极引线与薄膜晶体管的遮挡层同层设置，由于在遮挡层所在的层中无栅线、数据线等，触控电极引线在该层的布线方式可以更加灵活，只要不显著影响开口率即可；并且与实施例2相比，触控电极引线的制作工艺较简单。
实施例4
如图5所示，本实施例提供的阵列基板与实施例1的区别在于：每条触控电极引线1900包括第二线状部1905和第二桥接部1904，第二桥接部1904连接触控电极1720以及该触控电极对应的触控电极引线的第二线状部1905。
上述实施例1至3以公共电极171位于上层且像素电极150位于下层为例进行说明；本实施例以公共电极171位于下层且像素电极150位于上层为例进行说明。
在一个示例中，触控电极1720与公共电极171可以在同一次掩膜工艺中形成，在这种情况下，触控电极1720和公共电极171采用相同的材料制作且位于同一层。
在一个示例中，第二钝化层1600设置在触控电极1720和公共电极171上，触控电极引线1900的第二线状部1905可以通过单独的掩膜工艺形成在第二钝化层1600上，第三钝化层1800覆盖触控电极引线1900的第二线状部1905，之后像素电极150形成在第三钝化层1800上，像素电极150通过过孔151与薄膜晶体管120的漏极128连接，触控电极引线1900的第二桥接部1904与像素电极150在同一次掩膜工艺中形成(同层设置且材料相同)，并分别通过过孔1906和过孔1907与触控电极1720以及第二线状部1905连接。
相应地，本实施例提供了一种如图5所示的阵列基板的制作方法，该方法与实施例1提供的制作方法相比，有如下区别：
由于本实施例未利用薄膜晶体管的导电结构的材料形成触控电极引线1900，因而，本实施例提供的方法中，步骤S201至步骤S208与如图1所示的阵列基板的制作方法中的步骤S01至步骤S08类似。
在步骤S209中，在第一钝化层130上形成平坦层140，通过第七次掩膜工艺，在对应公共电极线(图5中未示出)的位置处形成过孔以暴露出公共电极线。
在步骤S210中：通过第八次掩膜工艺，在平坦层140上形成公共电极171和触控电极1720，公共电极171与对应的公共电极线通过步骤S209中形成的过孔连接。
步骤S211：形成覆盖公共电极171和触控电极1720的第二钝化层1600。
步骤S212：通过第九次掩膜工艺，在第二钝化层1600上形成触控电极引线1900的第二线状部1905。
步骤S213：形成覆盖触控电极引线1900的第二线状部1905的第三钝化层1800，并且通过第十次掩膜工艺形成对应漏极128的过孔151、对应触控电极1720的过孔1906以及对应触控电极引线1900的第二线状部1905的过孔1907。
步骤S214：通过第十一次掩膜工艺，形成通过过孔151连接漏极128的像素电极150，并形成触控电极引线1900的第二桥接部1904，第二桥接部1904分别通过过孔1906和1907连接触控电极1720和触控电极引线1900的第二线状部1905。
从以上步骤可以看出，与图1所示的阵列基板的制作方法相比，本实施例提供的制作方法只需11次掩膜工艺，节省了1张掩模板。
本发明的上述实施例以薄膜晶体管为低温多晶硅薄膜晶体管为例进行说明，但其还可以为非晶硅型、金属氧化物型等其他类型的薄膜晶体管。阵列基板可以采用自电容原理，也可以采用互电容原理，即触控电极可以为自电容电极，也可以为触控驱动电极或触控感应电极。本发明实施例不做限定。
综上所述，本发明实施例通过利用制作阵列基板中原有的导电结构的掩膜工艺制作触控电极引线的至少一部分，减少了掩模板的数量。
以上所述仅是本发明的示范性实施方式，而非用于限制本发明的保护范围，本发明的保护范围由所附的权利要求确定。

Claims (20)

1.一种阵列基板，包括：
衬底基板，
多个触控电极，设置于所述衬底基板上；
多条触控电极引线，设置于所述衬底基板上且用于分别将所述多个触控电极的信号引出；以及
阵列结构，包括多个导电结构且设置于所述衬底基板上；其中，
每条触控电极引线的至少一部分与所述多个导电结构中的至少一个同层设置且材料相同。
2.如权利要求1所述的阵列基板，其中，
所述阵列结构包括多个薄膜晶体管，每个薄膜晶体管包括栅极、源极和漏极，所述栅极、源极和漏极属于所述多个导电结构。
3.如权利要求2所述的阵列基板，其中，所述阵列结构还包括多个遮挡层，每个遮挡层位于每个薄膜晶体管的有源层和所述衬底基板之间，所述遮挡层属于所述多个导电结构。
4.如权利要求2或3所述的阵列基板，其中，每条触控电极引线与所述多个导电结构中的一个同层设置且材料相同。
5.如权利要求2所述的阵列基板，还包括：设置于所述衬底基板上且与所述多条触控电极引线绝缘的多条栅线和多条数据线，其中，
每条触控电极引线包括至少两个第一线状部和至少一个第一桥接部；并且
所述至少两个第一线状部与所述多条栅线同层设置，所述触控电极引线与所述多条栅线中的至少一条相交，且在所述触控电极引线与所述栅线的交叉处，相邻的两个第一线状部通过一个第一桥接部连接；或者
所述至少两个第一线状部与所述多条数据线同层设置，所述触控电极引线与所述多条数据线中的至少一条相交，且在所述触控电极引线与所述数据线的交叉处，相邻的两个第一线状部通过一个第一桥接部连接。
6.如权利要求5所述的阵列基板，其中，
当所述至少两个第一线状部与所述多条栅线同层设置时，所述第一线状部、所述栅线和所述栅极同层设置且材料相同；
当所述至少两个第一线状部与所述多条数据线同层设置时，所述第一线状部、所述数据线、所述源极和所述漏极同层设置且材料相同。
7.如权利要求5或6所述的阵列基板，其中，
当所述至少两个第一线状部与所述多条栅线同层设置时，所述第一桥接部与所述源极和所述漏极同层设置且材料相同；
当所述至少两个第一线状部与所述多条数据线同层设置时，所述第一桥接部与所述栅极同层设置且材料相同。
8.如权利要求5或6所述的阵列基板，其中，
所述阵列结构还包括多个遮挡层，每个遮挡层位于每个薄膜晶体管的有源层与所述衬底基板之间，所述遮挡层属于所述多个导电结构；
所述第一桥接部与所述遮挡层同层设置且材料相同。
9.如权利要求5或6所述的阵列基板，其中，
每个薄膜晶体管的有源层包括有源区、源极掺杂区和漏极掺杂区，所述源极和所述漏极分别通过第一过孔接触所述源极掺杂区和所述漏极掺杂区；
所述第一桥接部通过第二过孔与每个第一线状部连接，所述第二过孔的至少一部分所在的层与所述第一过孔的至少一部分所在的层相同。
10.如权利要求1-3任一项所述的阵列基板，还包括：设置于所述衬底基板上的公共电极层，其中，所述多个触控电极设置于所述公共电极层中。
11.如权利要求10所述的阵列基板，其中，所述多条触控电极引线位于所述公共电极层与所述衬底基板之间。
12.如权利要求1所述的阵列基板，其中，每条触控电极引线包括第二线状部和第二桥接部，所述第二桥接部连接所述触控电极引线对应的触控电极与所述第二线状部。
13.如权利要求12所述的阵列基板，其中，
所述阵列结构包括多个薄膜晶体管以及与所述多个薄膜晶体管分别连接的多个第一电极，所述第一电极属于所述多个导电结构；
所述第二桥接部与所述第一电极同层设置且材料相同。
14.如权利要求13所述的阵列基板，其中，所述第二线状部位于所述第一电极所在的层与所述衬底基板之间。
15.如权利要求13所述的阵列基板，还包括：设置于所述衬底基板上的公共电极层，其中，所述多个触控电极设置于所述公共电极层中。
16.如权利要求15所述的阵列基板，其中，所述第二线状部位于所述第一电极所在的层与所述公共电极层之间，所述第一电极为像素电极。
17.一种显示装置，包括如权利要求1-16任一项所述的阵列基板。
18.一种阵列基板的制作方法，包括：
在衬底基板上形成多个触控电极；
在衬底基板上形成用于将所述多个触控电极的信号引出的多条触控电极引线；以及
在衬底基板上形成包括多个导电结构的阵列结构；其中，
每条触控电极引线的至少一部分与所述多个导电结构中的至少一个在同一次掩膜工艺中形成。
19.如权利要求18所述的制作方法，其中，
每条多条触控电极引线与多条栅线和多条数据线绝缘，且每条触控电极引线与所述多条栅线或数据线中的至少一条相交；
每条触控电极引线包括至少两个第一线状部和至少一个第一桥接部；并且
所述至少两个第一线状部与所述多条栅线同层设置，所述触控电极引线与所述多条栅线中的至少一条相交，且在所述触控电极引线与所述栅线的交叉处，相邻的两个第一线状部通过一个第一桥接部连接；或者
所述至少两个第一线状部与所述多条数据线同层设置，所述触控电极引线与所述多条数据线中的至少一条相交，且在所述触控电极引线与所述数据线的交叉处，相邻的两个第一线状部通过一个第一桥接部连接。
20.如权利要求18所述的制作方法，其中，每条触控电极引线包括第二线状部和第二桥接部，所述第二桥接部连接所述触控电极引线对应的触控电极与所述第二线状部。
CN201510101319.8A 2015-03-06 2015-03-06 阵列基板及其制作方法、显示装置 Active CN104716144B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201510101319.8A CN104716144B (zh) 2015-03-06 2015-03-06 阵列基板及其制作方法、显示装置
US14/914,399 US10254876B2 (en) 2015-03-06 2015-09-25 Array substrate, fabricating method thereof and display device
EP15832870.8A EP3267482A4 (en) 2015-03-06 2015-09-25 Array substrate and manufacturing method therefor, and display device
PCT/CN2015/090713 WO2016141709A1 (zh) 2015-03-06 2015-09-25 阵列基板及其制作方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510101319.8A CN104716144B (zh) 2015-03-06 2015-03-06 阵列基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN104716144A true CN104716144A (zh) 2015-06-17
CN104716144B CN104716144B (zh) 2018-02-16

Family

ID=53415305

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510101319.8A Active CN104716144B (zh) 2015-03-06 2015-03-06 阵列基板及其制作方法、显示装置

Country Status (4)

Country Link
US (1) US10254876B2 (zh)
EP (1) EP3267482A4 (zh)
CN (1) CN104716144B (zh)
WO (1) WO2016141709A1 (zh)

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105078439A (zh) * 2015-08-31 2015-11-25 京东方科技集团股份有限公司 显示装置、心率监测系统以及心率监测的方法
CN105487718A (zh) * 2016-01-29 2016-04-13 武汉华星光电技术有限公司 阵列基板及其制作方法
CN105575977A (zh) * 2016-01-04 2016-05-11 京东方科技集团股份有限公司 显示基板、制备方法及显示装置
CN105572955A (zh) * 2016-02-24 2016-05-11 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、触控面板
CN105789219A (zh) * 2016-03-22 2016-07-20 京东方科技集团股份有限公司 一种用于制造显示面板的方法、显示面板以及显示装置
WO2016141709A1 (zh) * 2015-03-06 2016-09-15 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN106055160A (zh) * 2016-06-24 2016-10-26 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板和显示装置
CN106098615A (zh) * 2016-06-15 2016-11-09 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板及显示装置
CN106444179A (zh) * 2016-12-01 2017-02-22 武汉华星光电技术有限公司 液晶面板、阵列基板及其制作方法
WO2017028492A1 (zh) * 2015-08-14 2017-02-23 京东方科技集团股份有限公司 触控基板及其制作方法和驱动方法、触摸显示装置
KR20170026107A (ko) * 2015-08-31 2017-03-08 엘지디스플레이 주식회사 비대칭 블랙 매트릭스 패턴을 갖는 터치 인식 가능 표시 패널
CN106653770A (zh) * 2016-12-27 2017-05-10 武汉华星光电技术有限公司 一种显示面板及其阵列基板
WO2017088179A1 (zh) * 2015-11-24 2017-06-01 深圳市华星光电技术有限公司 用于液晶面板中的阵列基板及其制作方法
CN107093584A (zh) * 2017-05-05 2017-08-25 上海中航光电子有限公司 阵列基板、显示面板、显示装置以及阵列基板的制作方法
CN107132685A (zh) * 2017-06-23 2017-09-05 厦门天马微电子有限公司 一种显示基板、显示面板和显示装置
CN107490917A (zh) * 2017-09-27 2017-12-19 武汉华星光电技术有限公司 一种薄膜晶体管阵列基板及显示装置
CN107527938A (zh) * 2017-07-24 2017-12-29 武汉华星光电半导体显示技术有限公司 内嵌式触控amoled面板结构
CN107957822A (zh) * 2018-01-11 2018-04-24 京东方科技集团股份有限公司 阵列基板及其制造方法、触控显示面板、触控显示装置
CN108062915A (zh) * 2018-01-11 2018-05-22 京东方科技集团股份有限公司 阵列基板及其制造方法、触控显示面板、触控显示装置
CN108121476A (zh) * 2016-11-29 2018-06-05 乐金显示有限公司 用于触摸显示装置的阵列基板及其制造方法
CN108269837A (zh) * 2018-01-23 2018-07-10 京东方科技集团股份有限公司 一种电致发光显示面板、掩膜板及制作方法
CN108550581A (zh) * 2018-05-04 2018-09-18 武汉华星光电技术有限公司 一种低温多晶硅阵列基板及其制备方法
CN108932085A (zh) * 2017-05-25 2018-12-04 京东方科技集团股份有限公司 阵列基板、显示装置及其驱动方法
EP3321785A4 (en) * 2015-07-06 2019-01-23 BOE Technology Group Co., Ltd. INTEGRATED TOUCH SCREEN AND ORGANIC ELECTROLUMINESCENT DIODE DISPLAY DEVICE
CN109313517A (zh) * 2016-06-09 2019-02-05 夏普株式会社 具有触摸面板的显示装置及其制造方法
CN110620118A (zh) * 2019-08-20 2019-12-27 武汉华星光电技术有限公司 触控阵列基板及其制备方法
WO2020037738A1 (zh) * 2018-08-21 2020-02-27 武汉华星光电半导体显示技术有限公司 阵列基板及显示面板
CN111580315A (zh) * 2019-02-15 2020-08-25 夏普株式会社 有源矩阵基板和具备其的液晶显示装置
CN111863894A (zh) * 2020-07-15 2020-10-30 武汉华星光电半导体显示技术有限公司 阵列基板的制作方法
CN111900129A (zh) * 2020-09-14 2020-11-06 武汉华星光电技术有限公司 一种显示面板、阵列基板及其制备方法
CN113867043A (zh) * 2020-06-30 2021-12-31 京东方科技集团股份有限公司 发光基板及其制备方法、显示装置
CN114446185A (zh) * 2020-10-30 2022-05-06 合肥鑫晟光电科技有限公司 一种驱动背板、其制作方法及显示面板

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104731405B (zh) * 2015-03-09 2018-01-19 上海天马微电子有限公司 一种触控显示装置及其制造方法
CN104793819B (zh) * 2015-03-31 2017-11-14 深圳市华星光电技术有限公司 自电容式触摸屏结构、内嵌式触摸屏以及液晶显示器
CN104731412B (zh) * 2015-04-01 2018-03-13 上海天马微电子有限公司 阵列基板、显示面板及显示装置
US10372274B2 (en) * 2015-04-13 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and touch panel
US10074344B2 (en) * 2015-04-30 2018-09-11 Lg Display Co., Ltd. Touch recognition enabled display device with asymmetric black matrix pattern
US9772708B2 (en) * 2015-12-18 2017-09-26 Lg Display Co., Ltd. Display device with asymmetric masking layer
US9965122B2 (en) * 2015-12-28 2018-05-08 Lg Display Co., Ltd. Display device with light shield
US9910523B2 (en) * 2015-12-28 2018-03-06 Lg Display Co., Ltd. Display device with connection interface for common signal lines placed under planarization layer
US10025130B2 (en) * 2015-12-18 2018-07-17 Lg Display Co., Ltd. Display device with capping layer
CN105785679A (zh) * 2016-05-16 2016-07-20 上海天马微电子有限公司 一种阵列基板、显示面板和显示装置
CN107359180B (zh) * 2017-07-07 2020-05-22 京东方科技集团股份有限公司 一种显示装置和显示装置的制作方法
CN107577375A (zh) * 2017-10-24 2018-01-12 业成科技（成都）有限公司 触摸屏及其制造方法
CN108511491B (zh) * 2018-03-30 2021-04-02 京东方科技集团股份有限公司 显示基板和显示面板及其制作方法、驱动方法、显示装置
TWI683152B (zh) * 2018-12-28 2020-01-21 友達光電股份有限公司 畫素結構
CN114253420B (zh) * 2021-12-13 2023-08-22 合肥维信诺科技有限公司 触控显示面板及触控显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202159326U (zh) * 2010-04-09 2012-03-07 智点科技（深圳）有限公司 一种电容式触控屏布线方式
CN102937853A (zh) * 2012-10-19 2013-02-20 北京京东方光电科技有限公司 一种电容式内嵌触摸屏、其驱动方法及显示装置
KR20130067869A (ko) * 2011-12-14 2013-06-25 엘지디스플레이 주식회사 터치 스크린을 포함하는 액정 디스플레이 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102541383B (zh) 2012-02-09 2014-11-26 深圳市宝明科技股份有限公司 无金属电极层非搭接一体式电容触摸屏及其制造方法
US9965063B2 (en) * 2013-02-20 2018-05-08 Apple Inc. Display circuitry with reduced pixel parasitic capacitor coupling
KR102056464B1 (ko) * 2013-03-05 2019-12-17 삼성디스플레이 주식회사 터치 스크린 패널
CN103412675B (zh) 2013-07-26 2016-07-27 北京京东方光电科技有限公司 一种阵列基板、内嵌式触摸屏及显示装置
KR101641690B1 (ko) * 2013-09-25 2016-07-21 엘지디스플레이 주식회사 터치스크린 일체형 표시장치
CN103699284B (zh) * 2013-12-27 2016-09-21 京东方科技集团股份有限公司 一种电容式内嵌触摸屏及其制备方法、显示装置
CN104020893B (zh) * 2014-05-30 2017-01-04 京东方科技集团股份有限公司 一种内嵌式触摸屏及显示装置
KR101681806B1 (ko) * 2014-08-11 2016-12-02 엘지디스플레이 주식회사 터치센서 일체형 표시장치
KR102250847B1 (ko) * 2014-11-13 2021-05-13 삼성디스플레이 주식회사 터치 스크린 패널 일체형 표시장치
KR101728793B1 (ko) * 2014-12-31 2017-04-21 엘지디스플레이 주식회사 인셀 터치 액정 디스플레이 장치와 이의 제조방법
CN104716144B (zh) 2015-03-06 2018-02-16 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202159326U (zh) * 2010-04-09 2012-03-07 智点科技（深圳）有限公司 一种电容式触控屏布线方式
KR20130067869A (ko) * 2011-12-14 2013-06-25 엘지디스플레이 주식회사 터치 스크린을 포함하는 액정 디스플레이 장치
CN102937853A (zh) * 2012-10-19 2013-02-20 北京京东方光电科技有限公司 一种电容式内嵌触摸屏、其驱动方法及显示装置

Cited By (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10254876B2 (en) 2015-03-06 2019-04-09 Boe Technology Group Co., Ltd. Array substrate, fabricating method thereof and display device
WO2016141709A1 (zh) * 2015-03-06 2016-09-15 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
EP3321785A4 (en) * 2015-07-06 2019-01-23 BOE Technology Group Co., Ltd. INTEGRATED TOUCH SCREEN AND ORGANIC ELECTROLUMINESCENT DIODE DISPLAY DEVICE
WO2017028492A1 (zh) * 2015-08-14 2017-02-23 京东方科技集团股份有限公司 触控基板及其制作方法和驱动方法、触摸显示装置
CN105078439B (zh) * 2015-08-31 2019-04-30 京东方科技集团股份有限公司 显示装置、心率监测系统以及心率监测的方法
US10310680B2 (en) 2015-08-31 2019-06-04 Boe Technology Group Co., Ltd. Display device, heart rate monitoring system and method of monitoring heart rate
KR102579383B1 (ko) 2015-08-31 2023-09-14 엘지디스플레이 주식회사 비대칭 블랙 매트릭스 패턴을 갖는 터치 인식 가능 표시 패널
KR20170026107A (ko) * 2015-08-31 2017-03-08 엘지디스플레이 주식회사 비대칭 블랙 매트릭스 패턴을 갖는 터치 인식 가능 표시 패널
CN105078439A (zh) * 2015-08-31 2015-11-25 京东方科技集团股份有限公司 显示装置、心率监测系统以及心率监测的方法
GB2561117B (en) * 2015-11-24 2019-04-03 Shenzhen China Star Optoelect Array substrate used in liquid crystal panel and manufacturing method for the same
GB2561117A (en) * 2015-11-24 2018-10-03 Shenzhen China Star Optoelect Array substrate used in liquid crystal panel and method for manufacturing same
DE112015007141B4 (de) * 2015-11-24 2020-11-05 Shenzhen China Star Optoelectronics Technology Co., Ltd. Array-Substrat für eine Flüssigkristall-Anzeigetafel und dessen Herstellungsverfahren
WO2017088179A1 (zh) * 2015-11-24 2017-06-01 深圳市华星光电技术有限公司 用于液晶面板中的阵列基板及其制作方法
EP3400610B1 (en) * 2016-01-04 2022-09-21 BOE Technology Group Co., Ltd. Display substrate, fabrication method for forming the same, and display device containing the same
CN105575977B (zh) * 2016-01-04 2018-11-06 京东方科技集团股份有限公司 显示基板、制备方法及显示装置
WO2017118123A1 (en) * 2016-01-04 2017-07-13 Boe Technology Group Co., Ltd. Display substrate, fabrication method for forming the same, and display device containing the same
CN105575977A (zh) * 2016-01-04 2016-05-11 京东方科技集团股份有限公司 显示基板、制备方法及显示装置
CN105487718A (zh) * 2016-01-29 2016-04-13 武汉华星光电技术有限公司 阵列基板及其制作方法
CN105487718B (zh) * 2016-01-29 2019-03-15 武汉华星光电技术有限公司 阵列基板及其制作方法
US10386947B2 (en) 2016-02-24 2019-08-20 Boe Technology Group Co., Ltd. Array substrate, method for manufacturing the same, display panel and touch panel
CN105572955A (zh) * 2016-02-24 2016-05-11 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、触控面板
CN105789219A (zh) * 2016-03-22 2016-07-20 京东方科技集团股份有限公司 一种用于制造显示面板的方法、显示面板以及显示装置
CN105789219B (zh) * 2016-03-22 2018-07-27 京东方科技集团股份有限公司 一种用于制造显示面板的方法、显示面板以及显示装置
US10290659B2 (en) 2016-03-22 2019-05-14 Boe Technology Group Co., Ltd. Methods for manufacturing display panels having reduced contact resistance, display panels and display devices
CN109313517B (zh) * 2016-06-09 2021-11-23 夏普株式会社 具有触摸面板的显示装置及其制造方法
CN109313517A (zh) * 2016-06-09 2019-02-05 夏普株式会社 具有触摸面板的显示装置及其制造方法
CN106098615A (zh) * 2016-06-15 2016-11-09 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板及显示装置
CN106098615B (zh) * 2016-06-15 2019-03-12 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板及显示装置
CN106055160B (zh) * 2016-06-24 2019-12-27 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板和显示装置
CN106055160A (zh) * 2016-06-24 2016-10-26 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板和显示装置
CN108121476B (zh) * 2016-11-29 2021-02-26 乐金显示有限公司 用于触摸显示装置的阵列基板及其制造方法
CN108121476A (zh) * 2016-11-29 2018-06-05 乐金显示有限公司 用于触摸显示装置的阵列基板及其制造方法
CN106444179A (zh) * 2016-12-01 2017-02-22 武汉华星光电技术有限公司 液晶面板、阵列基板及其制作方法
WO2018119932A1 (zh) * 2016-12-27 2018-07-05 武汉华星光电技术有限公司 一种显示面板及其阵列基板
CN106653770A (zh) * 2016-12-27 2017-05-10 武汉华星光电技术有限公司 一种显示面板及其阵列基板
CN107093584A (zh) * 2017-05-05 2017-08-25 上海中航光电子有限公司 阵列基板、显示面板、显示装置以及阵列基板的制作方法
CN108932085A (zh) * 2017-05-25 2018-12-04 京东方科技集团股份有限公司 阵列基板、显示装置及其驱动方法
CN107132685A (zh) * 2017-06-23 2017-09-05 厦门天马微电子有限公司 一种显示基板、显示面板和显示装置
CN107527938A (zh) * 2017-07-24 2017-12-29 武汉华星光电半导体显示技术有限公司 内嵌式触控amoled面板结构
CN107527938B (zh) * 2017-07-24 2020-05-29 武汉华星光电半导体显示技术有限公司 内嵌式触控amoled面板结构
CN107490917A (zh) * 2017-09-27 2017-12-19 武汉华星光电技术有限公司 一种薄膜晶体管阵列基板及显示装置
WO2019137062A1 (zh) * 2018-01-11 2019-07-18 京东方科技集团股份有限公司 阵列基板及其制造方法、触控显示面板以及触控显示装置
CN108062915A (zh) * 2018-01-11 2018-05-22 京东方科技集团股份有限公司 阵列基板及其制造方法、触控显示面板、触控显示装置
US11385732B2 (en) 2018-01-11 2022-07-12 Ordos Yuansheng Optoelectronics Co., Ltd. Array substrate, manufacturing method thereof, touch display panel and touch display device
US10788913B2 (en) 2018-01-11 2020-09-29 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, touch display panel, touch display apparatus
CN108062915B (zh) * 2018-01-11 2019-10-22 京东方科技集团股份有限公司 阵列基板及其制造方法、触控显示面板、触控显示装置
CN107957822A (zh) * 2018-01-11 2018-04-24 京东方科技集团股份有限公司 阵列基板及其制造方法、触控显示面板、触控显示装置
CN108269837B (zh) * 2018-01-23 2020-12-04 京东方科技集团股份有限公司 一种电致发光显示面板、掩膜板及制作方法
CN108269837A (zh) * 2018-01-23 2018-07-10 京东方科技集团股份有限公司 一种电致发光显示面板、掩膜板及制作方法
US10985222B2 (en) 2018-01-23 2021-04-20 Boe Technology Group Co., Ltd. Electroluminescent display panel, method for manufacturing the same, and mask
US11139316B2 (en) 2018-05-04 2021-10-05 Wuhan China Star Optoelectronics Technology Co., Ltd. LTPS array substrate and method for manufacturing same
CN108550581A (zh) * 2018-05-04 2018-09-18 武汉华星光电技术有限公司 一种低温多晶硅阵列基板及其制备方法
WO2019210594A1 (zh) * 2018-05-04 2019-11-07 武汉华星光电技术有限公司 一种低温多晶硅阵列基板及其制备方法
WO2020037738A1 (zh) * 2018-08-21 2020-02-27 武汉华星光电半导体显示技术有限公司 阵列基板及显示面板
CN111580315B (zh) * 2019-02-15 2023-04-04 夏普株式会社 有源矩阵基板和具备其的液晶显示装置
CN111580315A (zh) * 2019-02-15 2020-08-25 夏普株式会社 有源矩阵基板和具备其的液晶显示装置
WO2021031532A1 (zh) * 2019-08-20 2021-02-25 武汉华星光电技术有限公司 触控阵列基板及其制备方法
CN110620118B (zh) * 2019-08-20 2021-03-16 武汉华星光电技术有限公司 触控阵列基板及其制备方法
CN110620118A (zh) * 2019-08-20 2019-12-27 武汉华星光电技术有限公司 触控阵列基板及其制备方法
CN113867043A (zh) * 2020-06-30 2021-12-31 京东方科技集团股份有限公司 发光基板及其制备方法、显示装置
CN113867043B (zh) * 2020-06-30 2023-01-10 京东方科技集团股份有限公司 发光基板及其制备方法、显示装置
CN111863894B (zh) * 2020-07-15 2022-07-12 武汉华星光电半导体显示技术有限公司 阵列基板的制作方法
CN111863894A (zh) * 2020-07-15 2020-10-30 武汉华星光电半导体显示技术有限公司 阵列基板的制作方法
CN111900129A (zh) * 2020-09-14 2020-11-06 武汉华星光电技术有限公司 一种显示面板、阵列基板及其制备方法
CN114446185A (zh) * 2020-10-30 2022-05-06 合肥鑫晟光电科技有限公司 一种驱动背板、其制作方法及显示面板
CN114446185B (zh) * 2020-10-30 2023-07-18 合肥鑫晟光电科技有限公司 一种驱动背板、其制作方法及显示面板

Also Published As

Publication number Publication date
CN104716144B (zh) 2018-02-16
US10254876B2 (en) 2019-04-09
WO2016141709A1 (zh) 2016-09-15
EP3267482A1 (en) 2018-01-10
US20170045984A1 (en) 2017-02-16
EP3267482A4 (en) 2018-12-12

Similar Documents

Publication Publication Date Title
CN104716144A (zh) 阵列基板及其制作方法、显示装置
US9685469B2 (en) Display with semiconducting oxide and polysilicon transistors
CN107490913B (zh) 阵列基板、显示面板及显示装置
CN104571715A (zh) 阵列基板及其制作方法和驱动方法、显示装置
CN103227177B (zh) 像素结构
CN104201152A (zh) 制作显示面板的方法
CN102306650A (zh) 像素结构及其制作方法
CN102945846B (zh) 阵列基板及其制造方法、显示装置
CN105116642A (zh) 阵列基板及其制作方法、显示装置
CN104102057A (zh) 薄膜晶体管阵列面板及其制造方法
CN108417580A (zh) 阵列基板及其制作方法和显示面板
CN104716147A (zh) 一种tft阵列基板及其制备方法、显示装置
CN111708237B (zh) 一种阵列基板、显示面板及显示装置
CN103489874B (zh) 阵列基板及其制备方法、显示装置
CN104952882B (zh) 主动元件阵列基板
CN101494226B (zh) 薄膜晶体管基板及其制造方法、布线结构及其制造方法
US8861065B2 (en) Electronic paper active substrate and method of forming the same and electronic paper display panel
CN204905257U (zh) 阵列基板、显示装置
CN105870136A (zh) 一种阵列基板及其制作方法、显示装置
CN106098709B (zh) 阵列基板、显示装置
CN109690661A (zh) 有源矩阵基板和具备有源矩阵基板的显示装置
CN106990632A (zh) 阵列基板及显示装置
CN101295721B (zh) 显示面板的像素结构及其制作方法
CN105845692A (zh) 一种显示基板、显示装置及显示基板的制造方法
CN105140179A (zh) 阵列基板及其制造方法、显示面板和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant